CN214626964U - 一种用于低功耗的时钟相位失配检测电路 - Google Patents
一种用于低功耗的时钟相位失配检测电路 Download PDFInfo
- Publication number
- CN214626964U CN214626964U CN202023248578.9U CN202023248578U CN214626964U CN 214626964 U CN214626964 U CN 214626964U CN 202023248578 U CN202023248578 U CN 202023248578U CN 214626964 U CN214626964 U CN 214626964U
- Authority
- CN
- China
- Prior art keywords
- module
- clock
- digital converter
- channel
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 12
- 238000005070 sampling Methods 0.000 claims abstract description 9
- 238000013139 quantization Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 8
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000001914 filtration Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本实用新型公开了一种用于低功耗的时钟相位失配检测电路，包括信号校准模块，用于输入校准信号；时钟模块，用于周期性的多通道的多相时钟采样；多通道模数转换器模块，用于对多通道信号进行模数信号转换；陷波滤波器模块，用于滤除频率成分；所述信号校准模块的输出端与所述时钟模块的输出端连接于所述多通道模数转换器模块的输入端，所述陷波滤波器模块的输入端连接于所述多通道模数转换器模块的输出端。本实用新型提出基于电容阵列的时钟相位补偿技术。由于差用温度码进行控制，该补偿技术具有较好的单调性。时钟交织模数转换器的线性度被大大改善。
Description
技术领域
本实用新型涉及电路检测技术领域，具体是涉及一种用于低功耗的时钟相位失配检测电路。
背景技术
在很多电子系统中，模数转换器都扮演着重要的角色。由于高清晰度多媒体以及高速通信的需求在增长，数模转换器(ADC)的设计正在朝着高精度，高采样率方面发展。以往的由于工艺的限制，单通道的模数转换器一般难以获得较高速率，因此很难实现高带宽的模数转换器。随着先进的CMOS工艺的出现(65nm，40nm，28nm等等)，超高速多通道的模数转换器(ADC)具有了可实现性。
为了实现超高速采样的ADC系统，一般都需要采用多通道ADC，实现并行采样来增大 ADC系统总体的采样带宽。然而，对于传统的多通道时间交织ADC来说，通道间的失配，包括通道间的失调，增益失配，时钟相位失配。其中尤其是采样时钟相位失配，大大地增加了系统设计的复杂性。一般来说，校准时钟相位误差需要较为复杂的校准技术。真正可以应用到芯片的低成本的方案很少，或者是校准技术的复杂性太高。
实用新型内容
本实用新型的目的在于提供一种用于低功耗的时钟相位失配检测电路。以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：
一种用于低功耗的时钟相位失配检测电路，包括：
信号采样电路，所述信号采样电路包括信号校准模块，以及设置于所述信号校准模块的时钟模块；
量化校准电路，所述量化校准电路包括设置于所述时钟模块的多通道模数转换器模块，以及设置于多通道模数转换器模块的陷波滤波器模块；
作为进一步的技术方案：信号校准模块的输出端连接于所述时钟模块的输入端，所述时钟模块的输出端连接于所述多通道模数转换器模块的输入端，所述陷波滤波器模块的输入端连接于所述多通道模数转换器模块的输出端。
作为进一步的技术方案：时钟模块设置有多路相位信号发生器，以及计数器模块。
作为进一步的技术方案：所述多路相位信号发生器的输出端分别连接于所述多通道模数转换器模块与计数器模块的输入端。
作为进一步的技术方案：计数器模块的输入端连接于所述时钟模块的输出端。
所述计数器模块的输入端连接于所述时钟模块的输出端。
与现有技术相比，通过采用上述技术方案，本实用新型的有益效果是：
本申请是通过利用高速时钟交织的多通道模数转换器。通道间的时钟相位误差可以通过进行通道间的信号相关取得，再通过进行相与运算。然后对相与运算的输出结果进行累加以及求平均，得出的值的大小会反映时钟相位误差的偏移程度。对于时钟相位误差的补偿，本申请提出基于电容阵列的时钟相位补偿技术。采用温度码进行控制，具有较好的单调性。采用本申请的时钟交织的多通道模数转换器的线性度被大大改善。
附图说明
图1为本实用新型公开的一些实施例的时钟相位失配检测电路的模块示意图；
图2为本实用新型公开的一些实施例的相位误差提取原理示意图；
图3为现有技术的一些实施例的的时间交织模数转换器结构图；
图4为现有技术的一些实施例的的时间交织模数转换器模型图；
图5为本实用新型公开的一些实施例的误差补偿电路图；
图6为本实用新型公开的一些实施例的校准前后的系统线性度比较示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参考图1和图2，本实用新型实施例中，一种用于低功耗的时钟相位失配检测电路，包括：
信号采样电路，所述信号采样电路包括信号校准模块，以及设置于所述信号校准模块的时钟模块；
量化校准电路，所述量化校准电路包括设置于所述时钟模块的多通道模数转换器模块，以及设置于多通道模数转换器模块的陷波滤波器模块；
在一些具体的实施例中，信号校准模块的输出端连接于所述时钟模块的输入端，所述时钟模块的输出端连接于所述多通道模数转换器模块的输入端，所述陷波滤波器模块的输入端连接于所述多通道模数转换器模块的输出端。
在一些具体的实施例中，所述时钟模块设置有多路相位信号发生器，以及计数器模块。
在一些具体的实施例中，所述所述多路相位信号发生器的输出端分别连接于所述多通道模数转换器模块与计数器模块的输入端。
在一些具体的实施例中，所述计数器模块的输入端连接于所述时钟模块的输出端。
在一些具体的实施例中，通道间的时钟相位误差可以通过进行通道间的信号相关来取得，如图2所示，通过相与运算。然后对相与运算的输出结果进行累加以及求平均，得出的值的大小会反映时钟相位误差的偏移程度。对于时钟相位误差的补偿，如图5所示，提出基于电容阵列的时钟相位补偿技术。由于采用温度码进行控制，该补偿技术具有较好的单调性。采用本申请的检测以及补偿电路，多通道模数转换器的线性度被大大改善。
如图3和图4所示，图示为现有技术的通道时间交织模数转换器的电路模型，其中包括量化噪声，直流失配，增益失配，带宽失配以及时钟相位失配。一般来说，以上的失配的校准顺序为先直流失调校准，再增益失配校准，最后再是时钟相位误差校准。
如图5所示，图示出了基于电容阵列温度码控制得相位误差补偿电路。从图中可以看出即高位控制行数，低位控制列数，采用此种设计，可以实现相位的单调性控制。
如图6所示，给出了校准前和校准后的频谱比较图。从图中可以看出，整个模数转换器系统的线性度被提高到78dB。另外，完成以上校准过程，系统仅需要70次闭环迭代。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (2)
1.一种用于低功耗的时钟相位失配检测电路，其特征在于，包括：
信号采样电路，所述信号采样电路包括信号校准模块，以及设置于所述信号校准模块的时钟模块；
量化校准电路，所述量化校准电路包括设置于所述时钟模块的多通道模数转换器模块，以及设置于多通道模数转换器模块的陷波滤波器模块；
所述信号校准模块的输出端连接于所述时钟模块的输入端，所述时钟模块的输出端连接于所述多通道模数转换器模块的输入端，所述陷波滤波器模块的输入端连接于所述多通道模数转换器模块的输出端；
所述时钟模块设置有多路相位信号发生器，以及计数器模块；
所述多路相位信号发生器的输出端分别连接于所述多通道模数转换器模块与计数器模块的输入端。
2.根据权利要求1所述一种用于低功耗的时钟相位失配检测电路，其特征在于，所述计数器模块的输入端连接于所述时钟模块的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023248578.9U CN214626964U (zh) | 2020-12-28 | 2020-12-28 | 一种用于低功耗的时钟相位失配检测电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023248578.9U CN214626964U (zh) | 2020-12-28 | 2020-12-28 | 一种用于低功耗的时钟相位失配检测电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214626964U true CN214626964U (zh) | 2021-11-05 |
Family
ID=78433304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202023248578.9U Active CN214626964U (zh) | 2020-12-28 | 2020-12-28 | 一种用于低功耗的时钟相位失配检测电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214626964U (zh) |
-
2020
- 2020-12-28 CN CN202023248578.9U patent/CN214626964U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI645679B (zh) | 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器 | |
| CN103067006B (zh) | 一种针对时间交替模数转换系统时间误差的实时校正方法 | |
| US20080284625A1 (en) | Reducing power consumption in the early stages of a pipeline sub-adc used in a time-interleaved adc | |
| CN106230439B (zh) | 一种提高流水线型逐次逼近模数转换器线性度的方法 | |
| WO2021083268A1 (zh) | 采样时钟相位失配误差估计方法、装置及存储介质 | |
| WO2004079917A1 (en) | Method and device for estimating time errors in time interleaved a/d converter system | |
| CN109274372B (zh) | 一种tiadc系统通道间采样时刻失配误差提取方法 | |
| US20120281784A1 (en) | Correction of analog defects in parallel analog-to-digital converters, in particular for multi-standard, software-defined radio, and/or cognitive radio use | |
| CN108055039B (zh) | 一种用于tiadc采样时间误差的全数字校准模块及其校准方法 | |
| CN108432140B (zh) | 一种校正装置和方法 | |
| CN113037283A (zh) | 时间交织逐次逼近型模数转换器及其校准方法 | |
| CN114465622B (zh) | 一种流水线模数转换器误差提取方法、装置、设备及介质 | |
| CN104682958A (zh) | 一种带噪声整形的并行逐次逼近模数转换器 | |
| CN214626964U (zh) | 一种用于低功耗的时钟相位失配检测电路 | |
| CN104753533A (zh) | 一种分级共享式双通道流水线型模数转换器 | |
| CN112104370B (zh) | 高精度模数转换器转换速度提升电路 | |
| CN101753141B (zh) | 一种多通道模数转换数字同步采样方法 | |
| CN105245227A (zh) | 用于图像传感器列级循环adc的数字校准方法 | |
| CN116781079A (zh) | 一种基于参考通道的tiadc时间失配误差校准电路 | |
| CN112153313A (zh) | 用于cmos图像传感器的高速列级adc电路 | |
| CN107359877B (zh) | 超宽带信号的时间交织采样adc全数字盲补偿方法 | |
| WO2020155466A1 (zh) | 一种∑-δ调制器及降低非线性和增益误差的方法 | |
| Zhang et al. | A 14-bit 500-MS/s SHA-less Pipelined ADC in 65nm CMOS Technology for Wireless Receiver | |
| CN111181558A (zh) | 一种时域交织型模数转换器失配效应的数字校正方法 | |
| CN111697968A (zh) | 信号处理系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Floor 1-5, Building B7, Hefei Innovation and Technology Park, Intersection of Jianghuai Avenue and Sugang Road, Feixi County Economic Development Zone, Hefei City, Anhui Province, 231200 Patentee after: HEFEI AICHUANG MICROELECTRONICS TECHNOLOGY CO.,LTD. Address before: 231200 the third floor of A2 East, Liheng industrial Plaza, Fanhua West Road, Taohua Industrial Park Development Zone, Feixi County, Hefei City, Anhui Province Patentee before: HEFEI AICHUANG MICROELECTRONICS TECHNOLOGY CO.,LTD. |
|
| CP02 | Change in the address of a patent holder |