CN103532894A

CN103532894A - Tcm-8psk基带信号解调方法

Info

Publication number: CN103532894A
Application number: CN201310514693.1A
Authority: CN
Inventors: 赵建宏; 喻娜; 折卫东; 李川
Original assignee: CHENGDU SATELLITE COMMUNICATION EQUIPMENT Co Ltd
Current assignee: Academy of Aerospace Science, Technology and Communications Technology Co., Ltd.
Priority date: 2013-10-28
Filing date: 2013-10-28
Publication date: 2014-01-22
Anticipated expiration: 2033-10-28
Also published as: CN103532894B

Abstract

本发明公开了一种TCM-8PSK基带信号解调方法，涉及通信技术领域，其解调方法包括以下步骤：数字信号进入FPGA,进行FFT信号快捕获，同时进入下采样模块；第一选择器选择信号载波同步进入快速锁定或者慢速锁定；下变频模块恢复出基带IQ路信号；基带IQ路信号分别通过LPF模块；信号进入载波同步支路，同时信号进入码元同步支路后流出FPGA，进入DSP；从DSP中解调出的信息反馈给第一选择器。本发明的有益效果在于：大大提高在短时突发通信中要求信号的快速捕获和快速同步。通过采用信号分支处理，码元同步和载波同步分别使用不同的采样速率，实现AD采样率与符号速率非整数倍关系情况下的正确解调。

Description

TCM-8PSK基带信号解调方法

技术领域

本发明涉及通信技术领域，特别是TCM-8PSK基带信号解调方法。

背景技术

TCM-8PSK在卫星通信、数据链电台等领域有广泛应用。TCM-8PSK短包突发通信只适合相干解调，接收机通常需要对发送载波的初始相位以及收发端之间的载波频偏进行估计，然后通过跟踪环路将残余频偏补偿回去，从而达到正确解调的目的。传统方法的初相和频偏估计以及跟踪过程往往通过上百个符号完成，其优点在于能够对较大的载波频偏进行补偿，但是跟踪时间长，而且在通常情况下硬件开销较大。

数据链的短包信息，每个数据包的长度不超过8192个符号，而且每包中用于信号捕获以及载波初值估计与跟踪的前导字长度不超过50个符号，在这种条件下，虽然前后每个信息包的频偏值相对差距相对不大，但是每个信号包都需要重新完成载波跟踪，且前导字很短，需要快速完成同步。通过实际仿真发现,在低信噪比下快速同步极易出现载波失锁或锁相环带入过调量而造成相位误差,从而人为地增加了信号的相位噪声。因此，在短包突发通信中，无法解决既能完成快速同步又能使信号跟踪稳定的问题。

总之,对于短包系统而言,理想的接收机载波同步环路应该具有以下特点:1)对小频偏能够快速跟踪；2)环路过调量小,能够承受一定的初相估计误差；3)为了节约硬件开销,实现复杂度不宜过大。

在FPGA中，反馈环路在非整数倍的跨时钟域处理是比较棘手的问题，该问题往往会造成时序的不稳定，实际实现的锁定效果不能达到仿真的效果，如何避免跨时钟域也是很重要的问题。

发明内容

本发明的目的在于：针对现有技术所存在的缺点，提供一种能快速捕获信号、载波快速同步、载波平稳跟踪、以及极低信噪比的条件下能正确解调TCM-8PSK信号的TCM-8PSK基带信号解调方法。

为了实现上述目的，TCM-8PSK基带信号解调方法，包括以下步骤：

步骤一：数字信号进入FPGA，进行FFT信号快捕获，同时下采样模块将数字信号高速采样变为低速采样；

步骤二：第一选择器选择信号载波同步进入快速锁定或者慢速锁定；

步骤三：下变频模块完成载波剥离，恢复出基带IQ路信号；

步骤四：基带IQ路信号分别通过LPF模块；

步骤五：信号进入载波同步支路，同时信号进入码元同步支路；

步骤六：经过步骤五中的进入码元同步支路的信号流出FPGA，进入DSP；

步骤七：从DSP中解调出的信息反馈给第一选择器。

优选地，上述步骤一中的FFT信号快捕获利用引导码为单载波，在FPGA中采用FFTipcore计算引导码的频谱，通过检测引导码段的频谱图变化来捕获信号。

优选地，上述步骤五中的载波同步支路分为载波快同步支路，载波慢同步支路和载波跟踪支路。

优选地，上述载波快同步支路采用简化的COSTAS环锁定频率，再通过求平均值的方法得到频偏估计值。

优选地，上述载波慢同步支路处理步骤为，

步骤一、从LPF出来的信号经过采样速率变换；

步骤二、信号经过FDRC模块，使频谱范围收缩；

步骤三、信号通过CORDIC模块；

步骤四、信号经过V&V模块，完成信号的非线性变换；

步骤五、信号经过RAM后，信号进入慢同步COSTAS环。

优选地，载波跟踪支路的处理步骤为，

步骤一、从LPF出来的信号经过采样速率变换；

步骤二、信号经过FDRC模块，使频谱范围收缩；

步骤三、信号通过CORDIC模块；

步骤四、信号经过V&V模块，完成信号的非线性变换；

步骤五、信号经过RAM后，信号进入信号跟踪COSTAS环。

优选地，上述的码元同步支路的处理步骤为，

步骤一、从LPF出来的信号通过采样速率变换，完成非整数倍速率下的跨时钟域处理；

步骤二、信号经过TDRC模块，完成匹配滤波；

步骤三、信号经过相位旋转；

步骤四、信号通过CORDIC模块；

步骤五、信号经过多路符号判决；

步骤六、信号经过码元选择和IQ信号选择；

步骤七、IQ路归一化；

步骤八、信号进入DSP进行处理。

本发明的有益效果：本发明通过FFT信号快捕获，用于快速捕获每个信息包的到来情况，大大提高在短时突发通信中要求信号的快速捕获和快速同步，其从捕获到同步稳定时间仅仅为20-30个符号之间。

本发明采用了载波快同步和码元同步，当信号EVM小于等于25%，可以正确实现载波同步，不出现失锁现象；当信号存在畸变的情况下，码元同步方法可以尽可能消除信号畸变带来的影响，实现在极低信噪比和信号畸变的条件下，TCM-8PSK信号的正确解调。

本发明采用信号分支处理，分为载波同步支路和码元同步支路，并且载波同步和码元同步分别使用不同的采样速率，很好的解决了在FPGA中，反馈环路在非整数倍的跨时钟域难处理的问题，实现AD采样率与符号速率非整数倍关系情况下的正确解调。

附图说明

说明书附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1 为本发明解调过程的整体框图。

图2为FFT信号快捕获实现时序关系图。

图3为载波快同步原理框图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步的说明。

实施例： TCM-8PSK基带信号的解调方法，主要是对TCM-8PSK基带信号调制解调、信号处理、信息解析以及信号转发的功能，其核心内容为TCM-8PSK信号在极低信噪比下的解调算法，TCM-8PSK的解调算法在FPGA中完成，解码和解帧在DSP中完成。TCM-8PSK基带信号解调方法的工作流程如图1所示：中频信号进过ADC将模拟信号变成数字信号后，送入到FPGA,在FPGA中完成调制解调。其过程为：数字信号送入FPGA首先完成信号的快速捕获，然后经过下变频模块恢复出基带IQ路信号，IQ路信号分别通过LPF滤波后，分别进入载波同步支路和码元同步支路。信号进入载波同步支路，载波同步支路分为3条支路，载波快同步支路，载波慢同步支路和载波跟踪支路。信号先完成载波快同步，当载波快速同步以后，进入到载波慢同步，结合V&V算法消除微小的频率偏差，最后进入载波跟踪阶段，即保持信号的载波变化在可接受的范围内，同时最大程度上减小载波同步环对信号造成的相位抖动；当信号进入码元同步支路，在该支路中依次完成相位旋转，CORDIC算法,多路符号判决，IQ信号选择，码元选择，IQ信号归一化，维特比译码，RS译码，信号码元恢复，最终实现信号的正确解调。下面对解调步骤做进一步详细说明：

1、FFT（Fast Fourier Transform-快速傅里叶变换）信号快捕获模块

短包通信包头有引导码，其引导码符号为长连0。信号捕获的过程中，利用引导码为单载波的条件，在FPGA中采用FFTipcore计算其频谱，即使在信噪比极低的情况，引导码段依然可以获得尖锐的频谱图，通过检测其频谱图的变化，可以快速准确的捕获信号信噪比极低的信号。

信号捕获实现的时序关系图如图2所示。信号捕获是利用引导码信号频谱出现的脉冲作为捕获依据，而信号捕获的保持和释放是利用DSP通过解调的信息包计算出的数据包长度值来进行信号的保持，当信号接收完成后释放信号捕获的标志，进入下一包信号的捕获等待状态。

2、下采样模块

下采样模块实现信号由高速采样变为低速采样，并且频谱产生搬移，这样处理有利于在FPGA中可以实现高阶滤波器，达到更好的滤波效果，同时后续信号的处理会在较低的时钟频率下完成，大大减小了FPGA对后续处理的时序压力。

3、选择器

第一选择器用来选择信号载波同步由快速锁定进入到慢速锁定的控制。第二选择器完成载波同步的选通。

4、FIFO（First In First Out-先进先出）缓存模块

FIFO缓存用来缓存信号，当载波快速锁定以后，通过第一选择器输出FIFO中缓存的值，完成载波慢速锁定和跟踪。

5、下变频模块

下变频模块采用正交解调方式完成载波剥离，恢复出基带IQ路信号，其中NCO(Numerically Controlled Oscillator-数控振荡器)的频率控制字由载波同步模块产生，控制其产生的载波相位和频率。

6、LPF（低通滤波器）模块

LPF模块为低通滤波器，完成基带信号的滤波，消除谐波和带外杂散。

该处理器由于AD的采样速率与码元速率不为整数倍，在FPGA处理中，若存在有反馈的环路时，为了处理简单有效，应尽量避免环路输入输出信号之间存在跨时钟域问题。因此，信号进入LPF模块之后，信号被分为两路，一路为同时钟域下实现载波同步支路，一路为跨时钟域下实现码元同步支路。

7、载波同步支路

载波同步支路包括载波快同步支路，载波慢同步支路和载波跟踪支路。

载波快同步支路完成载波的快速同步，实现较大频偏的纠偏。其采用的简化的COSTAS（科斯塔斯）环锁定频率，并通过求平均值得到较准确的频偏估计值，其原理图如图3所示。

载波慢同步支路和跟踪支路是在信号完成载波快同步之后残留频偏的纠偏，并采用载波跟踪方式将载波频率保持在可以接受的范围内波动，尽可能减少由环路滤波带来的相位波动，提高解调准确率。其处理步骤为：从LPF模块出来的信号经过采样速率变换；进行FDRC（频域升余弦），频谱收缩在较窄的范围内；通过CORDIC模块计算相角；结合V&V算法，完成信号的非线性变换；变换后的信号经过慢同步COSTAS环完成信号的慢同步。当信号慢同步结束以后，从LPF模块出来的信号经过采样速率变换；进行FDRC（频域升余弦），频谱收缩在较窄的范围内；通过CORDIC模块计算相角；结合V&V算法，完成信号的非线性变换；信号通过跟踪COSTAS环进入信号的跟踪过程。当信号的信噪比极低的时候，信号的相位噪声过大，信号的相位不易调整过于频繁，因此该过程将慢同步和跟踪过程在较低速率下完成，减小每个采样点调整的频率，达到稳定跟踪的目的。

以上载波同步由第二选择器完成选通任务。

8、码元同步支路

该支路实现信号的码元同步、判决、解帧等功能，实现信息码元的最终恢复。其主要处理步骤如下：

信号通过采样速率变换，完成非整数倍速率下的跨时钟域处理。

处理后的信号经过TDRC（时域升余弦）模块滤波，完成匹配滤波。

正交解调的8PSK信号存在初相的模糊问题，因此相位旋转模块采用复数相乘的方法，消除信号的初相模糊问题。

CORDIC模块计算符号象限，用于符号的判决。

多路符号判决模块和码元选择模块是码元同步的核心内容。若上一级的采样率为8*f_b，f_b为基带码元速率，则此处每一个符号可以依次判决出8路结果。通过计算得到8路信号中出现最大概率的符号值，同时选择该符号值中最靠近中心采样点的采样符号即认为是实际该符号的正确解，同时刻为最佳采样时刻，从而判断出正确的符号值和最佳采样时刻的IQ两路幅度值，用于后续的维特比软判决。这样处理的好处为，若信号存在畸变的情况下，最佳采样点并非中心判决点，该发明提出的码元同步方法可以尽可能消除信号畸变带来的影响。

IQ路归一化模块是将上述中IQ两路幅度值通过初判决并归一化到2^{^7}范围内，便于传输给DSP完成维特比的软判决。

9、维特比编解码模块

采用软判决的方式实现信号维特比译码。

10、RS（Reed-Solomon）编解码模块

该模块完成RS的编解码。

11、时钟分频模块

由于算法处理过程中存在信号采样率的多次变换，因此需要不同速率的时钟，该模块完成信号时钟的分频和控制，保证时钟的稳定，为算法时序的稳定奠定基础。

12、信号控制模块

由于算法处理过程涉及的模块和功能比较多，需要专门设置一个模块用于多路控制信号的统一管理，保证信号处理流程的清晰简洁，为调试和控制提供支持。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.TCM-8PSK基带信号解调方法，其特征在于：包括以下步骤，

步骤一：数字信号进入FPGA,进行FFT信号快捕获，同时下采样模块将数字信号高速采样变为低速采样；

步骤三：下变频模块完成载波剥离，恢复出基带IQ路信号；

步骤四：基带IQ路信号分别通过LPF模块;

步骤七：从DSP中解调出的信息反馈给第一选择器。

2.如权利要求1所述的TCM-8PSK基带信号解调方法，其特征在于：所述步骤一中的FFT信号快捕获利用引导码为单载波，在FPGA中采用FFTipcore计算引导码的频谱，通过检测引导码段的频谱图变化来捕获信号。

3.如权利要求1所述的TCM-8PSK基带信号解调方法，其特征在于：所述步骤五中的载波同步支路分为载波快同步支路，载波慢同步支路和载波跟踪支路。

4.如权利要求3所述的TCM-8PSK基带信号解调方法，其特征在于：所述载波快同步支路采用简化的COSTAS环锁定频率，再通过求平均值的方法得到频偏估计值。

5.如权利要求3所述的TCM-8PSK基带信号解调方法，其特征在于：所述载波慢同步支路的处理步骤为，

步骤一、从LPF出来的信号经过采样速率变换；

步骤二、信号经过FDRC模块，使频谱范围收缩；

步骤三、信号通过CORDIC模块；

步骤四、信号经过V&V模块，完成信号的非线性变换；

步骤五、信号经过RAM后，信号进入慢同步COSTAS环。

6.如权利要求3所述的TCM-8PSK基带信号解调方法，其特征在于：所述载波跟踪支路的处理步骤为，

步骤一、从LPF出来的信号经过采样速率变换；

步骤二、信号经过FDRC模块，使频谱范围收缩；

步骤三、信号通过CORDIC模块；

步骤四、信号进入V&V模块，完成信号的非线性变换；

步骤五、经过RAM后，信号进入信号跟踪COSTAS环。

7.如权利要求3所述的TCM-8PSK基带信号解调方法，其特征在于：所述步骤五中的码元同步支路的处理步骤为，

步骤二、信号经过TDRC模块，完成匹配滤波；

步骤三、信号经过相位旋转；

步骤四、信号通过CORDIC模块；

步骤五、信号经过多路符号判决；

步骤六、信号经过码元选择和IQ信号选择；

步骤七、IQ路归一化，

步骤八、信号进入DSP进行处理。