CN108199761A - Usb应答机基带数字化方法 - Google Patents

Abstract

本发明提供了一种USB应答机基带数字化方法，本发明通过数字方式实现USB应答机信号处理基带功能，在不牺牲可靠性的前提下解决了硬件方式实现所存在的问题。以往的USB应答机信号处理基带全部使用硬件实现时存在研制周期长、调试难度大、受频率器件影响大、体积重量大等问题。采用数字方式实现USB应答机信号处理基带功能，可以降低调试难度；实现S波段的全频段覆盖；实现硬件平台的通用化，利于产品批量生产；采用反熔丝FPGA，可避免单粒子效应。

Description

USB应答机基带数字化方法

技术领域

本发明涉及一种USB应答机基带数字化方法。

背景技术

USB应答机作为测控分系统的重要组成部分，它在卫星与测控地面站之间提供双向射频传输信道，配合测控地面站共同完成对卫星的跟踪、测量、遥控、遥测等任务，一般由射频通道和信号处理基带等几大单元组成，而信号处理基带是测控应答机的核心部分。

以往的USB应答机信号处理基带全部使用硬件实现，有着可靠性高、技术成熟等特点，但其研制周期长、调试难度大、受频率器件影响大、体积重量大等已成为USB应答机研制瓶颈。为适应航天技术的快速发展，更好的满足测控分系统需要、完成测控任务，在不牺牲可靠性的前提下，采用数字方式实现USB应答机基带成为一种迫切的需求。

发明内容

本发明的目的在于提供一种USB应答机基带数字化方法，能够在不牺牲可靠性的前提下，采用数字方式实现USB应答机基带。

为解决上述问题，本发明提供一种USB应答机基带数字化方法，包括：

输入中频信号经AD带通采样后，谱平移到了低频，再通过谱平移的方法将其从低频搬移到零中频进行后续信号处理；

PM信号捕获跟踪采用等待法，使用FLL+PLL的结构，当载波处于快捕带外时环路不工作，当载波进入快捕带时能够很快的捕获跟踪；

BPSK副载波解调算法基于科斯塔斯环和符号积分位同步锁相环原理，改进了锁相环锁定判决方法，并使用CORDIC算法代替乘法器实现下变频；

下行PM调制中，调制由模拟调制器实现改为由FPGA实现；采用数字频率合成技术，配合一本振的锁相频综。

进一步的，在上述方法中，输入中频信号经AD带通采样后，谱平移到了低频，再通过谱平移的方法将其从低频搬移到零中频进行后续信号处理，包括：

输入的数字中频信号与NCO产生的SIN/COS信号分别进行混频，形成正交的I路信号与Q路信号，为了滤除高频分量，进行低通滤波。

进一步的，在上述方法中，PM信号捕获跟踪采用等待法，使用FLL+PLL的结构，当载波处于快捕带外时环路不工作，当载波进入快捕带时能够很快的捕获跟踪，包括：

通过等待完成频率的初始捕获后，系统进入频率跟踪状态，通过FLL来完成频率的跟踪；

PLL跟踪残余频差与相位变化，通过相位旋转消除相位偏差。

进一步的，在上述方法中，所述频率跟踪状态包括：

抗混叠滤波、下采样、鉴频滤波、鉴频、环路滤波，用于跟踪载波频率变化，修正本地频率控制字，调整本地载波频率与输入信号载波频率保持一致。

进一步的，在上述方法中，所述通过相位旋转消除相位偏差包括：

相位旋转、抗混叠滤波、下采样、鉴相、环路滤波。

进一步的，在上述方法中，BPSK副载波解调算法基于科斯塔斯环和符号积分位同步锁相环原理，改进了锁相环锁定判决方法，并使用CORDIC算法代替乘法器实现下变频，包括：

在BPSK解调模块前加入AGC控制，包括：计算输入信号的功率，并与门限值进行比较，如果大于预设功率上限值，则按照预设步进对输入信号进行衰减；若小于预设功率下限值，则按照预设步进对输入信号进行放大；若在预设功率区间内，则直接计算输出控制电压。

进一步的，在上述方法中，BPSK副载波解调算法基于科斯塔斯环和符号积分位同步锁相环原理，改进了锁相环锁定判决方法，并使用CORDIC算法代替乘法器实现下变频，包括：

BPSK副载波解调采取锁相解调方法，BPSK信号与本地正交的两路信号混频后得到IQ两路信号；经过低通滤波器后的IQ两路信号再经过两路分流，一路送入鉴相器，再到环路滤波器、NCO调整后得到本地载波信号；经过低通滤波器后的IQ两路信号的另一支流送入位同步模块。

进一步的，在上述方法中，经过低通滤波器后的IQ两路信号的另一支流送入位同步模块之后，还包括：

位同步模块中位同步信号锁定后，IQ两路进行积分后送入环路锁定判决器；

I路数据同时送入以数据中心为中心的积分器和送入以数据跳变沿为中心的积分器；

以数据中心为中心的积分器输出结果经过取符号、检测数据跳变沿、产生误差信号调整NCO、最后控制积分器的使能信号；

以数据跳变沿为中心的积分器输出结果同时送入位同步锁定信号、NCO调节模块；

位同步锁定信号输出同时控制以数据中心为中心的积分器模块和Q路积分器模块，位同步结果经过符号判决输出遥控PCM三线信号。

进一步的，在上述方法中，下行PM调制中，调制由模拟调制器实现改为由FPGA实现；采用数字频率合成技术，配合一本振的锁相频综，包括：

PM解调输出的测距音副载波，对调制度进行处理；对外部输入的遥测PCM码BPSK调制后，乘以相应的调制度，和测距音信号相加，整体作为PM下行调制的相位。

与现有技术相比，本发明与现有技术相比的优点在于：本发明通过数字方式实现USB应答机信号处理基带功能，在不牺牲可靠性的前提下解决了硬件方式实现所存在的问题。以往的USB应答机信号处理基带全部使用硬件实现时存在研制周期长、调试难度大、受频率器件影响大、体积重量大等问题。采用数字方式实现USB应答机信号处理基带功能，可以降低调试难度；实现S波段的全频段覆盖；实现硬件平台的通用化，利于产品批量生产；采用反熔丝FPGA，可避免单粒子效应。

附图说明

图1是本发明一实施例的USB应答机基带数字化方法的实现框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

如图1所示，本发明提供一种USB应答机基带数字化方法，包括：

输入中频信号经AD带通采样后，谱平移到了低频，再通过谱平移的方法将其从低频搬移到零中频进行后续信号处理；

PM信号捕获跟踪采用等待法，使用FLL+PLL的结构，当载波处于快捕带外时环路不工作，当载波进入快捕带时能够很快的捕获跟踪；

BPSK副载波解调算法基于传统的科斯塔斯环和符号积分位同步锁相环原理，改进了锁相环锁定判决方法，使其受噪声影响非常小，增强了锁相环锁定判决的可靠性，并使用CORDIC算法代替乘法器实现下变频；

下行PM调制可以适应不同遥测数据速率、不同频点的调制，其最大的优点主要有两方面：一方面，调制由模拟调制器实现改为由FPGA实现，调制度变化范围随高低温变化小，易于调试，且体积变小；另一方面是采用数字频率合成技术，配合一本振的锁相频综，可覆盖S波段的任意频点，且易于修改，实现方式简单，缩短了调试周期。

在此，本发明提出一种实现USB应答机基带功能的软件设计方法，该方法主要使用Verilog代码实现，包括PM解调模块、BPSK副载波解调模块以及PM调制模块等，实现了USB应答机基带的跟踪捕获、遥控、遥测以及测量等功能，可以应用于包括卫星测控通信、卫星导航、移动通信等领域，特别适用于高灵敏度下的深空测控应答机。

图1为本发明USB应答机基带数字化的实现框图，其中包括：混频0、低通滤波1、FLL2、NCO3、PLL4、输出AGC5、BPSK副载波解调6、位同步7、符号判决输出8、测距音副载波9、BPSK调制10、PM调制11、DA输出12。

1、输入的数字中频信号与NCO产生的SIN/COS信号分别进行混频，形成正交的I路信号与Q路信号，为了滤除高频分量，进行低通滤波；

2、通过等待完成频率的初始捕获后，系统进入频率跟踪状态，方案通过FLL来完成频率的跟踪，频率跟踪模块包括抗混叠滤波、下采样、鉴频滤波、鉴频、环路滤波，用于跟踪载波频率变化，修正本地频率控制字，调整本地载波频率与输入信号载波频率保持一致；

3、FLL只能恢复载波信号的载频信息，相位信息需要通过相位跟踪获得。PLL可跟踪残余频差与相位变化，然后通过相位旋转消除相位偏差，通过相位旋转消除相位偏差包括：相位旋转、抗混叠滤波、下采样、鉴相、环路滤波；

4、由于输出遥控副载波信号具有较大的动态范围，因此为了使遥控解调模块具有稳定的输入功率，必须在BPSK解调模块前加入AGC控制，主要流程为计算输入信号的功率，并与门限值进行比较，如果大于预设功率上限值，则按照预设步进对输入信号进行衰减；若小于预设功率下限值，则按照预设步进对输入信号进行放大；若在预设功率区间内，则直接计算输出控制电压；

5、BPSK副载波解调采取锁相解调方法，BPSK信号与本地正交的两路信号混频后得到IQ两路信号；经过低通滤波器后的IQ两路信号再经过两路分流，一路送入鉴相器，再到环路滤波器、NCO调整后得到本地载波信号；经过低通滤波器后的IQ两路信号的另一支流送入位同步模块；

6、位同步的工作流程为：位同步模块中位同步信号锁定后，IQ两路进行积分后送入环路锁定判决器；其次，I路数据同时送入以数据中心为中心的积分器和送入以数据跳变沿为中心的积分器；以数据中心为中心的积分器输出结果经过取符号、检测数据跳变沿、产生误差信号调整NCO、最后控制积分器的使能信号；以数据跳变沿为中心的积分器输出结果同时送入位同步锁定信号、NCO调节模块；位同步锁定信号输出同时控制以数据中心为中心的积分器模块和Q路积分器模块，位同步结果经过符号判决输出遥控PCM三线信号；

7、PM解调输出的测距音副载波，对调制度进行处理；对外部输入的遥测PCM码BPSK调制后，乘以相应的调制度，和测距音信号相加，整体作为PM下行调制的相位。

本发明通过输入中频信号经AD带通采样后，谱平移到了低频，再通过谱平移的方法将其从低频搬移到零中频进行后续信号处理；PM信号捕获跟踪采用等待法，使用FLL+PLL的结构，当载波处于快捕带外时环路不工作，当载波进入快捕带时能够很快的捕获跟踪；BPSK副载波解调算法基于传统的科斯塔斯环和符号积分位同步锁相环原理，改进了锁相环锁定判决方法，使其受噪声影响非常小，增强了锁相环锁定判决的可靠性，并使用CORDIC算法代替乘法器实现下变频；下行PM调制可以适应不同遥测数据速率、不同频点的调制，其最大的优点主要有两方面：一方面，调制由模拟调制器实现改为由FPGA实现，调制度变化范围随高低温变化小，易于调试，且体积变小；另一方面是采用数字频率合成技术，配合一本振的锁相频综，可覆盖S波段的任意频点，且易于修改，实现方式简单，缩短了调试周期。

本发明与现有技术相比的优点在于：本发明通过数字方式实现USB应答机信号处理基带功能，在不牺牲可靠性的前提下解决了硬件方式实现所存在的问题。以往的USB应答机信号处理基带全部使用硬件实现时存在研制周期长、调试难度大、受频率器件影响大、体积重量大等问题。采用数字方式实现USB应答机信号处理基带功能，可以降低调试难度；实现S波段的全频段覆盖；实现硬件平台的通用化，利于产品批量生产；采用反熔丝FPGA，可避免单粒子效应。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (9)

1.一种USB应答机基带数字化方法，其特征在于，包括：

输入中频信号经AD带通采样后，谱平移到了低频，再通过谱平移的方法将其从低频搬移到零中频进行后续信号处理；

PM信号捕获跟踪采用等待法，使用FLL+PLL的结构，当载波处于快捕带外时环路不工作，当载波进入快捕带时能够很快的捕获跟踪；

BPSK副载波解调算法基于科斯塔斯环和符号积分位同步锁相环原理，改进了锁相环锁定判决方法，并使用CORDIC算法代替乘法器实现下变频；

下行PM调制中，调制由模拟调制器实现改为由FPGA实现；采用数字频率合成技术，配合一本振的锁相频综。

2.如权利要求1所述的USB应答机基带数字化方法，其特征在于，输入中频信号经AD带通采样后，谱平移到了低频，再通过谱平移的方法将其从低频搬移到零中频进行后续信号处理，包括：

输入的数字中频信号与NCO产生的SIN/COS信号分别进行混频，形成正交的I路信号与Q路信号，为了滤除高频分量，进行低通滤波。

3.如权利要求2所述的USB应答机基带数字化方法，其特征在于，PM信号捕获跟踪采用等待法，使用FLL+PLL的结构，当载波处于快捕带外时环路不工作，当载波进入快捕带时能够很快的捕获跟踪，包括：

通过等待完成频率的初始捕获后，系统进入频率跟踪状态，通过FLL来完成频率的跟踪；

PLL跟踪残余频差与相位变化，通过相位旋转消除相位偏差。

4.如权利要求3所述的USB应答机基带数字化方法，其特征在于，所述频率跟踪状态包括：

抗混叠滤波、下采样、鉴频滤波、鉴频、环路滤波，用于跟踪载波频率变化，修正本地频率控制字，调整本地载波频率与输入信号载波频率保持一致。

5.如权利要求4所述的USB应答机基带数字化方法，其特征在于，所述通过相位旋转消除相位偏差包括：

相位旋转、抗混叠滤波、下采样、鉴相、环路滤波。

6.如权利要求5所述的USB应答机基带数字化方法，其特征在于，BPSK副载波解调算法基于科斯塔斯环和符号积分位同步锁相环原理，改进了锁相环锁定判决方法，并使用CORDIC算法代替乘法器实现下变频，包括：

在BPSK解调模块前加入AGC控制，包括：计算输入信号的功率，并与门限值进行比较，如果大于预设功率上限值，则按照预设步进对输入信号进行衰减；若小于预设功率下限值，则按照预设步进对输入信号进行放大；若在预设功率区间内，则直接计算输出控制电压。

7.如权利要求6所述的USB应答机基带数字化方法，其特征在于，BPSK副载波解调算法基于科斯塔斯环和符号积分位同步锁相环原理，改进了锁相环锁定判决方法，并使用CORDIC算法代替乘法器实现下变频，包括：

BPSK副载波解调采取锁相解调方法，BPSK信号与本地正交的两路信号混频后得到IQ两路信号；经过低通滤波器后的IQ两路信号再经过两路分流，一路送入鉴相器，再到环路滤波器、NCO调整后得到本地载波信号；经过低通滤波器后的IQ两路信号的另一支流送入位同步模块。

8.如权利要求7所述的USB应答机基带数字化方法，其特征在于，经过低通滤波器后的IQ两路信号的另一支流送入位同步模块之后，还包括：

位同步模块中位同步信号锁定后，IQ两路进行积分后送入环路锁定判决器；

I路数据同时送入以数据中心为中心的积分器和送入以数据跳变沿为中心的积分器；

以数据中心为中心的积分器输出结果经过取符号、检测数据跳变沿、产生误差信号调整NCO、最后控制积分器的使能信号；

以数据跳变沿为中心的积分器输出结果同时送入位同步锁定信号、NCO调节模块；

位同步锁定信号输出同时控制以数据中心为中心的积分器模块和Q路积分器模块，位同步结果经过符号判决输出遥控PCM三线信号。

9.如权利要求8所述的USB应答机基带数字化方法，其特征在于，下行PM调制中，调制由模拟调制器实现改为由FPGA实现；采用数字频率合成技术，配合一本振的锁相频综，包括：

PM解调输出的测距音副载波，对调制度进行处理；对外部输入的遥测PCM码BPSK调制后，乘以相应的调制度，和测距音信号相加，整体作为PM下行调制的相位。