CN101304305B - 一种用于实现输入信号幅度归一化的系统及方法 - Google Patents

Abstract

本发明揭示了一种用于实现信号幅度归一化的系统，其包括依次连接的数字混频器、乘法器、滤波器组、相关器、数据选择器、判决信号计算器、归一化系数计算器、码元同步模块、载波同步模块以及频率综合器，本发明实现了码元同步和载波同步的输入信号幅度被归一化，使码元同步和载波同步准确的跟踪输入信号码元和载波的变化而不受其幅度变化的影响，这样保证了两个同步环路的收敛，并且在输入信号幅度变化的情况下仍然保持收敛，可以大大简化自动增益控制模块的复杂度。

Description

一种用于实现输入信号幅度归一化的系统及方法

技术领域

本发明涉及一种用于实现输入信号幅度归一化的系统，尤其涉及一种应用于蓝牙EDR(Enhanced Data Rate)解调器中的同步系统，另外，本发明还涉及一种用于实现输入信号幅度归一化的方法。

背景技术

在蓝牙EDR(Enhanced Data Rate)系统中，解调器要解调两种调制模式的数据：GFSK(Gaussian Frequency Shift Keying)调制信号和PSK(Phase Shift Keying)调制信号。由于GFSK调制是恒包络的调制方式，它的解调器对自动增益控制的要求比较低，在输入信号出现饱和的情况下仍然能够完成解调，因此在系统中可以用相对简单的自动增益控制来完成解调；然而PSK解调器在信号出现饱和时不能完成解调，同时由于输入信号幅度的波动会引起码元同步和载波同步环路的失锁，不能完成跟踪同步的作用。

因此，实有必要对现有的出入检测系统做进一步改进。

发明内容

本发明所要解决的技术问题是：提供一种用于实现输入信号幅度归一化的系统，用于实现码元同步和载波同步准确的跟踪输入信号码元和载波的变化而不受其幅度变化的影响，在系统中可以大大简化自动增益控制模块的复杂度。

另外，本发明还提供一种用于实现输入信号幅度归一化的方法。

为解决上述技术问题，本发明采用如下技术方案：

一种用于实现输入信号幅度归一化的系统，其特征在于：所述用于实现信号幅度归一化的系统进一步包括

数字混频器，用于将输入信号从数字中频下变频至基带；

滤波器组，用于将自数字混频器输出的信号分成几路完成匹配滤波；

相关器，根据输入数据过采样的倍数用10个同步码元与滤波器组输出的信号进行相关运算，在相关运算的窗口内找出最大相关值，最大相关值对应的数据即为第一个码元判决点的输入；

数据选择器，用于选择数据进行码元判决，第一个码元判决点数据选择由相关器控制，在相关值最大点处选择该点作为第一个码元判决点；后面的码元判决点由码元同步模块输出的信号控制；

判决信号计算器，其根据数字选择器输出的信号的调制模式对输入的判决点信号值判断接收到的码元值，同时根据数字选择器输出的信号计算出相应的硬判决信号值来完成码元同步和载波同步；判决信号计算器还用于计算码元判决点的幅度；

归一化系数计算器，根据码元判决点的幅度来计算归一化系数；

乘法器，对码元判决点的采样值以及其对应的硬判决信号值进行归一化处理；

载波同步模块，根据对码元判决点的采样值进行归一化处理的乘法器的输出信号计算载波频偏并产生频率控制字；

码元同步模块，根据对码元判决点的采样值对应的硬判决信号值进行归一化处理的乘法器的输出信号计算码元速率偏移量并产生相应的控制信号输出到数据选择器；

频率综合器，根据上述频率控制字产生相应的正余弦信号与输入信号进行混频。

作为本发明的一种优选方案，所述滤波器组包括将自数字混频器输出的信号进行分组的抽取滤波器及将分组后的信号分别进行匹配滤波的匹配滤波器。

作为本发明的一种优选方案，所述判决信号计算器包括计算数字选择器输出的信号相位的相位判决器、计算数字选择器输出的信号幅值的幅值计算器、与相位判决器连接的相位码元映射器以及与幅值计算器连接的硬判决信号计算器。

作为本发明的一种优选方案，所述归一化系数计算器包括在计算时间窗口控制器控制下依次连接的第一累加器和平均值计算器，以及连接在平均值计算器后的除法器，其中除法器将计算得到的平均幅值与设定的参数幅值进行除法运算，得到归一化系数。

作为本发明的一种优选方案，所述载波同步模块包括依次连接的第二鉴相/频器、第二环路滤波器及第二累加器。

作为本发明的一种优选方案，所述码元同步模块包括依次连接的第三鉴相/频器、第三环路滤波器、第三累加器及阈值比较器。

利用上述系统实现输入信号幅度归一化的方法，该方法包括如下步骤：

步骤一，利用数字混频器将输入信号从数字中频下变频至基带；

步骤二，利用滤波器组将自数字混频器输出的信号分成几路完成匹配滤波；

步骤三，利用相关器实现同步字节与输入信号的相关运算，找出第一个判决信号的采样点；

根据输入数据过采样的倍数用10个同步码元与滤波器组输出的信号进行相关运算，在相关运算的窗口内找出最大相关值，最大相关值对应的数据即为第一个码元判决点的输入；

步骤四，利用数据选择器从相关器输出的信号中选择判决信号的采样点输入到判决信号计算器进行码元判决，输出的信号为码元速率；判决信号计算器还用于计算码元判决点的幅度；步骤五，利用判决信号计算器，根据数据选择器的输出信号的调制模式对输入的判决点信号值判断接收到的码元值，同时根据数据选择器的输出信号计算出相应的硬判决信号值来完成码元同步和载波同步；

步骤六，利用归一化系数计算器，根据码元判决点的幅度来计算归一化系数；

步骤七，利用乘法器，对码元判决点的采样值以及其对应的硬判决信号值进行归一化处理；

步骤八，利用载波同步模块，根据对码元判决点的采样值进行归一化处理的乘法器的输出信号计算载波频偏并产生频率控制字；

步骤九，利用码元同步模块，根据对码元判决点的采样值对应的硬判决信号值进行归一化处理的乘法器的输出信号计算码元速率偏移量并产生相应的控制信号输出到数据选择器；

步骤十，利用频率综合器，根据上述频率控制字产生相应的正余弦信号与输入信号进行混频。

本发明提出一种应用于蓝牙EDR解调器中的用于实现输入信号幅度归一化的系统及方法，实现了码元同步和载波同步的输入信号幅度被归一化，使码元同步和载波同步准确的跟踪输入信号码元和载波的变化而不受其幅度变化的影响，这样保证了两个同步环路的收敛，并且在输入信号幅度变化的情况下仍然保持收敛，可以大大简化自动增益控制模块的复杂度。

附图说明

图1是本发明一种用于实现输入信号幅度归一化的系统组成示意图；

图2是本发明一种用于实现输入信号幅度归一化的系统中滤波器组示意图；

图3是本发明一种用于实现输入信号幅度归一化的系统中输入数据速率过快时的码元判决点选择机制示意图；

图4是本发明一种用于实现输入信号幅度归一化的系统中输入数据速率过慢时的码元判决点选择机制示意图；

图5是本发明一种用于实现输入信号幅度归一化的系统中判决信号计算器的示意图；

图6是本发明一种用于实现输入信号幅度归一化的系统中归一化系数计算器的示意图；

图7是本发明一种用于实现输入信号幅度归一化的系统中载波同步模块的示意图；

图8是本发明一种用于实现输入信号幅度归一化的系统中三个不同幅度输入信号归一化操作控制鉴相/频误差的机制示意图；

图9本发明一种用于实现输入信号幅度归一化的系统中码元同步模块的示意图。

具体实施方式

下面结合附图对技术方案的实施作进一步的详细描述：

请参阅图1所示，一种用于实现输入信号幅度归一化的系统，输入信号(数字中频信号)为复数信号，可表示为下面格式：

r(n)＝I(n)+j*Q(n)

频率综合器11产生的正余弦信号表示为

dfs(n)＝cosd(n)+j*sind(n)

数字混频器1是一个复数混频器，输出信号为D(n)，则混频运算可表示为

D(n)＝r(n)*conj(dfs(n))

请同时参见图2所示滤波器组2示意图，滤波器组2包括将输入信号分组的抽取滤波器12及将分组后的输入信号分别进行匹配滤波的匹配滤波器13。抽取滤波器12将输入的信号分为K组，匹配滤波器13将K组信号分别进行匹配滤波。

相关器3根据输入数据过采样的倍数用10个同步码元与输入信号进行相关运算，在相关运算的窗口内找出最大相关值，最大相关值对应的数据即为第一个码元判决点的输入，这个数据由数据选择器4选中进入后面的模块进行处理。

数据选择器4选择数据进行码元判决。第一个码元判决点数据选择由相关器3控制，在相关值最大点处选择该点作为第一个码元判决点；后面的码元判决点由码元同步模块10输出的信号控制。

请参照图3和图4所示的输入数据过快和过慢时的码元判决点选择机制。假设输入数据为码元速率的k倍，输入数据为d(0)，d(1)，…d(3k)…，在正常情况下如果输入数据速率没有出现过快或者过慢的情况，则数据选择器4每隔k个值就选择一个点作为码元判决信号，即d(0)，d(k)，d(2k)，d(3k)…会被选中；如果出现过快的情况，如图3所示，来自码元同步模块10的控制信号“slow”会出现一个脉冲信号，数据选择器4就会经过k-1个数据点选择一个码元判决信号，即d(0)，d(k)，d(2k-1)，d(3k-1)，…被选中；如果出现过慢的情况，如图4所示，来自码元同步模块10的控制信号“fast”会出现一个脉冲信号，数据选择器4就会经过k+1个数据点选择一个码元判决信号，即d(0)，d(k)，d(2k+1)，d(3k+1)，…被选中。

判决信号计算器5的示意图见图5。其包括计算输入信号相位的相位判决器14及计算输入信号幅值的幅值计算器15。其中，所述相位判决器14后连接有相位码元映射器16及硬判决信号计算器17。

相位判决器14根据当前的数据调制方式(pi/4DQPSK或者D8PSK)计算输入信号对应的相位。幅值计算器15计算输入信号的幅值，运算表达式如下：

amp(n)＝sqrt(real(bf_decision(n)^2+imag(bf_decision(n)^2))

计算得到的信号幅值输入到归一化系数计算器6中，相位码元映射器16根据当前的数据调制方式完成相位到码元的映射，输出接收到的码元值。硬判决信号计算器17根据输入的信号幅值和硬判决相位计算对应的硬判决信号，此信号为复数形式，具体运算如下：

aft_decision(n)＝amp(n)*exp(j*ang(n))得到的信号aft_decision(n)输入到载波同步和码元同步模块。

归一化系数计算器6的示意图见图6。所述归一化系数计算器包括在计算时间窗口控制器20控制下依次连接的第一累加器18和平均值计算器19以及连接在平均值计算器19后的除法器21。

输入信号为码元判决点的信号幅值，此信号经过第一累加器18和平均值计算器19计算出平均值，第一累加器18和平均值计算器19在计算时间窗口控制器20的控制下完成计算。假设计算时间窗口控制器20的控制周期为N个码元周期，则完成的运算如下：

amp_av＝(amp(1)+amp(2)+…+amp(N))/N

计算得到的平均幅值与设定的参考幅值进行除法运算，得到归一化系数：

N_factor＝AMP_ref/amp_av

乘法器7和8对输入码元同步模块10和载波同步模块9的两组信号做归一化处理，使输入到两个模块的信号幅值与参考幅值一致。

载波同步模块9的示意图见图7。所述载波同步模块9包括依次连接的第二鉴相/频器22、第二环路滤波器23及第二累加器24。假设码元判决前后对应的数值在归一化后分别为：

I(n)+j*Q(n)和I_dec(n)+j*Q_dec(n)。

第二鉴相/频器22从输入的信号中提取相位/频率误差，它完成的运算可以表示为：

I(n)*Q_dec(n)-Q(n)*I_dec(n)

第二环路滤波器23对得到的相频误差进行滤波，第二累加器24对误差经过累加后输出到频率综合器11修正其频率控制字。

对输入信号的幅度进行归一化后，经过第二鉴相/频器22输出的误差信号能正确反映出当前信号的偏差，不受输入信号幅度变化的影响，其控制机制如图8所示。图中给出了三个幅度不同的输入信号“1”、“2”、“3”，经过第二鉴相/频器22的处理输出误差信号，从运算表达式上可以看出输出的误差信号幅度随着输入信号的幅度而改变，在图8中给出了三个对应的误差输出信号。如果将2输入的信号幅度作为参考值，则经过幅度归一化后在误差输出端口只能得到图中实线所示的误差信号输出。在输入信号幅度没有归一化的情况下，输出信号不能准确反映当前信号的偏差程度，输入信号的误差对误差信号产生了影响，这样环路就不能准确跟踪输入信号频率变化；信号幅度进行归一化后，在第二鉴相/频器22后面将产生一个稳定的误差输出，它准确的反映了当前信号的偏差，环路就可以准确地跟踪信号变化。

码元同步模块10的示意图见图9。所述码元同步模块10包括依次连接的第三鉴相/频器25、第三环路滤波器26、第三累加器27及阈值比较器28。

第三鉴相/频器25根据输入信号计算当前码元偏差的相位。它完成的运算可以表示为：

{I(n)*I_dec(n-1)-I_dec(n)*I(n-1)}+{Q(n)*Q_dec(n-1)-Q_dec(n)*Q(n-1)}

第三累加器27对误差进行累加，阈值比较器28根据累加的误差决定当前的相位偏差是否需要控制前面的数据选择器4进行相位偏移。

幅度归一化对码元同步的控制与它对载波同步的控制相同。经过归一化后在鉴相器25输出端得到一个稳定的不受输入信号幅度影响的误差信号，它能准确地反映当前信号的码元偏差程度，环路可以根据此误差信号进行准确的跟踪。

以上实施例仅用以说明而非限制本发明的技术方案，任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的权利要求范围当中。

Claims (7)

1.一种用于实现输入信号幅度归一化的系统，其特征在于：所述用于实现信号幅度归一化的系统进一步包括

数字混频器，用于将输入信号从数字中频下变频至基带；

滤波器组，用于将自数字混频器输出的信号分成几路完成匹配滤波；

相关器，根据输入数据过采样的倍数用10个同步码元与滤波器组输出的信号进行相关运算，在相关运算的窗口内找出最大相关值，最大相关值对应的数据即为第一个码元判决点的输入；

数据选择器，用于选择数据进行码元判决，第一个码元判决点数据选择由相关器控制，在相关值最大点处选择该点作为第一个码元判决点；后面的码元判决点由码元同步模块输出的信号控制；

判决信号计算器，其根据数字选择器输出的信号的调制模式对输入的判决点信号值判断接收到的码元值，同时根据数字选择器输出的信号计算出相应的硬判决信号值来完成码元同步和载波同步；判决信号计算器还用于计算码元判决点的幅度；

归一化系数计算器，根据码元判决点的幅度来计算归一化系数；

乘法器，对码元判决点的采样值以及其对应的硬判决信号值进行归一化处理；载波同步模块，根据对码元判决点的采样值进行归一化处理的乘法器的输出信号计算载波频偏并产生频率控制字；

码元同步模块，根据对码元判决点的采样值对应的硬判决信号值进行归一化处理的乘法器的输出信号计算码元速率偏移量并产生相应的控制信号输出到数据选择器；

频率综合器，根据上述频率控制字产生相应的正余弦信号与输入信号进行混频。

2.如权利要求1所述的一种用于实现输入信号幅度归一化的系统，其特征在于：所述滤波器组包括将自数字混频器输出的信号进行分组的抽取滤波器及将分组后的信号分别进行匹配滤波的匹配滤波器。

3.如权利要求1所述的一种用于实现输入信号幅度归一化的系统，其特征在于：所述判决信号计算器包括计算数字选择器输出的信号相位的相位判决器、计算数字选择器输出的信号幅值的幅值计算器、与相位判决器连接的相位码元映射器以及与幅值计算器连接的硬判决信号计算器。

4.如权利要求3所述的一种用于实现输入信号幅度归一化的系统，其特征在于：所述归一化系数计算器包括在计算时间窗口控制器控制下依次连接的第一累加器和平均值计算器，以及连接在平均值计算器后的除法器，其中除法器将计算得到的平均幅值与设定的参数幅值进行除法运算，得到归一化系数。

5.如权利要求1所述的一种用于实现输入信号幅度归一化的系统，其特征在于：所述载波同步模块包括依次连接的第二鉴相/频器、第二环路滤波器及第二累加器。

6.如权利要求1所述的一种用于实现输入信号幅度归一化的系统，其特征在于：所述码元同步模块包括依次连接的第三鉴相/频器、第三环路滤波器、第三累加器及阈值比较器。

7.一种利用权利要求1至6任意一项所述的系统实现输入信号幅度归一化的方法，该方法包括如下步骤：

步骤一，利用数字混频器将输入信号从数字中频下变频至基带；

步骤二，利用滤波器组将自数字混频器输出的信号分成几路完成匹配滤波；

步骤三，利用相关器实现同步字节与输入信号的相关运算，找出第一个判决信号的采样点；根据输入数据过采样的倍数用10个同步码元与滤波器组输出的信号进行相关运算，在相关运算的窗口内找出最大相关值，最大相关值对应的数据即为第一个码元判决点的输入；

步骤四，利用数据选择器从相关器输出的信号中选择判决信号的采样点输入到判决信号计算器进行码元判决，输出的信号为码元速率；判决信号计算器还用于计算码元判决点的幅度；

步骤五，利用判决信号计算器，根据数据选择器的输出信号的调制模式对输入的判决点信号值判断接收到的码元值，同时根据数据选择器的输出信号计算出相应的硬判决信号值来完成码元同步和载波同步；

步骤六，利用归一化系数计算器，根据码元判决点的幅度来计算归一化系数；

步骤七，利用乘法器，对码元判决点的采样值以及其对应的硬判决信号值进行归一化处理；

步骤八，利用载波同步模块，根据对码元判决点的采样值进行归一化处理的乘法器的输出信号计算载波频偏并产生频率控制字；

步骤九，利用码元同步模块，根据对码元判决点的采样值对应的硬判决信号值进行归一化处理的乘法器的输出信号计算码元速率偏移量并产生相应的控制信号输出到数据选择器；

步骤十，利用频率综合器，根据上述频率控制字产生相应的正余弦信号与输入信号进行混频。

Images