CN103869340B - 一种快速捕获l频段突发信号的系统及方法 - Google Patents

Abstract

本发明公开了一种快速捕获L频段突发信号的系统及方法，其包括集成设置的时钟PLL模块、全局复位模块、信号快速捕获模块、信号跟踪模块和信号解调模块。此系统在能实现L频段突发信号快速捕获的基础上，节约生产成本，增加系统的可靠性。此外，快速捕获L频段突发信号的方法采用FPGA来实现并加速完成FFT运算，利用数字信号处理技术来替代数字相关器的相关运算，大大减小计算量的同时，也可避免信号处理延时，节省系统空间，提高系统运算速度。

Description

一种快速捕获L频段突发信号的系统及方法

技术领域

本发明涉及卫星通信技术领域，尤其涉及一种快速捕获L频段突发信号的系统及方法。

背景技术

导航定位系统具有定位、通信、授时的功能，该系统可以在服务区内任何时间和地点为用户确定其所在的位置并提供双向通信服务，整个系统由地球同步卫星、中心控制系统、标校系统和用户机四大部分组成，当用户需要进行定位/通信服务时地面接收站正确解调出用户发送的信息。用户端的发射信号具有功耗低、短促、突发的特点。每个用户端通过卫星转发处理的入站信号载噪比C/N可低至45dB或47Db,信号的持续长度30ms至100ms,，测量与控制中心要完成对信号的捕获、跟踪、解调及距离测量。为了保证信道具有良好的传输性能，入站信号进行了精心的编码设计，测量与控制中心的信号处理能力要强。

由于目前该导航系统正处于逐步完善的阶段，为了验证用户机的性能需要对该系统的工作方式进行模拟，通过对用户机发出的L频段突发上行信号进行捕获解析并以特定的频率以下行的方式发送给用户机，通过这种方式可以有效检验导航用户机的收发性能。

发明内容

本发明的目的在于提供一种快速捕获L频段突发信号的系统及方法，以解决现有技术中无法快速捕获L频段突发信号的问题。

为了达到上述目的，本发明的技术方案是这样实现的：

一种快速捕获L频段突发信号的系统，包括时钟PLL模块、全局复位模块、信号快速捕获模块、信号跟踪模块和信号解调模块，其中：

所述时钟PLL模块，用于对外部输入的时钟进行整形、同步和倍频，输出其他功能模块所需要的工作时钟；所述全局复位模块，用于将外部输入的复位信号进行一级延迟和取反后输出给其它功能模块；所述信号快速捕获模块，用于检测和捕获突发信号，且把捕获结果传送给所述信号跟踪模块；所述信号跟踪模块，用于跟踪并标注捕获的结果，并以电文形式传送给所述信号解调模块；所述信号解调模块，用于锁存电文，并对所述电文进行译码解调；

所述时钟PLL模块、全局复位模块、信号快速捕获模块、信号跟踪模块和信号解调模块均集成于同一块芯片上。

相应地，本发明还提供了一种快速捕获L频段突发信号的方法，包括如下步骤：

步骤S10：时钟PLL模块对外部输入的时钟进行整形、同步和倍频，输出其他功能模块所需要的工作时钟，其中信号快速捕获模块的时钟通过将外部输入时钟倍频得到；

步骤S20：全局复位模块将外部输入的复位信号进行一级延迟和取反后输出给其它功能模块；

步骤S30：信号快速捕获模块检测突发信号，采用FPGA加速辅助完成FFT算法从而快速捕获突发信号，并把捕获结果传送给跟踪模块；

步骤S40：所述信号跟踪模块跟踪并标注所述捕获结果，并以电文形式传送给所述信号解调模块；

步骤S50：所述信号解调模块锁存电文，并对所述电文进行译码解调。

本发明提供的一种快速捕获L频段突发信号的系统及方法，其包括集成设置的时钟PLL模块、全局复位模块、信号快速捕获模块、信号跟踪模块和信号解调模块，在能实现L频段突发信号快速捕获的基础上，节约生产成本，增加系统的可靠性。采用FPGA来实现并加速完成FFT运算，利用数字信号处理技术来替代数字相关器的相关运算，大大减小计算量的同时，也可避免信号处理延时，节省系统空间，提高系统运算速度。

附图说明

图1为本发明实施例提供的快速捕获L频段突发信号的系统接收系统的结构示意图；

图2为本发明实施例提供的快速捕获L频段突发信号的系统中的跟踪环路模块的结构示意图；

图3为本发明实施例提供的快速捕获L频段突发信号的方法的流程示意图。

具体实施方式

下面通过具体的实施例子并结合附图对本发明做进一步的详细描述。

参见图1，本发明提供了一种快速捕获L频段突发信号的系统，其包括时钟PLL模块1、全局复位模块2、信号快速捕获模块3、信号跟踪模块4和信号解调模块5，其中：时钟PLL模块1、全局复位模块2、信号快速捕获模块3、信号跟踪模块4和信号解调模块5均集成于同一块芯片上。

需要说明的是，时钟PLL模块1，用于对外部输入的时钟进行整形、同步和倍频，输出其他功能模块所需要的工作时钟；全局复位模块2，用于将外部输入的复位信号进行一级延迟和取反后输出给其它功能模块；信号快速捕获模块3，用于检测和捕获突发信号，且把捕获结果传送给信号跟踪模块4；信号跟踪模块4，用于跟踪并标注捕获的结果，并以电文形式传送给信号解调模块5；信号解调模块5，用于锁存电文，并对电文进行译码解调；

捕获的突发信号包括用于信号捕获的同步头、勤务段和用于携带通信信息的数据段组成，其中：同步头包括载波频率和码相位。

较佳地，参见图2，信号跟踪模块,包括跟踪环路模块40，跟踪环路模块40具体包括相关器模块41、鉴别器模块42和数字环路滤波器模块43，其中：相关器模块41由载波NCO、伪码NCO、I路超前、即时和滞后积分清除器、Q路超前、即时和滞后积分清除器组成；鉴别器模块42由伪码鉴相器和载波鉴相器组成；数字环路滤波器模块43，用于降低噪声，且在输出端对原始信号产生精确的估计。

本发明实施例所提供的快速捕获L频段突发信号的系统，其包括集成设置的时钟PLL模块1、全局复位模块2、信号快速捕获模块3、信号跟踪模块4和信号解调模块5，在能实现L频段突发信号快速捕获的基础上，节约生产成本，增加系统的可靠性。

基于同一发明构思，本发明还提供了一种快速捕获L频段突发信号的方法，由于此方法解决问题的原理与前述一种快速捕获L频段突发信号的系统功能相似，因此该方法的实施可以通过前述系统功能模块实现，重复之处不再赘述。

参见图3，本发明提供的一种快速捕获L频段突发信号的方法，包括如下步骤：

步骤S10：时钟PLL模块1对外部输入的时钟进行整形、同步和倍频，输出其他功能模块所需要的工作时钟，其中信号快速捕获模块3的时钟通过将外部输入时钟倍频得到；

步骤S20：全局复位模块2将外部输入的复位信号进行一级延迟和取反后输出给其它功能模块；

步骤S30：信号快速捕获模块3检测突发信号，采用FPGA加速辅助完成FFT算法从而快速捕获突发信号，并把捕获结果传送给跟踪模块4；

步骤S40：信号跟踪模块4跟踪并标注捕获结果，并以电文形式传送给信号解调模块5；

步骤S50：信号解调模块5锁存电文，并对电文进行译码解调。

较佳地，步骤S30还包括步骤S31和步骤S32，其中：

步骤S31：采用FFT算法，对接收AD转换电路输出的数字中频信号进行载波的产生，以此对数字中频信号进行下变频完成载波的剥离；步骤S32：采用FFT算法，对运算的结果进行检测判断并计算信噪比，捕获完成时将获取的扩频信号的伪码相位和载波多普勒进行估计并将其与检测到的信号一起送给载波和码跟踪环路。

较佳地，步骤S32具体判断过程为：对FFT结果求模平方运算，并寻找最大的相关峰值；在最大相关峰值附近取一段信号求和平均，作为噪声功率，并将噪声功率乘上一个门限系数得到门限值，门限值与最大相关峰值进行比较，若最大相关峰值大于门限值，则认为捕获到信号，若最大相关峰值小于门限值，判定无信号，进行下一次捕获过程。

较佳地，步骤S30采用4个并列的FFT算法来提高运算速度。

较佳地，步骤S40还包括步骤S41和步骤S42，其中：

步骤S41：根据捕获得到的载波频率和码相位值，初始化跟踪环路的载波数控振荡器和码数控振荡器；步骤S42：通过信号跟踪模块4的相关器模块41、鉴别器模块42和数字环路滤波器模块43逐步精细对载波频率和码相位值的估计。

较佳地，步骤S50还包括步骤S51和步骤S52，其中：步骤S51：根据信号跟踪模块4给出的前14位电文与突发信号的同步帧头进行比较，若相同则表示同步成功，否则表示帧同步不成功，丢弃本次数据；步骤S52：帧同步工作做完后一直到本帧结束之间的数据位就是捕获到得电文，再对电文进行译码处理解调突发信号。

本发明的一种快速捕获L频段突发信号的方法，利用FFT傅里叶变换这种数字信号处理技术来替代数字相关器的相关运算，可以大大减小计算量，急剧减少线性搜索捕获算法的搜索次数能显著缩短信号搜索时间；此外，采用FPGA来实现并加速完成FFT运算，可避免信号处理延时，不需要以保存傅里叶变换中间计算结果的额外存储空间，节约资源，提高系统运算速度。

需要说明的是：在本发明实施例中，采用FPGA来实现并加速完成FFT运算。在信号跟踪阶段，首先根据捕获得到的载波频率和码相位值初始化跟踪环路的载波数控振荡器和码数控振荡器，然后通过跟踪环路逐步精细对这两个信号量的估计。跟踪环路模块40包括三大部分：相关器模块41，鉴别器模块42和数字环路滤波器模块43。相关器模块41由载波NCO、伪码NCO、I路超前、即时和滞后积分清除器、Q路超前、即时和滞后积分清除器组成。该模块输入信号中设置一个标志位表示捕获完成，以此标志为0或1来启动跟踪环路。载波NCO产生I、Q两路本地载波，伪码NCO产生本地超前、即时和滞后三路伪码，（载波NCO采用查找表的方式来实现，当相位累加器产生溢出时标志一个正弦周期波形的输出完成，伪码NCO中当累加器产生溢出时标志一个码片波形的输出完成，相位累加器的长度由伪码长度决定。捕获完成后码相位误差控制在一个码片内，将码相位值映射为ROM地址初始值并进行累加，得到超前、即时和滞后三路伪码）将这三路伪码与接收信号进行相关运算得到6路信号，然后通过积分清除器进一步提高信号的信噪比，根据这6个相关积分结果码鉴别器可估算出即时复制C/A码与输入C/A码之间的相位差异，并经环路滤波器的滤波后作为C/A码数控滤波器的输入以调整相应的输出频率。

鉴别器模块42由伪码鉴相器和载波鉴相器组成。由于本系统中数据速率为16kbps，预检测积分时间为0.0625ms。其中，伪码鉴相器采用归一化超前减滞后点积鉴别器，即：

$e_c\left(k\right)=[(I_{\mathrm{es}}-I_{\mathrm{ls}})I_{\mathrm{ps}}+(Q_{\mathrm{es}}-Q_{\mathrm{ls}})Q_{\mathrm{ps}}]/(I_{\mathrm{ps}}^2+Q_{\mathrm{ps}}^2)$

载波鉴相器采用：

$e_p\left(k\right)=Q_{\mathrm{ps}}\·\mathrm{sign}\left(I_{\mathrm{ps}}\right)/\left(\sqrt{I_{\mathrm{ps}}^2+Q_{\mathrm{ps}}^2}\right)$

当接收到相关器模块积分结果有效标志后利用I_es，I_ps，I_ls，Q_es，Q_ps和Q_ls进行载波鉴频、鉴相和伪码鉴相，得到载波相位误差e_p(k)和伪码相位误差e_c(k)。

环路滤波器模块43的用处是一边降低噪声，一边在其输出端对原始信号产生精确的估计，环路滤波器的阶数和噪声带宽决定了环路滤波器对信号的动态响应。本设计中载波和伪码跟踪环采用二阶环路滤波器。算法公式如下：

$\stackrel{\·}{\mathrm{\τ}}\left(k\right)=\stackrel{\·}{\mathrm{\τ}}(k-1)+e_c\left(k\right)\·{\mathrm{\ω}}_{\mathrm{oc}}^2\·T$

$\mathrm{\τ}\left(k\right)=\stackrel{\·}{\mathrm{\τ}}\left(k\right)+1.414\·e_c\left(k\right)\·{\mathrm{\ω}}_{0p}$

式中，ω_0c为环路滤波器的自然角频率。由环路滤波器的输出τ(k)即可得码频率控制字增量Δf_{code_word}=τ(k)·K_f，将其与初始频率字相加后更新频率控制字寄存器。

本发明提供的一种快速捕获L频段突发信号的系统及方法，其包括集成设置的时钟PLL模块1、全局复位模块2、信号快速捕获模块3、信号跟踪模块4和信号解调模块5，在能实现L频段突发信号快速捕获的基础上，节约生产成本，增加系统的可靠性。采用FPGA来实现并加速完成FFT运算，利用数字信号处理技术来替代数字相关器的相关运算，大大减小计算量的同时，也可避免信号处理延时，节省系统空间，提高系统运算速度。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种快速捕获L频段突发信号的方法，其特征在于，利用快速捕获L频段突发信号的系统实施快速捕获L频段突发信号；

所述快速捕获L频段突发信号的系统，包括时钟PLL模块(1)、全局复位模块(2)、信号快速捕获模块(3)、信号跟踪模块(4)和信号解调模块(5)，其中：

所述时钟PLL模块(1)，用于对外部输入的时钟进行整形、同步和倍频，输出其他功能模块所需要的工作时钟；

所述全局复位模块(2)，用于将外部输入的复位信号进行一级延迟和取反后输出给其它功能模块；

所述信号快速捕获模块(3)，用于检测和捕获突发信号，且把捕获结果传送给所述信号跟踪模块(4)；

所述信号跟踪模块(4)，用于跟踪并标注捕获的结果，并以电文形式传送给所述信号解调模块(5)；

所述信号解调模块(5)，用于锁存电文，并对所述电文进行译码解调；

所述时钟PLL模块(1)、全局复位模块(2)、信号快速捕获模块(3)、信号跟踪模块(4)和信号解调模块(5)均集成于同一块芯片上；

所述捕获的突发信号包括用于信号捕获的同步头、勤务段和用于携带通信信息的数据段组成，其中：

所述同步头包括载波频率和码相位；

所述信号跟踪模块(4)包括跟踪环路模块(40)，所述跟踪环路模块(40)包括相关器模块(41)、鉴别器模块(42)和数字环路滤波器模块(43)，其中：

所述相关器模块(41)由载波NCO、伪码NCO、I路超前、即时和滞后积分清除器、Q路超前、即时和滞后积分清除器组成；

所述鉴别器模块(42)由伪码鉴相器和载波鉴相器组成；

所述数字环路滤波器模块(43)，用于降低噪声，且在输出端对原始信号产生精确的估计；

该快速捕获L频段突发信号的方法，具体包括如下步骤：

步骤S10：时钟PLL模块(1)对外部输入的时钟进行整形、同步和倍频，输出其他功能模块所需要的工作时钟，其中信号快速捕获模块(3)的时钟通过将外部输入时钟倍频得到；

步骤S20：全局复位模块(2)将外部输入的复位信号进行一级延迟和取反后输出给其它功能模块；

步骤S30：信号快速捕获模块(3)检测突发信号，采用FPGA加速辅助完成FFT算法从而快速捕获突发信号，并把捕获结果传送给跟踪模块(4)；

步骤S40：所述信号跟踪模块(4)跟踪并标注所述捕获结果，并以电文形式传送给所述信号解调模块(5)；

步骤S50：所述信号解调模块(5)锁存电文，并对所述电文进行译码解调；

所述步骤S30还包括步骤S31和步骤S32，其中：

所述步骤S31：采用FFT算法，对接收AD转换电路输出的数字中频信号进行载波的产生，以此对数字中频信号进行下变频完成载波的剥离；

所述步骤S32：采用FFT算法，对运算的结果进行检测判断并计算信噪比，捕获完成时将获取的扩频信号的伪码相位和载波多普勒进行估计并将其与检测到的信号一起送给载波和码跟踪环路；

所述步骤S32具体判断过程为：对FFT结果求模平方运算，并寻找最大的相关峰值；在所述最大相关峰值附近取一段信号求和平均，作为噪声功率，并将所述噪声功率乘上一个门限系数得到门限值，所述门限值与所述最大相关峰值进行比较，若所述最大相关峰值大于所述门限值，则认为捕获到信号，若所述最大相关峰值小于所述门限值，判定无信号，进行下一次捕获过程；

所述步骤S30采用4个并列的FFT算法来提高运算速度；

所述步骤S40还包括步骤S41和步骤S42，其中：

所述步骤S41：根据捕获得到的载波频率和码相位值，初始化跟踪环路的载波数控振荡器和码数控振荡器；

所述步骤S42：通过所述信号跟踪模块(4)的相关器模块(41)、鉴别器模块(42)和数字环路滤波器模块(43)逐步精细对所述载波频率和码相位值的估计。

2.如权利要求1所述的快速捕获L频段突发信号的方法，其特征在于，所述步骤S50还包括步骤S51和步骤S52，其中：

所述步骤S51：根据所述信号跟踪模块(4)给出的前14位电文与所述突发信号的同步帧头进行比较，若相同则表示同步成功，否则表示帧同步不成功，丢弃本次数据；

所述步骤S52：帧同步工作做完后一直到本帧结束之间的数据位就是捕获到得电文，再对电文进行译码处理解调所述突发信号。