CN101854320B - Vsb调制系统中采样时钟的估计和纠正装置 - Google Patents

Vsb调制系统中采样时钟的估计和纠正装置 Download PDF

Info

Publication number
CN101854320B
CN101854320B CN 200910057008 CN200910057008A CN101854320B CN 101854320 B CN101854320 B CN 101854320B CN 200910057008 CN200910057008 CN 200910057008 CN 200910057008 A CN200910057008 A CN 200910057008A CN 101854320 B CN101854320 B CN 101854320B
Authority
CN
China
Prior art keywords
clock
signal
sampling
filter
sampling clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910057008
Other languages
English (en)
Other versions
CN101854320A (zh
Inventor
倪小英
聂红儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Creative communications technology (Shanghai) Co., Ltd.
Original Assignee
Qualcomm Atheros Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Atheros Inc filed Critical Qualcomm Atheros Inc
Priority to CN 200910057008 priority Critical patent/CN101854320B/zh
Publication of CN101854320A publication Critical patent/CN101854320A/zh
Application granted granted Critical
Publication of CN101854320B publication Critical patent/CN101854320B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种VSB调制系统中采样时钟的估计和纠正装置，包括：A/D采样器，将模拟信号转换成数字信号；插值滤波器，恢复出正确的采样时刻的值并信号降采样到基带信号符号率的正整数倍；调制解调器；匹配滤波器；时钟误差检测，将匹配滤波器出来的I，Q两路信号和训练序列做相关运算，然后将前一个训练序列的相关值与后一个训练序列的相关值作共轭相乘来获得时钟偏差信息；数控振荡器，产生插值滤波器的插值时刻信息.VSB调制系统中采样时钟误差所产的影响通过闭环来补偿。本发明可以快速实现采样时钟频率同步。

Description

VSB调制系统中采样时钟的估计和纠正装置
技术领域
本发明涉及一种调制系统中采样时钟的估计和纠正装置。 
背景技术
如图1所示，传统的VSB调制系统中，时钟恢复装置主要包括以下部分：A/D采样器：对来自射频接收器中的中频信号进行2倍以上的基带信号速率采样； 
调制解调：将中频采样后的信号恢复成基带信号； 
抽取滤波器：基带信号经过抽取滤波器去除采样的混叠干扰，并根据来自数控振荡器(NCO)的控制信号产生2倍或则多陪速率的信号给时钟恢复环路； 
插值滤波器：根据数控振荡器估算给出的时钟偏差信息，计算出时钟采样点的正确数值； 
匹配滤波器：对恢复采样点的数据进行抑制符号间干扰处理，恢复出最佳采样点； 
时钟误差检测：一般的系统主要利用多倍符号速率的信息特点，通过采用差分法来检测出时钟偏差的信息，即通过前后两个符号的差分信息乘以两个符号的中间采样的来获得时钟信息，主要利用信号内含的形状信息； 
二阶环路滤波器：用来修正时钟偏差信息，主要决定时钟偏差的收敛 速度和抖动； 
数控振荡器：根据环路信息，产生时钟偏差的偏差信息mu值以及产生出基带信号的采样控制信号Symbol_xen，其中x代表的是基带信号速率的倍数。 
上述的技术有以下缺点：1.时钟恢复环路信号需要工作在多倍基带符号速率下；2.由于需要不断的跟踪，时钟收敛速度慢；3.时钟恢复的动态范围小。 
如图2所示，由于发射端和接收端位于不同的位置，因此他们需要不同的晶振产生各自的时钟，然后由于器件，工艺的各方面的原因，很难做到发射端和接收端的晶振完全一样，因此发射端和接收端的采样时钟存在偏差。如图所示：接收端理想的采样时刻点位(…，-4T，-3T，-2T，-T，0，T，2T，3T，4T，…)，而实际系统中，由于晶振的不匹配，从而导致接收端的采样时刻为(…，-4T’，-3T’，-2T’，-T’，0，T’，2T’，3T’，4T’，…)，实际采样时刻点与理想采样时刻点存在不同的偏差。 
发明内容
本发明所要解决的技术问题是提供一种快速实现采样时钟频率同步的单载波采样时钟的估计和纠正装置。 
为了解决以上技术问题，本发明提供了一种VSB调制系统中采样时钟的估计和纠正装置，包括：A/D采样器，将来自模拟接收端的中频信号转换成数字信号，采样频率大于基带信号速率的两倍；采样后的信号经过插值滤波器，恢复出采样点的正确值并将恢复后的信号降采样符号速率的正整数倍；插值滤波器的输出通过调制解调器下变频到基带信号，并将基带 信号速率降采样到一倍符号速率；匹配滤波器，用于将基带信号恢复出最大信噪比信号；匹配滤波器输出的基带信号I，Q两路信号通过时钟误差检测来估算时钟误差信息.即将配滤波器出来的I，Q两路信号与训练序列进行相关运算，然后将前一个训练序列的相关值与后一个训练序列的相关值作共轭相乘，时钟偏差信息近似等于共轭相乘后的相位，从而获得时钟偏差信息；时钟误差检测出来的时钟误差信号通过环路滤波器和数字控制振荡器NCO后，产生插值滤波器的插值时刻信息和采样控制信息。 
本发明的有益效果在于：其实现简单，能够处理收发采样时钟频率有很大偏差的信号，可以快速实现采样时钟频率同步，且时钟恢复工作在一倍基带速率下。 
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。 
图1是现有的VSB调制系统中时钟恢复装置示意图； 
图2是现有的VSB调制系统中发射端和接收端的采样时钟存在偏差的示意图； 
图3是发射端发射重复的训练序列符号示意图； 
图4是发射端发射的训练序列为PN255序列的结构示意图； 
图5是本发明实施例的VSB调制系统中时钟恢复装置示意图； 
图6是利用训练序列相关后出来的相位信息估算出时钟偏差的示意图。 
具体实施方式
如前所述，传统的VSB调制系统中，时钟恢复实际采样时刻点与理想采样时刻点存在不同的偏差.因此，时钟恢复的目的就是快速，准确的把时钟偏差信息补偿回去.由于传统利用接收信号内在波形特性，采用无数据辅助(即盲估计法)且工作在多倍时钟速率的时钟恢复环路的方法存在收敛速度慢，工作频率高的缺点，本发明提出了一种基于训练序列的快速收敛方法。 
1.发射端需要发射重复的训练序列符号，如图3所示，x2(n)的数据和x1(n)部分的数据一致。 
2.在接收端，利用两个已知的训练序列的相关值的相位差，包括了载波频率的偏差，采样时钟频率的偏差和相位噪声引入的相位差。在相位噪声和载波频率的偏差所引入的相位可以确定或可以估计的情况下，利用相关值的相位差可以估计采样时钟频率的偏差，用估计值去修正NCO的频率，然后在闭环系统中修正时钟偏差的影响， 
下面以发射端发射的训练序列为PN255序列为例进行说明，其生成多项式和结构如图4所示： 
生成多项式：g(x)＝x8+x4+x3+x2+1 
接收端时钟恢复环路步骤如图5所示： 
A/D采样以大于N(本实施中N＝3)倍基带的速率进行采样，将来自模拟接收端的中频信号转换成数字信号； 
插值滤波器：接收到数字中频信号通过插值滤波器恢复出采样时刻的正确值(其中插值滤波器的插值时刻信息来自数控振荡器的产生mu值)，然后通过N(本实施中N＝3)倍的符号率的控制信号symbol_Nen，将信号速率降采样到符号率的N(本实施中N＝3)倍； 
通过数字调制器，将信号下边频到基带信号，并过通过一倍符号率控制信号symbol_en，将基带信号速率降采样到一倍符号速率，以便于时钟恢复环路的设计； 
基带信号通过匹配滤波器，恢复出最大信噪比信号； 
匹配滤波器出来后的I/Q两路信号进入到时钟检测模块，通过利用训练序列相关后出来的相位信息估算出时钟偏差的大小，其检测方法如图6所示： 
匹配滤波器出来I/Q两路信号位x(n)的实部和虚部，通过相关器和训练序列，如PN255做相关运算. 
基于发射端训练序列重复的缘故，可将前一个训练序列的相关值与后一个训练序列的相关值作共轭相乘，时钟偏差信息近似等于共轭相乘后的相位，从而获得时钟偏差信息.具体实施时，将相关后的信号延迟N，N＝255，即延迟255个符号时间长度；然后将延迟后的相关值和没有延迟的相关值作共轭相乘，时钟偏差信息近似等于虚部除以实部，从而获得时钟偏差信息； 
时钟偏差信息通过一阶环路，提高偏差信息的准确度； 
一阶环路输出的时钟信息，通过修正数控振荡器(NCO)的频率，然后产生N(本实施中N＝3)倍和一倍的符号率控制信号symbol_Nen，symbol_en，以及插值时刻信号mu. 
时钟偏差所产生的影响通过闭环补偿； 
为了提高估算的准确性，可以通过多估计几帧的时钟偏差信息，将最后估计出来的值作为NCO的修正频率因子。 
以上通过实施例，对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。 

Claims (4)

1.一种VSB调制系统中采样时钟的估计和纠正装置，其特征在于，包括：
A/D采样器，用于将来自模拟接收端的中频信号转换成数字信号，采样频率大于基带信号速率的两倍；
插值滤波器，用于处理采样后的信号以恢复出采样点的正确值，并将恢复后的信号降采样到符号速率的正整数倍；
调制解调器，用于将插值滤波器的输出下变频到基带信号，并将基带信号速率降采样到一倍符号速率；
匹配滤波器，用于将基带信号恢复出最大信噪比信号；
时钟误差检测器，用于处理匹配滤波器输出的基带信号的I、Q两路信号，以通过将匹配滤波器出来的I、Q两路信号与训练序列进行相关运算，然后将前一个训练序列的相关值与后一个训练序列的相关值作共轭相乘来估算时钟偏差信息，以获得近似等于共轭相乘后的相位的时钟偏差信息；以及
环路滤波器和数字控制振荡器NCO，用于处理时钟误差检测器检测出来的时钟偏差信息，以产生插值滤波器的插值时刻信息和采样控制信息。
2.如权利要求1所述的VSB调制系统中采样时钟的估计和纠正装置，其特征在于，采样时钟误差所产生的影响通过闭环补偿。
3.如权利要求1所述的VSB调制系统中采样时钟的估计和纠正装置，其特征在于，所述时钟误差检测器和所述数字控制振荡器NCO之间的环路滤波器为一阶环路滤波器，用于提高时钟偏差信息的精确度。
4.如权利要求1所述的VSB调制系统中采样时钟的估计和纠正装置，其特征在于，通过估计两帧以上的时钟偏差信息，将最后估计出来的值作为所述数字控制振荡器NCO的修正频率因子。
CN 200910057008 2009-03-31 2009-03-31 Vsb调制系统中采样时钟的估计和纠正装置 Expired - Fee Related CN101854320B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910057008 CN101854320B (zh) 2009-03-31 2009-03-31 Vsb调制系统中采样时钟的估计和纠正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910057008 CN101854320B (zh) 2009-03-31 2009-03-31 Vsb调制系统中采样时钟的估计和纠正装置

Publications (2)

Publication Number Publication Date
CN101854320A CN101854320A (zh) 2010-10-06
CN101854320B true CN101854320B (zh) 2013-11-06

Family

ID=42805594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910057008 Expired - Fee Related CN101854320B (zh) 2009-03-31 2009-03-31 Vsb调制系统中采样时钟的估计和纠正装置

Country Status (1)

Country Link
CN (1) CN101854320B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064900B (zh) * 2010-12-28 2014-09-10 中兴通讯股份有限公司 一种时钟同步方法与装置
CN102752006A (zh) * 2011-04-22 2012-10-24 无锡士康通讯技术有限公司 一种射频接收机的基带解调电路
CN104104493B (zh) * 2014-07-30 2017-09-08 南京航空航天大学 面向深空通信的载波同步方法及装置
US20180091290A1 (en) * 2016-09-26 2018-03-29 Mediatek Inc. Method for performing sensor clock estimation of one or more sensors in electronic device, and associated apparatus
US11442145B2 (en) * 2019-03-26 2022-09-13 Infineon Technologies Ag Signal temporal position determination

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342010A (zh) * 2000-08-31 2002-03-27 三星电子株式会社 数字残留边带系统中用同步信号控制均衡器的方法和装置
CN1780273A (zh) * 2004-11-18 2006-05-31 上海乐金广电电子有限公司 Vsb接收系统的信道均衡装置及其信道均衡方法
US7079613B2 (en) * 2001-10-25 2006-07-18 Koninklijke Philips Electronics N. V. Apparatus and method for using training sequences to estimate timing error in a digital signal receiver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342010A (zh) * 2000-08-31 2002-03-27 三星电子株式会社 数字残留边带系统中用同步信号控制均衡器的方法和装置
US7079613B2 (en) * 2001-10-25 2006-07-18 Koninklijke Philips Electronics N. V. Apparatus and method for using training sequences to estimate timing error in a digital signal receiver
CN1780273A (zh) * 2004-11-18 2006-05-31 上海乐金广电电子有限公司 Vsb接收系统的信道均衡装置及其信道均衡方法

Also Published As

Publication number Publication date
CN101854320A (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
CN103457680B (zh) 卫星通信中基于全数字接收的定时同步误差检测方法
CN104852876B (zh) 一种航空无线突发通信系统
CN102170414B (zh) 一种gfsk解调及定时同步联合方法
US6359878B1 (en) Non-data-aided maximum likelihood based feedforward timing synchronization method
CN101854320B (zh) Vsb调制系统中采样时钟的估计和纠正装置
CN103532894B (zh) Tcm‑8psk基带信号解调方法
CN110912847B (zh) 一种gmsk信号解调方法
CN111600823B (zh) 一种并行oqpsk偏移四相相移键控解调器
CN110300079B (zh) 一种msk信号相干解调方法及系统
CN103248593A (zh) 频偏估计与消除方法及系统
CN103368896B (zh) 一种高阶调制解调中载波恢复的方法
CN100389552C (zh) 直接序列扩频通信系统中的定时估计装置及方法
WO2007088773A1 (ja) 無線受信装置および無線受信方法
CN107483380A (zh) 一种基于多级架构的oqpsk信号大频偏载波同步方法
WO2012088840A1 (zh) 一种时钟同步方法与装置
CN110401609B (zh) 一种加速收敛的Gardner符号定时恢复方法和装置
JP2013051596A (ja) シングルキャリア受信装置
CN107528805B (zh) 一种适用于信号分析仪的psk信号同步方法及装置
KR20060015982A (ko) 타이밍 복구 장치 및 방법
Shachi et al. Coherent BPSK demodulator using Costas loop and early-late gate synchronizer
CN106789797B (zh) 一种无线突发通信psk信号的符号同步方法
JP5761748B2 (ja) シンボル同期捕捉システム及びその方法
CN102209378B (zh) 一种应用于dmr系统的定时跟踪方法与装置
CN101841503B (zh) Vsb调制系统中采样时钟恢复的方法
López-Salcedo et al. Asymptotic equivalence between the unconditional maximum likelihood and the square-law nonlinearity symbol timing estimation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ATHEROS COMMUNICATION TECHNOLOGY (SHANGHAI) CO., L

Free format text: FORMER OWNER: TIANJI MICROCHIP (BEIJING) TECHNOLOGY CO., LTD.

Effective date: 20101203

Free format text: FORMER OWNER: OPULAN TECHNOLOGIES CO., LTD.

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100124 ROOM 1228, COMPREHENSIVE BUILDING, NO.100, PINGLEYUAN, CHAOYANG DISTRICT, BEIJING TO: 201203 4/F, BUILDING 9, NO.690, BIBO ROAD, ZHANGJIANG, PUDONG NEW DISTRICT, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20101203

Address after: 201203, Shanghai, Pudong New Area Zhangjiang Road, No. 690, No. 9, building 4

Applicant after: Creative communications technology (Shanghai) Co., Ltd.

Address before: 100124, Beijing, Chaoyang District Ping paradise, building 1228, room 100

Applicant before: Opulan Technologies Corp.

Co-applicant before: Atheros Communications (Shanghai) Co., Ltd.

C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: 201203, Shanghai, Pudong New Area Zhangjiang Road, No. 690, No. 9, building 4

Applicant after: Qualcomm Atheros, Inc.

Address before: 201203, Shanghai, Pudong New Area Zhangjiang Road, No. 690, No. 9, building 4

Applicant before: Creative communications technology (Shanghai) Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: ATHEROS COMMUNICATION TECHNOLOGY (SHANGHAI) CO., LTD. TO: QUALCOMM ATHEROS ENTERPRISE MANAGEMENT (SHANGHAI) CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106

Termination date: 20160331

CF01 Termination of patent right due to non-payment of annual fee