JPS61146031A - クロツク再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック再生回路に関し、特にディジタル伝送
方式に用いる受信装置においてベースバンド倶号からり
掌ツク信号を再生するクロック再生回路に関する。

〔従来の技術〕

ディジタル伝送方式に用いる受信装置においては、ベー
スバンド信号をディジタル信号に変換するためにクロッ
ク信号が必要である。

クロック信号を再生する従来の技術を図面を参照して説
明する。

第２図は、従来のクロック信号発生器の一例を用いる受
信装［′を示すブロック図で６０．ベースバンド段以降
を示している。

この受信装置は、２櫃Ｏベ一スバンド信号Ｂ１を人力し
２逓倍して出力する全波整流器１０１と、全波整流器１
０１の出力と電圧制御発信器（以下ｖＣＯという）１０
４の出力とを入力し位相比較して電圧１ｉＩ号を出力す
る位相比較器１０２と、電圧信号の低域成分のみを通過
させ出力する低域Ｐ波器（以下ＬＰＦとい５）１０３と
、ＬＰＦ１０３の出力により出力周波数が変化するＶＣ
Ｏ１０４とを備えるクロック信号発生器７と、クロック
信号発生器７０出力の位相をかえてクロック信号Ｃとし
て出力する移相ｆｓ８と、クロック信号Ｃによりベース
バンド信号Ｂｓ　を識別してデータ信号り重を出力する
Ａ−Ｄ変換器ｌとを具備して構成されている。

全波整流器１０１区ベースバンド信号Ｂ１を２逓倍する
ので、その出力にり四ツク成分が抽出され６．　位ｉ比
較器１０２−　ＬＰＦ１０３−ＶＣＯ１０４で構成され
る位相同期回路によｌ）、　ＶＣＯ１０４の出力が全波
！１１５！器１０１の出力のクロック取分に位相同期さ
れるので、クロック１ｇ号発生器７の出力周波数にクロ
ック周波数に一致する。

移相器８に、クロック信号Ｃの位相がＡ−Ｄ変換器１に
とって最適のサンプリング点になる工うにクロック信号
発生器７の出力を移相する。この移相器に、クロック信
号発生器７０入力端から出力ｍまでの径路におけるクロ
ック取分の移相１［Ｋ：工９きまり、クロック信号発生
器７の温度変化やｉｃｆ変化に工って変動する。

以上に説明した工すに、従来のクロック信号発生器を用
いる受！装置は、クロック信号発生器の温度変化や経時
変化に工つてクロック信号の位相がｆＷ！Ｊするという
欠点がある。

〔発明が解決しょうとする問題点〕

本発明が解決しょうとする問題点いいかえれば本発明の
目的は、主起の欠点を解決して温度変化や経時変化に工
つてクロツク１！！号の位相が変動しない、しかもＩＣ
化に適し九クロック再生！ｌ装置を提供することにある
。

〔問題点を解決する几めの手段〕

不発明のクロック再生回路は、ペースノ（ンド信号から
クロック−号を再生するクロック再生回路において、前
記クロック信号ＶＣ１ＤＫ−のサンプリング点で前記ベ
ースバンド信号を識別して第一のデータ信号を出力する
第一〇人−り変換器と、前記クロック信号と逆相関係に
ある信号に工り第二のサンプリング点で前記ベースバン
ド信号を識別して第二のデータ信号を出力する第二のＡ
−Ｄ変換器と、前記第一のデータ信号から前記第二のサ
ン１りング点における前記ベースバンド信号の時間微分
の極性を判別し、判別結果により前記第二のデータ信号
を同相で、あるいは逆相に変換して出力する論理回路と
、前記論理回路の出力に１って出力周波数あるいは出力
位相が制御されるクロック信号発生手段とを備えて構成
される。

〔実施例〕

以下実施例を示す図面を参照して不発明について詳細に
説明する。

第１図（＋１）框、不発明の第一の実施例を示すブロッ
ク図である。

纂１図（１）に示す実施例に、２値の信号でるるベース
バンド信号Ｂ１とクロック信号Ｃとを入力しクロック信
号Ｃによりベースバンド信号Ｂ１を識別してデータ信号
Ｄｓ　ｔ”出力するＡ−Ｄ変換器１と、ベースバンド信
号Ｂ１とインバータ６の出力とを入力しインバータ６の
出力でベースバンド信号Ｂｔ　ｔ″識別てデータ信号Ｅ
を出力するＡ−Ｄ変換器２と、データ信号ＤＩ　−Ｅお
工びクロ、り旧号Ｃ′ｆｒ：入力しλ−り変換ｇｓｚｃ
ｏｔンプリング点におけるベースバンド信号ＢＩの時間
微分の極性をデータ信号Ｄ１から判別し極性が負の場合
はデータ信号Ｅと同相の信号を出方し極性が正の場合に
データ信号Ｅと逆相ｏｇ１号を出方する論理回路３と、
論理回路３の出力の低周波成分を電圧信号として出力す
るＬＰＦ４と、電圧信号の値により制御される周波数の
信号をクロック信号Ｃとして出力するｖｃｏｓと、クロ
ック信号Ｃの極性を反転するインバータ６とを具備して
構成されている。

巣１図Φ）はベースバンド信号Ｂ１の時間変化を示すグ
２７である。

第１図１ｂ）　を参照して第１図（１）に示す実施例の
動作を説明する。　　　　。

クロック信号ＣでＩｌまるＡ−Ｄ変換器ｌのサンプリン
グ点が最適の時刻１．お工び（ｔ・＋Ｔ］である場合（
Ｔはり四ツク信号Ｃの周期である）、人−り変換器２の
サン１りング点は、インバータ６の出力でありクロック
信号Ｃと逆相関係にある信号できｔＤ１時刻ｔ・と（ｔ
・＋Ｔ）との中間点である時刻（ｔｅ＋Ｔ／２）である
、サンプリング点ｔ・お工び（ｔ・＋Ｔ〕でデータ信号
ＤＩの１直が異なるならばベースバント信号Ｂｌは曲線
ｍ！ま九はｍｌをたど０％をングリング点（ｔ・＋Ｔ／
２）にベースバント信号Ｂｌの変換点であるからこのサ
ンプリング点でベースバンド信号Ｂ１のｇに１０１とな
る。データ便号Ｅｒｃ、ベースバンド信号Ｂ！のわずか
なゆらぎ＃ＣＡＤ論理値１１”お工び′″Ｏ”をそれぞ
れ同じ確皐でとる。サンプリング点が最適の時刻ＬＤ微
少時間Δｔずれて＾。

ればデータ信号Ｅがとるニクの論理値の発生Ｎ＊が異な
り１そ０差はΔｔにほぼ比例して増大する。

論理回路３は、サンプリング点ｔ＠シＬび（ｔ。

＋Ｔ）Ｋおけるデータ信号Ｄ！から、サンプリング点（
ｔ＠＋Ｔ／２）におけるベースバント信号Ｂ１の時間微
分の極性を刊別する。すなわちサンプリング点ｔ・でデ
ータ信号ＤＩが論理値＠０”（を九に”１”）であり、
サンプリング点（１゜＋Ｔ）で論理１［＠ｌ”（または
′″Ｏ″ｍ）であれば。

サンプリング点（ｔ・十Ｔ／２］におけるベースバンド
信号Ｂ１の時間微分の極性は正（または旬である。この
判定結果なサン１りング点が最適の時刻Ｊ：Ｄ微少時間
ずれてもほとんどかわらない。

サンプリング点が最適の１＃刻より微少時間Δを遅れて
いる場合、サンプリングＡＣｉｓ÷Ｔ／２十Δｔ）での
ベースバンド信号Ｂ１の時間微分の極性が負（またに正
）であればデータ信号Ｅが論理値＠Ｇ”（’！たは１１
”をとる確率は１／２より大きくなり％論理回路３の出
力はデータ信号Ｅと同相ｃｔｆｃｒｚ逆相）である、シ
九がうてサンプリング点が最適の時刻ＬＤ微少時間遅れ
ている場合、ベースバンド声号Ｂ１の時間微分の極性の
正・負にかかわらず、論理回路３の出力は論理値＠ｌＯ
′を１／２より大きいＮ軍でとろ。

同様に、サンプリング点が最適の時刻エフ微少時間Δを
進んでいる場合、論理回路３の出力は論理値＠１　”を
１／２Ｊ：り大きい確皐でとる。

Ｌｋ’に’４　　は調理回路３の出力の２７ダムな成分
を阻止するので、その出力はサンプリング点が最適のｆ
！＃刻より遅れてｈれば（ま次に進んでいれば）論理１
［＠Ｏ’″（ま几は１１”）に対応する論理回路３ｏ出
力電圧Ｖ・（まｔにＶｔ　　）に近くなる。

よってＬＰＦ４の出方は、インバータ６の出方が時＃（
１・＋Ｔ／２）エフずれ九ときそれに応動する誤差１に
号となるので、ｖｃｏｓ入方に供給されて、インバータ
６の出力が時刻（ｔ・＋Ｔ／２）丁なわちベースバンド
信号Ｂ、の変換点にロックする工うにＶＣ０５の出力を
制御する。

サンプリング点ｔ・お工び（ｔｓ＋Ｔ）におけるデータ
信号Ｄ［の値が等し＾場合、データ信号Ｅ［インバータ
６Ｑ出力の誤差信号とはならずジッタ成分となるので、
論理部３ぼ上記の場合それ以前の出力値を保持する工う
にしてｖｃｏｓ出カのＣ／Ｎを改善して＾る。しかしな
がら上記保持機能は付加されなくともＶＣ（Ｊ５出力の
Ｃ／Ｎが若干劣化するのみでめＤ第１図ａに示す実施例
に正常に動作する。１って上記保持機能に本発明の必須
要件でにない。

以上統明し九工５に第１図（ａ）に示す実施例において
、ＶＣＯ５の出力はＡ−Ｄ変換器２０入力点てのインバ
ータ６の出力を第１図（ｂ）での時刻（ｔ・＋　Ｔ　／
　２　）すなわちベースバンド信号Ｂ１の変換点にロッ
クし、ベースバンド信号Ｂ、の位相がたとえ変動しても
ｖｃｏｓがそれに応動するのでインバータ６の出力に常
に時刻（ｔ・＋Ｔ／２）に保几れる。−１主信号である
データ信号ＤＩを出力するＡ−Ｄ変換器１に供給される
クロック信号Ｃにｖｃｏｓの出力そのものであり、Ａ−
Ｄ変換器２に供給されているクロック信号と逆相関係に
ある。

すなわちＷＸ１図（ｂ）における時刻ｔ・％（’・十Ｔ
）となりベースバンド１号Ｂｉを識別するためのクロッ
ク信号のタイミングとしては最適のタイさングとなりて
いる。さらＶＣ１人−り変換器ｌとλ−Ｄ変換器２とで
のり四ツク信号の違ＩＡは単にインバータ６が挿入され
ているかいないかだけである几め、人−り変換器２の入
力点でのクロック信号の変化と人−り変換器１の入力点
でのそれとは同一であるといえる。工つてＡ−Ｄｆ換器
１に供給されるｖｃｏｓ出力もまたベースバンド信号Ｂ
、の位相変動に対して応動し、常に最適タイミングに保
たれる。

第１図（Ｃ１は、論理回路３の詳細を示すブロック図で
ある。

論理回路３は、データ信号Ｅ・クロック信号Ｃを入力し
クロック信号０ＫＬＤ出力をデータ信号Ｅｏ＠ＶＣリセ
ットし時間Ｔの間保持する７リップフロラ１回路（以下
ＦＦ回路という）１１１と、ＦＦ回路１１１の出力とデ
ータ笛号Ｄ１とを入力し、排他的論理利金出力する排他
的論理和回路（以下ＥＵｌ路という］１１２とデータ信
号ＤＩ　・クロック信号Ｃを人力しデータ信号Ｄ１を時
間Ｔ遅延させて出力するＦＦ回路１１）と、データ信号
り、とＦＦ回路１１）の出力と金入力し排他的論理和を
出力するＥＯｌ路１１４と、クロック信号ＣとＥＯ回路
１１４の出力とを入力しクロック信号Ｃ１−ゲートする
ＡＮＤゲート１１５と、ＥＯ回路１１２の出力とＡＮＤ
ゲート１１５の出力とを入力しＡＮＤ回路１１５からク
ロック信号Ｃが到来し九とき出力の［＠ＥＯ回路１１２
の出力の値に更新するＦＦ回路１１６とを備えて構成さ
れている。ＦＦ回路１１１・１１）・１１６はＤタイプ
ＦＦ回路である。

サンプリング点（ｔ、＋Ｔ）Ｋおけるデータ信号Ｄ１が
論理回路３に人力する時刻にＦＦ回路１１）の出力はサ
ン１りング点ｔ＠におけるデータ信号ＤＩの値となりて
ｈる。ＥＯ回路１１４は両サンプリング点におけるデー
タ信号ＤＩの値が異なれば論理１に＠１′出力し、ＡＮ
Ｄゲート１１５にクロック信号Ｃを＊通させＦＦ回路１
１６の出力はＥＯ回路１１２の出力の１直に更新される
０両サンプリング点でデータ信号Ｄｉの値が等しければ
加回路１１４の出力は論理値″″Ｏ″となり、ＡＮＤゲ
ート１１５はクロック信号を阻止してＦＦ回路１１６に
以前の１Ｋを保持しつづける。ＦＦ回路１１１の出力は
サンプリング点（ｔｏ＋Ｔ／２）Ｋおけるデータ信号Ｅ
の値になっている。Ｅ（Ｊ回路１１２は、サンプリング
点（ｔ、　十’ｌ’）におけるデータ信号Ｄ！が論理（
１ｆ＠Ｏ”のときはＦＦ回路１１１の出力を同相で、論
理値＠１”のときば逆相に変換して出力する。したがっ
てＥＯ回路１１２はサンプリング点（ｔ、＋Ｔ）におけ
るデータ信号Ｄ１が論理値＠Ｏ′″（ま几は＠１′″）
のときサンプリング点（ｔ・十Ｔ７２）におけるベース
バント信号Ｂ１の時間微分の極性を負（ま７をは正）と
判別していることになる。サンプリング点ｔ、お１び（
ｔ、＋Ｔ）におけるデータ信号Ｄ１の値が等しい場合こ
の判別にかならずしも正しくないが、この場合は上記の
工うＫＦＰＦＦ回路１１６前の僅を保持しつづけてＥＯ
回路１１２の出力を阻止する０丁でに説明した工うにこ
の保持債能は不発明の必須要件ではない。

第３図に、本発明の第二の実施例を示すブロック図であ
る。

第３図に示す実施例に、第１図に示す不発明の第一の実
施例におけるＶＣ（Ｊ５を固定周波数発振篩９と電圧制
御無限移相器１０とでおきかえたものである。固定周波
数発振篩９の出力周波数にクロック信号Ｃの周波式にほ
ぼ等しい値でめるｓｔ圧制御無限移相器１０は時間に比
例して増大または減少する移相値を有する移相器であり
、移相値の時間変化率は電圧に１０制御される。固定周
波数発振ｔｉ９の出力が、電圧制御無限移相器ｌＯに工
ｐＬＰＦｃｔ）出力電圧で制御される時間変化率の移相
値で移相されてクロック信号Ｃとなるので、クロック信
号Ｃが最適サンプリング点に保たれる。

第４図は不発明の嘱三の実施例を示すブロック図である
。

第４図に示す実施例に、第１図に示す本発明の第一の実
施例におけるｖＣυ５をクロック信号発生器７と電圧制
御位相器１１とでおきかえｔものであり、クロック信号
発生器７は〔従来Ｏ技術〕の項で説明した第２図に示す
受信装置に含まれるクロック信号発生器７と同一のもの
である。

クロック信号発生器７はベースバンド信号Ｂ。

倉入力しクロック周波数と一致する周波数の信号を出力
する。′（圧制御移相器１１はＬＰＦ４の出力電圧に工
つて制御される移相器でクロック信号発生器７の出力を
移相してクロック信号Ｃとして出力するので、クロック
信号Ｃは最適タイミングに保たれる。

ｇ５図に本発明の第四の実施例を示すブロック図である
。

第５図に示す実施例に、第１図に示す本発明の第一の実
施例におけるＡ−Ｄ変換器１を２ビツトの人−り変換器
２１でおきかえ九ものであり、Ａ−り変換器２１の出力
である２ビツトの信号を溝底するデータ信号り重　・Ｄ
、のうち上位の桁であるデータ信号Ｄ！が論理回路３に
入力される。

稟６図に、４１直のベースバンド信号Ｂ、の時間変化を
示すグラフである。

第６図を参照して第５図に示す実施例の動作を説明する
。

サンプリング点ｔ・から（ｔ・十Ｔ］にかけてデータ信
号ＤＩ　・Ｄ３の値が共に変化する場合（その２例’ｒ
ｌ！ｊ？ｍｍｓ　・ｒｎａに示す）ニ、サンプリング点
（ｔ・十Ｔ／２　）においてベースバント信号Ｂ雪の値
が１０”となり、データ１！号り、の値が等しい場合（
データ信号ＤＩが値をかえずデータ信号り、が値をかえ
るときの一例を曲線ｍｌに示す）にサンプリング点（ｔ
・＋Ｔ／２）においてベースバンド信号Ｂ、のイ区が＠
θ″にならない。

これら両刃の場合に、論理部３・ＬＰＦ４・ｖｃｏｓが
第１図（ａ）の実施例におけると同じ動作ｔして人−Ｄ
変換器２のサンプリング点ｔ一時刻（ｔ・＋ＴＡ）にロ
ックする。

サンプリング点ｔ＠および（ｔ・＋Ｔ）でデータ信号り
、の瀘が異なりデータ信号り、の値が等しい場合（その
−例を曲ｌｌｍ−で示す）に、サンプリング点（ｔ・＋
Ｔ／２）においてベースバンド信号Ｂ３の値に＠０”に
ならないが、論理回路３の出力の値に時刻（ｔ＠　＋Ｔ
）においてサンプリング点（ｔ、＋Ｔ／２）Ｋおけるデ
ータ信号ＥＱ値に更新される。し九がってこの場合の論
理回路３の出力はクロック信号Ｃにジッタを与えること
になるが曲線ｍｓが値＠Ｏ”となる時刻をみてわかる工
うにジッタの値に小さい。

以上説明し７？、エリに、第５図に示す実施例は、サン
プリング点ｔ・お工び（ｔ・＋Ｔ）においてデータ信号
ＤＩの値が異なりデータ信号ＤＩの値が等しい場合を例
外として、ベースバンド信号Ｂ。

の１直が＠Ｏ”となる変換点にインバータ６の出力をロ
ックすることに工りクロック信号Ｃを最適タイミング点
に保つ。

第５図にボデ実施例のＡ−Ｄ変換器２１を３ビツト・４
ビツト・・・・・・のＡ−Ｄ変換器でおきかえれば、８
値・１６１１・・・・・・のベースバンド信号からクロ
ック信号を再生する不発明のクロック再生回路の他の実
施例が得られる。

第７図（１）に本発明の第五の実施例を示すプｑツク図
％第７図（ｂ）に論理部２３の詳１ｌｌｌｌを示すブロ
ック図である。

第７図（１）に示す実施例は、第５図に示す本発明の第
四の実施例における論理回路３′ｆ、論理回路２３でお
きかえたものである。

Ａ−Ｄ変換器２１の出力であるデータ信号ＤＩ・Ｄ雪に
共に論理回路２３に入力される。

論理回路２３は、第１図（Ｃ１に示す論理回路３にデー
タ信号り、・クロック信号Ｃ１−人カしデータ信号り、
を時間Ｔ遅延させて出力するＦＦ回路１２３と、データ
信号り、とＦＦ回路１２３の出力とを入力し排他的論理
和を出力するＥＯ回路１２４と、ＥＯ回ｗ１１１４・１
２４の出力を入力し論理積を出力するＡＮＤ回路１２５
とを追加し、ＡＮＤ回路１２５の出力ＩＡＮＤゲート１
１５０入力端の−１に入力するという変更を加えｔもの
である。

論理回路２３において、サンプリング点ｔ、から（ｔ・
＋Ｔ）Ｋかけてデータ信号ＤＩ　・Ｄｌの値が共に変化
する場合のみＡＮＤ回路１２５の出力が論理値”ｌ’を
とり、ＡＮＤゲート１１５がクロック信号Ｃｔ通過させ
、時刻（ｔ・＋Ｔ）においてＦＦ回ｗｒ１１６の出力（
すなわち論理回路２３の出力）の値がＥＯ回路１１２の
出力の値に更新される。その他の場合は論理回路２３の
出力は以前の１１１．に保持しつづける。

サン１りング点（ｔｏ十Ｔ／２］においてベースバンド
信号Ｂ、の値が″Ｏ”となり、データ信号Ｅからサン１
りング点のすれを検知できるのは、ずンプリング点ｔ・
から（ｔ・＋Ｔ）にかけてデータ信号Ｄ！　・Ｄ、の値
が共に変化する場合のみであるから、ｆＪｇ７図（ａ）
　Ｋ示す実施例に、ベースバンド信号Ｂ、の値が＠０′
″になる変換点にインバータ６の出力をロックすること
に１ってクロック信号Ｃ１−最適サンプリング点に保つ
。

ｗＥＩ図（ｂ）に示す論理回路２３に、ベースバンド信
号Ｂ３が纂６図における曲線ｍ鋤・ｍ４のごと〈０レベ
ルを中心として上下対称に変化するとき０みｖｃｏｓ’
を制御する誤差信号としてデータ信号Ｅを便用している
。第６図からあきらかな工うに、曲線ｍ３　・ｍ４は変
換点（ｔ・＋Ｔ／２］付近においてほぼＯレベルとなっ
ており、インバータ６の出力の時刻（ｔ・十Ｔ／２］か
らのわずかなずれに対してもデータ信号Ｅは論理値″″
１″あるいは論理ｇ”ｏ”″に変化し、非常に感度の高
い誤差信号となっている。それにくらべてｍ４のごとき
曲線の場合、イシバータ６の出力が時刻（ｔ・＋Ｔ／２
）から変動してもデータ信号Ｅに敏感には論理値″ｌ”
から論理値＠θ′に、あるいは論理値１０”から論理値
１１”に変化しない、このことはデータ信号にジッタ成
分を多く含むことを意味する。工って、第７図（ｂ）に
示す論理回路２３を第５図に示す実施例の論理回路２の
かわＤＫ：用いれば、ジッタ成分の少ないクロック信号
Ｃを再生することができる。

８１！８図（１）は本発明の第六の実施例を示すブロッ
ク図、第８図（ａ）は論理回路３３の詳細を示すブロッ
ク図である。

第８図（ａ）　Ｋ示す実施例−１第７図（１）に示す本
発明の第五の実施例における人−り変換器２１・論理回
路２３をＡ−Ｄ変換器３１・論理回路３３でおきかえた
ものである。Ａ−Ｌｌ変換器３１は３ビツトの人−り変
換器であり１その出力である３Ｍフット信号を構成する
データ信号Ｄ１　・Ｄｌ・烏はすべて論理回路３３に入
力される。

論理回路３３は、第７図１ｂ）に示す論理回路２３にデ
ータ信号Ｄ３　・クロック信号Ｃを人力しデータ信号Ｄ
ｓを時間Ｔ遅延させて出力するＦＦ回路１）３と、デー
タ信号ＤＩとＦＦ回路１）３の出力とを入力し排他的論
理和を出力するＥＯｌ路１）４と全追加し、論理回路２
３のＡＮＤ回路１２５をＥＯ＠路１１４・１２４・１）
４の出力を入力し論理積を出力するＡＮＤ回路１）５で
おきかえるという変更を加えたものである。

サン１りング点ｔ・から（ｔ・＋Ｔ）Ｋかけてデータ信
号り、　　・Ｄ、　・Ｄｓの値がすべて変化する場合の
み論理部３３の出力の値が更新されるので、ベースバン
ト信号の値がＯ”Ｋなる変換点にインバータ６の出力が
ロックされて、り、ロック信号Ｃが最適のタイミングに
保たれる。　　。

４値のベースバンド信号からクロック信号を再−生する
本発明のクロック再生回路である第７図（５１）に示す
本発明の第五の実施例を変更して、８１［のベースバン
ド信号からクロック信号を再生する本発明のクロック再
生回路である本発明の第六の実施例を得たのと同様の変
更をくりかえせば、１６値・３２１［・・・・・・のベ
ースバンド信号からクロック信号を再生する不発明のク
ロック再生回路のさらに他の実施例が得られる。

以上ベースバンド信号のとる櫃が等間隔である場合につ
いていくつかの実施例をｉ５！明したが、等間隔でない
場合（たとえば８相位相変調の場合、ベースバンド信号
の１直は士ｚｋ、±に、０となり等間隔ではない）にも
、ベースバンド信号に適合したＡ−Ｄ変換器を縞−〇人
−り変換器として用いることにより不発明を用いること
ができる。

〔発明の効果〕

以上詳細に説明し友ように、本発明はベースバンド信号
の値が＠Ｏ”となる変換点に第二〇人−り変換器のサン
プリング点をロックするという手段を用いて匹るので、
本発明を用いること１ｆｃＬＤ温度変化や経時変化によ
ってクロック信号の位相が変動しないクロック再生回路
が提供てきるという効果があり、また不発明のクロック
再生回路は動作ｔディジタル的に行うのでＩＣ化に適し
ているという効果がある。

【図面の簡単な説明】

ｗｉ１図（ａ）は不発明の第一の実施例を示すブロック
図、 第１図（ｂ）は２値のベースバンド信号Ｂ、の時間変化
を示すグラフ、 Ｋ１図（Ｃ）は第１図（５１）における論理回路３の詳
細を示すブロック図、 第２図は従来のクロック信号発生器の一例を用いる受信
装置を示すブロック図、 第３図は本発明の第二の実施例を示すブロック図。 ８４図は本発明の第三〇実施例を示すブロック図、 謳５図は本発明の第四の実施例を示すブロック図、 ＩＩ６図は４値のベースバンド信号Ｂ、の時間変化を示
すグラフ。 第７図（ａ）は本発明の第五の実施例を示すブロック図
、 第７図（ｂ）は第７図（旬における論理回路２３４０詳
細を示すブロック図、 ５ｇ８図（Ｊｌ）は本発明の第六〇実施例を示すブロッ
ク図、 第８図（ｂ）は第８図（鳳］における論理回路３３の詳
細を示すブ京ツク図である。 ２・・・・・・Ａ−Ｄ変換器、３・川・・論理回路。 （６ン （Ｃ） 箒　／Ｉｌ！Ｉ ＄　２　凹 ＄３３！Ｉ 竿　４−Ｉ！Ｉ −￥、５　図 第　６ｆｆｉ Ｂ２：ベーズへ〉ド雄づ　　Ｃニア０１７藤号　弓・％
−Ｅ；テーメ藤号　　　。 （αン ｉｚｓ：フソッデフロッ７゛回Ｓ番 （１，） 第　７　　図 ＜にＬ） （呑ン 第　Ｂ　ｖ

Claims (4)

【特許請求の範囲】
1. （１）ベースバンド信号からクロック信号を再生するク
   ロック再生回路において、 前記クロック信号により第一のサンプリング点で前記ベ
   ースバンド信号を識別して第一のデータ信号を出力する
   第一のＡ−Ｄ変換器と、前記クロック信号と逆相関係に
   ある信号により第二のサンプリング点で前記ベースバン
   ド信号を識別して第二のデータ信号を出力する第二のＡ
   −Ｄ変換器と、 前記第一のデータ信号から前記第二のサンプリング点に
   おける前記ベースバンド信号の時間微分の極性を判別し
   、判別結果により前記第二のデータ信号を同相で、ある
   いは逆相に変換して出力する論理回路と、 前記論理回路の出力によって出力周波数あるいは出力位
   相が制御されるクロック信号発生手段と を具備することを特徴とするクロック再生回路。
2. （２）前記クロック信号発生手段は電圧制御発振器であ
   ることを特徴とする特許請求の範囲第１項記載のクロッ
   ク再生回路。
3. （３）前記クロック信号発生手段は、固定周波数発振篩
   と電圧制御無限移相器とを備えることを特徴とする特許
   請求の範囲第１項記載のクロック再生回路。
4. （４）前記クロック信号発生手段は、前記ベースバンド
   信号を非線形操作してクロック成分を抽出するクロック
   抽出手段と前記クロック成分に位相同期する電圧制御発
   振器を含む位相同期回路とを有するクロック信号発生器
   と、電圧制御移相器とを備えることを特徴とする特許請
   求の範囲第１項記載のクロック再生回路。