JPH07235961A - スロット同期装置 - Google Patents

スロット同期装置

Info

Publication number
JPH07235961A
JPH07235961A JP6046598A JP4659894A JPH07235961A JP H07235961 A JPH07235961 A JP H07235961A JP 6046598 A JP6046598 A JP 6046598A JP 4659894 A JP4659894 A JP 4659894A JP H07235961 A JPH07235961 A JP H07235961A
Authority
JP
Japan
Prior art keywords
output
pass filter
slot
low
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6046598A
Other languages
English (en)
Other versions
JP3100281B2 (ja
Inventor
Katsuhiko Hiramatsu
勝彦 平松
Kazunori Igai
和則 猪飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP06046598A priority Critical patent/JP3100281B2/ja
Publication of JPH07235961A publication Critical patent/JPH07235961A/ja
Application granted granted Critical
Publication of JP3100281B2 publication Critical patent/JP3100281B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 周波数オフセットが存在する場合でも、広い
パルス幅の同期パルスを発生する。 【構成】 受信信号の同相成分の二乗出力と直交成分の
二乗出力との差分を求める手段4と、差分を基に符号化
する手段51と、符号化手段の出力から高域成分を除去す
る第1低域通過フィルタ61と、第1低域通過フィルタの
出力における絶対値を閾値と比較して2値化する第1の
2値化手段81と、2値化手段の出力をフィルタ処理する
第2低域通過フィルタ63と、第2低域通過フィルタの出
力を閾値と比較して2値化する第2の2値化手段83とを
設ける。周波数オフセットに起因して同期ワードの受信
期間の途中で符号化データが反転しても、低域通過フィ
ルタ61の出力の絶対値を閾値と比較しているので、広い
範囲からパルスを抽出でき、このパルスをフィルタ処理
後、閾値を超える部分を抽出し十分に長いパルス幅を持
つ同期パルスが得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、通信の受信装置におい
て、受信スロットの同期確立を図るために用いられるス
ロット同期装置に関し、特に、周波数オフセットが存在
する場合でも確実にスロット同期を確立できるように構
成したものである。
【0002】
【従来の技術】データをスロットに割り当てて送信する
通信では、図5に示すように、各スロットに既知のシン
ボルから成る同期ワードが付与され、受信側は、これを
検出してスロットの同期を確立する。複数のサブキャリ
アを使用して情報を伝送する通信方式では、各サブキャ
リアにより伝送されるスロットのそれぞれに同期ワード
が付与される。
【0003】このマルチキャリア伝送されたデータを受
信する受信側には、受信信号をサブキャリア毎に分解す
ることなく、受信信号のI信号(同相成分)とQ信号
(直交成分)とを用いて受信スロットの同期信号を検出
するスロット同期装置が設けられている。従来のこのス
ロット同期装置は、図7に示すように、同相成分11の2
乗を出力する乗算器21と、直交成分12の2乗を出力する
乗算器22と、同相成分の2乗から直交成分の2乗を引き
算した差を出力する減算器41と、減算器41の出力値が0
以上のときは“+1”に、0よりも小さいときは“−
1”に符号化する符号化回路51と、符号化回路51の出力
からデータ部分に相当する高域成分を除去して同期ワー
ドに相当する成分を取出す低域通過フィルタ61と、低域
通過フィルタ61の出力が閾値(th)以上のときは
“1”を、また、低域通過フィルタ61の出力が閾値より
小さいときは“0”を出力する2値化回路81とを備えて
いる。
【0004】いま、情報を伝送するためにサブキャリア
1とサブキャリア2の二つのサブキャリアが使用される
ものとする。また、各スロットには三つの同期ワードが
付与され、それら三つの同期ワードとして、図6に示し
た同期シンボル1、2、3がそれぞれ用いられるものと
する。
【0005】図7に示す装置には、同相成分11として、
サブキャリア1およびサブキャリア2のI信号が入力
し、また、直交成分12として、サブキャリア1およびサ
ブキャリア2のQ信号が入力する。同相成分11は乗算器
21で二乗された後に減算器41に入力し、直交成分12は乗
算器22で二乗された後に減算器41に入力する。減算器41
は、同相成分の二乗から直交成分の二乗を減算した値を
符号化回路51に出力し、符号化回路51は、減算器41の出
力が0以上のときに“+1”を、0よりも小さいときに
“−1”を出力する。この符号化回路51は、オーバーサ
ンプリングによる符号化を行なっており、ビットレート
に比べて大きな値のサンプリング周波数で入力データを
サンプリングし、各サンプリングデータを符号化してい
る。
【0006】図6に示す同期シンボル1、2、3が送信
されている間は、この装置で受信される直交成分12は0
になる。そのため符号化回路51からは、同期ワードの受
信期間に対応して、“1”が継続して出力される。低域
通過フィルタA61は、符号化回路51の出力から、1と−
1とが頻繁に変化するデータ部分を除去し、同じ値が継
続して出力される同期ワード部分を抽出する。この低域
通過フィルタとして、直近に入力した一定数(これを
「移動平均長」という)の入力値の平均値を出力する移
動平均フィルタを用いる場合には、データ部分を受信し
ているときのフィルタ出力は低くなり、同期ワードを受
信しているときのフィルタ出力は“+1”になる。
【0007】2値化回路81は、低域通過フィルタA61の
出力が閾値(th)を超えるときに1を、また、閾値以
下のときに0を出力する。低域通過フィルタ61の出力が
“1”の場合は閾値を超える状態であるため、2値化回
路81からは、同期ワードの受信期間に亙って“1”の状
態を保つ同期パルスが出力される。受信装置は、この同
期パルスを検出してスロットの同期を確立する。
【0008】
【発明が解決しようとする課題】しかし、送信機の変調
に使用される周波数と受信機の復調に使用される周波数
とが等しく無い場合、即ち、周波数オフセットが存在す
る場合には、受信信号の位相が回転し、同期ワード受信
時における直交成分が0で無くなる。その結果、同期ワ
ード受信期間中であっても2値化回路81の出力が0にな
る場合が発生し、同期パルスのパルス幅が短くなる。そ
のためスロット同期確立の性能が劣化してしまう。
【0009】この点を図8のタイミングチャートを用い
て説明する。図8(A)は、二乗した同相成分と直交成
分との差に基づいて1または−1を出力する符号化回路
51の出力を示している。周波数オフセットが存在しない
場合には、同期ワードの全期間に亙って1が維持される
が、この図では、周波数オフセットが存在するため、同
期ワードの受信期間の途中で1から−1に変化してい
る。
【0010】低域通過フィルタ61には、移動平均長3の
移動平均フィルタを用いている。このフィルタは、“−
1,1,−1,1,1‥”の順でデータが入力すると
き、現在入力したデータとその前の2つのデータの計3
個のデータの平均を取り、“−1/3,1/3,1/3
‥”を出力する。この低域通過フィルタ61の出力を図8
(B)の太線で示している。2値化回路81は、低域通過
フィルタ61の出力と閾値(th)とを比較し、低域通過
フィルタ61の出力が閾値を超えている期間をパルス幅と
する同期パルス(図8(C))を出力する。
【0011】このように、周波数オフセットが存在する
場合には、同期パルスのパルス幅が短くなり、スロット
同期確立の性能が低下してしまう。
【0012】本発明は、こうした従来のスロット同期装
置における問題点を解決するものであり、周波数オフセ
ットが存在する場合でも、広いパルス幅の同期パルスを
発生することができるスロット同期装置を提供すること
を目的としている。
【0013】
【課題を解決するための手段】そこで、本発明では、複
数のサブキャリアを使って伝送されるスロットの同期ワ
ードを検出し、同期パルスを発生するスロット同期装置
において、受信信号の同相成分の二乗出力と直交成分の
二乗出力との差分を求める差分手段と、この差分を基に
符号化する符号化手段と、符号化手段の出力から高域成
分を除去する第1の低域通過フィルタと、第1の低域通
過フィルタの出力における絶対値を第1の閾値と比較し
て2値化する第1の2値化手段と、第1の2値化手段の
出力をフィルタ処理する第2の低域通過フィルタと、第
2の低域通過フィルタの出力を第2の閾値と比較して2
値化する第2の2値化手段とを設けている。
【0014】また、前記差分手段に代えて、受信信号の
同相成分と直交成分とを乗算して積を求める乗算手段を
設け、この積を基に前記符号化手段での符号化を行なっ
ている。
【0015】さらに、受信信号の同相成分の二乗出力と
直交成分の二乗出力との差分を求める差分手段と、受信
信号の同相成分と直交成分とを乗算して積を求める乗算
手段との両者を設け、それらの差分および積に基づいて
求めた同期パルスの論理和を出力する論理和手段を設け
ている。
【0016】
【作用】そのため、周波数オフセットに起因して同期ワ
ードの受信期間の途中で符号化データの符号が反転した
場合でも、低域通過フィルタの出力の絶対値を閾値と比
較し、その閾値を超える部分を抽出しているので、同期
ワードの受信期間に匹敵する広い範囲からパルスを抽出
することができる。この抽出したパルスをフィルタ処理
した後、第2の閾値と比較して、第2の閾値を超える部
分を抽出することにより、時間的に十分に長いパルス幅
を持つ同期パルスを得ることができる。
【0017】周波数オフセットのために、受信信号に4
5度の整数倍の位相変位が生じているときは、受信した
同期シンボルの同相成分の二乗出力と直交成分の二乗出
力との差分が0になる。このときは、受信信号の同相成
分と直交成分とを乗算した積の値に基づいて符号化する
ことにより、同期ワードの受信開始時期を的確に検出す
ることができる。
【0018】また、受信信号の同相成分の二乗出力と直
交成分の二乗出力との差分を基に同期パルスを得る手段
と、受信信号の同相成分と直交成分との積を基に同期パ
ルスを得る手段とを設け、両方の手段から得られた同期
パルスの論理和を出力することにより、受信信号の位相
変位がどのような状態であっても、十分に長いパルス幅
を有する同期パルスを同期ワードの受信時期に合わせて
発生させることができる。
【0019】
【実施例】
(第1実施例)第1実施例のスロット同期装置は、図1
に示すように、低域通過フィルタA61の出力の絶対値を
求める絶対値回路71と、絶対値回路71の出力が閾値(t
h1)より大きい場合には“+1”を、閾値(th1)
以下のときには“0”を出力する2値化回路A81と、2
値化回路A81の出力の高域成分を取除く低域通過フィル
タB63と、低域通過フィルタB63の出力が閾値(th
2)より大きい場合には“1”を、閾値(th2)以下
のときには“0”を出力する2値化回路B83とを備えて
いる。その他の構成は従来の装置(図7)と変わりがな
い。
【0020】従来例の場合と同様に、スロットの伝送に
は2つのサブキャリアが使用され、各スロットには、図
6で表わされるコンスタレーションの同期シンボルが3
シンボル付与されているものとして、実施例の装置の動
作を説明する。
【0021】この装置の乗算器21、22、減算器4、符号
化回路51および低域通過フィルタA61の動作は、従来の
装置と全く変わりがない。図2は、この装置の各部にお
ける出力波形のタイミングチャートを表わしており、周
波数オフセットが存在するために、符号化回路51の出力
が同期ワードの受信期間の途中で1から−1に変化して
いる状態を示している(図2(A))。低域通過フィル
タA61には、移動平均長3の移動平均フィルタを用いて
おり、この低域通過フィルタA61の出力を図2(B)に
示している。
【0022】絶対値回路71は、低域通過フィルタA61の
出力の絶対値を求め、図2(C)に太線で表わされる絶
対値を出力する。2値化回路A81は、絶対値回路71の出
力と閾値(th1)とを比較し、絶対値回路71の出力が
閾値(th1)を上回る期間において1を維持するパル
スを出力する(図2(D))。この出力は低域通過フィ
ルタB63に入力し、低域通過フィルタB63が移動平均長
3の移動平均フィルタで構成される場合には、このフィ
ルタから図2(E)の太線で示すデータが出力される。
2値化回路B83は、低域通過フィルタB63の出力と閾値
(th2)とを比較し、低域通過フィルタ63の出力が閾
値(th2)を上回る期間において1を維持するパルス
を出力する(図2(F))。
【0023】その結果、2値化回路B83からは、同期ワ
ードの受信期間に匹敵する長さのパルス幅を持つ同期パ
ルス13が出力される。このように、周波数オフセットが
存在する場合でも、同期パルスの時間幅を十分長く確保
することができるため、スロット同期を誤り無く確立す
ることができる。
【0024】なお、実施例の装置では、低域通過フィル
タ61と2値化回路A81との間に絶対値回路71を置いてい
るが、この絶対値回路を省力することも可能である。但
し、この場合には、2値化回路A81の閾値として、+t
h1と−th1との2つを使用し、低域通過フィルタA
61の出力が+th1よりも大きいか、または、−th1
よりも小さい場合に、2値化回路A81から“+1”を出
力し、それ以外の場合には、2値化回路A81から“0”
を出力するように構成する。
【0025】(第2実施例)第1実施例のスロット同期
装置では、前述したように、周波数オフセットが存在す
る場合でも、十分に長いパルス幅を持つ同期パルスを発
生することができるが、しかし、同期ワードの受信時刻
における先頭受信位相が、周波数オフセットのために、
45度、135度、225度または315度に変位して
いる場合は、図6で表わされる同期シンボルの同相成分
の2乗出力と直交成分の2乗出力との差が0になり、そ
のため、同期ワードの受信開始時期を正しく検出するこ
とが出来ない。第2実施例のスロット同期装置は、こう
した状況の下でも、十分長いパルス幅を有するスロット
同期パルスを同期ワードの受信時期に合わせて出力でき
るように構成している。
【0026】この装置は、図3に示すように、サブキャ
リア1およびサブキャリア2で受信した信号の同相成分
11と直交成分12とを乗算する乗算回路23を備えており、
乗算回路23の出力が符号化回路52に入力される。符号化
回路52以降の構成は、第1実施例の装置と変わりがな
い。
【0027】この装置では、乗算器23が受信信号の同相
成分11と直交成分12との積を計算し、符号化回路52は、
乗算器23の出力が0より大きい場合に“+1”を、0以
下のときに“−1”を出力する。この出力は、低域通過
フィルタA62に入力する。低域通過フィルタA62以降の
動作は、第1実施例の場合と変わりがない。
【0028】このように、この装置では、受信信号の同
相成分11と直交成分12との積の大きさに応じて+1また
は−1への符号化を行なっているため、I軸に対称に設
定された各サブキャリアの同期シンボルの合成信号が、
周波数オフセットのために、I軸から45度、135
度、225度または315度ずれた場合でも、その同相
成分11と直交成分12との積は0にならず、同期ワードの
受信時期を的確に検出することができる。符号化回路52
における符号化出力が図2(A)で表わされるとき、こ
の装置の各部の出力は、図2(B)〜(F)と同じにな
る。この装置は、45度の整数倍の位相変位をもたらす
周波数オフセットが存在する場合でも、十分長い時間幅
を有する同期パルスを同期ワードの受信時刻に合わせて
発生することができる。
【0029】(第3実施例)第1実施例のスロット同期
装置は、同期ワードの先頭の受信位相が0度、90度、
180度または270度の時には十分な性能を発揮でき
るが、受信位相が45度、135度、225度または3
15度の時には十分な性能を発揮することができない。
これに対して、第2実施例のスロット同期装置は、同期
ワードの先頭の受信位相が45度、135度、225度
または315度の時には十分な性能を発揮できるが、受
信位相が0度、90度、180度または270度の時に
は、同期シンボルの合成信号の同相成分と直交成分との
積が0になるため、十分な性能を発揮することができな
い。そこで、第3実施例では、これらを組合せることに
より、同期ワードの先頭の受信位相によらず、安定して
同期パルスを発生できるスロット同期装置を構成してい
る。
【0030】この装置は、図4に示すように、乗算器2
1、22から2値化回路B83までの第1実施例の構成と、
乗算器23から2値化回路B84までの第2実施例の構成
と、2値化回路B83の出力と2値化回路B84の出力との
論理和を求める論理和回路9とを備えている。
【0031】この装置では、受信信号の同相成分11が乗
算器21と乗算器23とに入力し、直交成分12が乗算器22と
乗算器23とに入力する。乗算器21は同相成分11の二乗を
出力し、乗算器22は直交成分12の二乗を出力し、同相成
分11の二乗出力と直交成分12の二乗出力との差が減算器
4より出力され、符号化回路51は、この差に基づいて+
1または−1への符号化を行なう。一方、乗算器23は、
同相成分11と直交成分12とを乗算し、符号化回路52は、
この乗算された値に基づいて+1または−1への符号化
を行なう。
【0032】符号化回路51および52から出力された値
は、それぞれ低域通過フィルタA61、62、絶対値回路7
1、72、2値化回路A81、82、低域通過フィルタB63、6
4および2値化回路B83、84で同じように処理され、2
値化回路B83および84の出力が論理和回路9に入力し、
論理和回路9は、それらの論理和を出力する。
【0033】従って、受信信号として同期シンボルを受
信したときは、その同相成分11の二乗出力と直交成分12
の二乗出力との差に基づいて求められた同期パルスが2
値化回路83から出力され、その同相成分11と直交成分12
との乗算値に基づい求められた同期パルスが2値化回路
84から出力され、それらの論理和が論理和回路9から出
力される。そのため、受信信号の位相が、周波数オフセ
ットのために、どのようにずれている場合でも、十分な
パルス幅を持つ同期パルスを同期ワードの受信時期に合
わせて論理和回路9から出力させることができる。
【0034】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のスロット同期装置は、周波数オフセットが
存在する場合でも、時間的に十分長いパルス幅を持つ同
期パルスを同期ワードの受信時期に合わせて発生するこ
とができる。
【図面の簡単な説明】
【図1】本発明の第1実施例におけるスロット同期装置
の構成を示すブロック図、
【図2】実施例におけるスロット同期装置の各部の波形
を示すタイミングチャート、
【図3】本発明の第2実施例におけるスロット同期装置
の構成を示すブロック図、
【図4】本発明の第3実施例におけるスロット同期装置
の構成を示すブロック図、
【図5】スロットの構成を説明する図、
【図6】同期ワードのコンスタレーションを示す図、
【図7】従来のスロット同期装置の構成を示すブロック
図、
【図8】従来のスロット同期装置の各部の波形を示すタ
イミングチャートである。
【符号の説明】
11 同相成分 12 直交成分 13 同期パルス 21、22、23 乗算器 4 減算器 51、52 符号化回路 61、62、63、64 低域通過フィルタ 71、72 絶対値回路 81、82、83、84 2値化回路 9 論理和回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数のサブキャリアを使って伝送される
    スロットの同期ワードを検出し、同期パルスを発生する
    スロット同期装置において、 受信信号の同相成分の二乗出力と直交成分の二乗出力と
    の差分を求める差分手段と、 前記差分を基に符号化する符号化手段と、 前記符号化手段の出力から高域成分を除去する第1の低
    域通過フィルタと、 前記第1の低域通過フィルタの出力における絶対値を第
    1の閾値と比較して2値化する第1の2値化手段と、 前記第1の2値化手段の出力をフィルタ処理する第2の
    低域通過フィルタと、 前記第2の低域通過フィルタの出力を第2の閾値と比較
    して2値化する第2の2値化手段とを設けたことを特徴
    とするスロット同期装置。
  2. 【請求項2】 複数のサブキャリアを使って伝送される
    スロットの同期ワードを検出し、同期パルスを発生する
    スロット同期装置において、 受信信号の同相成分と直交成分とを乗算して積を求める
    乗算手段と、 前記積を基に符号化する符号化手段と、 前記符号化手段の出力の高域成分を除去する第1の低域
    通過フィルタと、 前記第1の低域通過フィルタの出力における絶対値を第
    1の閾値と比較して2値化する第1の2値化手段と、 前記第1の2値化手段の出力をフィルタ処理する第2の
    低域通過フィルタと、 前記第2の低域通過フィルタの出力を第2の閾値と比較
    して2値化する第2の2値化手段とを設けたことを特徴
    とするスロット同期装置。
  3. 【請求項3】 請求項1に記載されたスロット同期装置
    と、請求項2に記載されたスロット同期装置とを備え、
    請求項1に記載されたスロット同期装置の出力と、請求
    項2に記載されたスロット同期装置の出力との論理和を
    同期パルスとして出力する論理和手段を設けたことを特
    徴とするスロット同期装置。
JP06046598A 1994-02-22 1994-02-22 スロット同期装置 Expired - Fee Related JP3100281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06046598A JP3100281B2 (ja) 1994-02-22 1994-02-22 スロット同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06046598A JP3100281B2 (ja) 1994-02-22 1994-02-22 スロット同期装置

Publications (2)

Publication Number Publication Date
JPH07235961A true JPH07235961A (ja) 1995-09-05
JP3100281B2 JP3100281B2 (ja) 2000-10-16

Family

ID=12751745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06046598A Expired - Fee Related JP3100281B2 (ja) 1994-02-22 1994-02-22 スロット同期装置

Country Status (1)

Country Link
JP (1) JP3100281B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09200170A (ja) * 1996-01-19 1997-07-31 Matsushita Electric Ind Co Ltd 復調装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09200170A (ja) * 1996-01-19 1997-07-31 Matsushita Electric Ind Co Ltd 復調装置

Also Published As

Publication number Publication date
JP3100281B2 (ja) 2000-10-16

Similar Documents

Publication Publication Date Title
US5535252A (en) Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type
US4918709A (en) Data demodulator baud clock phase locking
US4518922A (en) Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying
US9722845B2 (en) Bluetooth low energy frequency offset and modulation index estimation
WO2001082546A1 (en) Blind carrier offset detection for quadrature modulated digital communication systems
JPH0750700A (ja) 搬送波再生回路
JP4557486B2 (ja) 差分符号シフトキーイングを利用するスペクトラム拡散通信システム
EP0484914B1 (en) Demodulator and method for demodulating digital signals modulated by a minimum shift keying
JP2008544636A (ja) 直交振幅変調信号の送受信方法、直交振幅変調信号の送受信システム、コンピュータ読み取り可能な記録媒体、振幅変調信号の同期受信方法の応用
JP3100281B2 (ja) スロット同期装置
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP3973332B2 (ja) ディジタル変復調の同期方式
JPH11298541A (ja) 中心レベル誤差検出補正回路
JPS59153360A (ja) コヒ−レント位相シフト・キ−イング復調器
KR100725486B1 (ko) 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기
JP3449281B2 (ja) マルチキャリア受信装置用同期回路及びマルチキャリア受信装置
JPS6362931B2 (ja)
KR100289404B1 (ko) 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법
JPH06141048A (ja) 信号検出方式及びバースト復調装置
JP2795761B2 (ja) Msk信号復調回路
RU2224380C2 (ru) Способ демодуляции сигнала, несущая которого модулирована последовательностью цифровых символов
US7359455B1 (en) Digital modulation and shift keying
JP3518429B2 (ja) デジタルpll装置およびシンボル同期装置
JP2007129596A (ja) Fsk復調回路
KR950003667B1 (ko) 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees