JPH0514432A - 搬送波同期回路 - Google Patents
搬送波同期回路Info
- Publication number
- JPH0514432A JPH0514432A JP3183788A JP18378891A JPH0514432A JP H0514432 A JPH0514432 A JP H0514432A JP 3183788 A JP3183788 A JP 3183788A JP 18378891 A JP18378891 A JP 18378891A JP H0514432 A JPH0514432 A JP H0514432A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error rate
- output
- signal
- phase control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 ノイズレベルの低減と十分に広い同期引き込
み範囲の確保を図る。 【構成】 誤り率測定回路１２は誤り率が規定値以上か
否かを検出する。切替回路１３は、位相制御信号ｇをＦ
／Ｆ１１に取り込ませ位相制御信号ｉ１をＶＣＯ１５へ
与えるに際し、誤り率が規定値以下のときは常時再生ク
ロックｈ３がＦ／Ｆ１１に印加されるよう出力ｆ２を設
定する一方、誤り率が規定値以上のとき（同期時と非同
期時の双方を含む）は論理回路６が所望信号点を検出し
たときに再生クロックｈ３がＦ／Ｆ１１に印加される期
間と論理回路６の出力状態とは無関係に再生クロックｈ
３がＦ／Ｆ１１に印加される期間とが所定の間隔で繰り
返すよう出力ｆ２を切り替え設定する。
み範囲の確保を図る。 【構成】 誤り率測定回路１２は誤り率が規定値以上か
否かを検出する。切替回路１３は、位相制御信号ｇをＦ
／Ｆ１１に取り込ませ位相制御信号ｉ１をＶＣＯ１５へ
与えるに際し、誤り率が規定値以下のときは常時再生ク
ロックｈ３がＦ／Ｆ１１に印加されるよう出力ｆ２を設
定する一方、誤り率が規定値以上のとき（同期時と非同
期時の双方を含む）は論理回路６が所望信号点を検出し
たときに再生クロックｈ３がＦ／Ｆ１１に印加される期
間と論理回路６の出力状態とは無関係に再生クロックｈ
３がＦ／Ｆ１１に印加される期間とが所定の間隔で繰り
返すよう出力ｆ２を切り替え設定する。
Description
【０００１】
【産業上の利用分野】本発明は、多値直交振幅変調方式
の復調器で用いられるディジタル化した搬送波同期回路
に係り、特に搬送波位相誤差が大きくなった時に位相情
報を得る信号点を切り替える搬送波同期回路に関する。
の復調器で用いられるディジタル化した搬送波同期回路
に係り、特に搬送波位相誤差が大きくなった時に位相情
報を得る信号点を切り替える搬送波同期回路に関する。
【０００２】
【従来の技術】図２は、１６値直交振幅復調器における
従来のディジタル化した搬送波同期回路を示す。図２に
おいて、入力変調波ａは２分岐して乗算器１と同２それ
ぞれの一方の入力となる。また、電圧制御発振器（ＶＣ
Ｏ）１５の出力（再生搬送波信号）ｊ１は、直接乗算器
１の他方の入力となると共に、π／２移相器１７で９０
度移相されて直交再生搬送波信号ｊ２となって乗算器２
の他方の入力となる。その結果、乗算器１（２）は同期
検波した復調ベースバンド信号ｂ１（ｂ２）をＡ／Ｄ変
換器３（４）とクロック再生回路（ＣＬＫ）１６とに出
力する。
従来のディジタル化した搬送波同期回路を示す。図２に
おいて、入力変調波ａは２分岐して乗算器１と同２それ
ぞれの一方の入力となる。また、電圧制御発振器（ＶＣ
Ｏ）１５の出力（再生搬送波信号）ｊ１は、直接乗算器
１の他方の入力となると共に、π／２移相器１７で９０
度移相されて直交再生搬送波信号ｊ２となって乗算器２
の他方の入力となる。その結果、乗算器１（２）は同期
検波した復調ベースバンド信号ｂ１（ｂ２）をＡ／Ｄ変
換器３（４）とクロック再生回路（ＣＬＫ）１６とに出
力する。
【０００３】Ａ／Ｄ変換器３（４）は、復調ベースバン
ド信号ｂ１（ｂ２）をクロック再生回路（ＣＬＫ）１６
からの再生クロックｈ１（ｈ２）によって識別し、それ
ぞれ４列のディジタル信号（ｃ１〜ｃ４、ｄ１〜ｄ４）
を出力する。
ド信号ｂ１（ｂ２）をクロック再生回路（ＣＬＫ）１６
からの再生クロックｈ１（ｈ２）によって識別し、それ
ぞれ４列のディジタル信号（ｃ１〜ｃ４、ｄ１〜ｄ４）
を出力する。
【０００４】ここで、出力ディジタル信号（ｃ１〜ｃ
４、ｄ１〜ｄ４）の添字１は第１ビット（ＭＳＢ）、同
２は第２ビット、同３は第３ビット、同４は第４ビット
を表すが、同相側のｃ１とｃ２（直交側のｄ１とｄ２）
は４値の前記復調ベースバンド信号ｂ１（ｂ２）の識別
結果であり、図外の復調系への出力ｖとなる。
４、ｄ１〜ｄ４）の添字１は第１ビット（ＭＳＢ）、同
２は第２ビット、同３は第３ビット、同４は第４ビット
を表すが、同相側のｃ１とｃ２（直交側のｄ１とｄ２）
は４値の前記復調ベースバンド信号ｂ１（ｂ２）の識別
結果であり、図外の復調系への出力ｖとなる。
【０００５】そして、このディジタル化した搬送波同期
回路では、ＶＣＯ１５が発する搬送波同期検出信号ｕ
（「同期」時では「０」、「非同期」時では「１」）に
従って、同相成分（直交成分）の第１ビットｃ１（ｄ
１）及び振幅誤差信号ｃ３（ｄ３）を用いての同期維持
制御と、出力ディジタル信号（ｃ１〜ｃ４、ｄ１〜ｄ
４）の全てを用いての非同期時の同期引き込み制御とを
行うようになっている。
回路では、ＶＣＯ１５が発する搬送波同期検出信号ｕ
（「同期」時では「０」、「非同期」時では「１」）に
従って、同相成分（直交成分）の第１ビットｃ１（ｄ
１）及び振幅誤差信号ｃ３（ｄ３）を用いての同期維持
制御と、出力ディジタル信号（ｃ１〜ｃ４、ｄ１〜ｄ
４）の全てを用いての非同期時の同期引き込み制御とを
行うようになっている。
【０００６】まず、同期維持制御では、同相成分（直交
成分）の第１ビットｃ１（ｄ１）と直交成分（同相成
分）の振幅誤差信号ｄ３（ｃ３）との排他的論理和を排
他的論理和回路６（７）で取り、両排他的論理和回路の
出力の差を減算器８で求めて位相制御信号ｇを得る。こ
れは、フリップフロップ（Ｆ／Ｆ）１１の入力データと
なる。このＦ／Ｆ１１のクロックは、論理和回路１０の
出力ｅ３であるが、同期時では、論理積回路（ＡＮＤ）
９の出力ｅ２は「０」レベルであるので、論理和回路１
０の出力ｅ３はＣＬＫ１６の出力（再生クロック）ｈ３
である。つまり、Ｆ／Ｆ１１は、再生クロックｈ３によ
って位相制御信号ｇを取り込み、リタイミングした位相
制御信号ｉ１を出力する。この位相制御信号ｉ１は、ル
ープフィルタ（ＬＰＦ）１４にて雑音成分が除去され、
位相制御信号ｉ２となり、ＶＣＯ１５に入力し、ＶＣＯ
１５から再生搬送波信号ｊ１を出力させる。
成分）の第１ビットｃ１（ｄ１）と直交成分（同相成
分）の振幅誤差信号ｄ３（ｃ３）との排他的論理和を排
他的論理和回路６（７）で取り、両排他的論理和回路の
出力の差を減算器８で求めて位相制御信号ｇを得る。こ
れは、フリップフロップ（Ｆ／Ｆ）１１の入力データと
なる。このＦ／Ｆ１１のクロックは、論理和回路１０の
出力ｅ３であるが、同期時では、論理積回路（ＡＮＤ）
９の出力ｅ２は「０」レベルであるので、論理和回路１
０の出力ｅ３はＣＬＫ１６の出力（再生クロック）ｈ３
である。つまり、Ｆ／Ｆ１１は、再生クロックｈ３によ
って位相制御信号ｇを取り込み、リタイミングした位相
制御信号ｉ１を出力する。この位相制御信号ｉ１は、ル
ープフィルタ（ＬＰＦ）１４にて雑音成分が除去され、
位相制御信号ｉ２となり、ＶＣＯ１５に入力し、ＶＣＯ
１５から再生搬送波信号ｊ１を出力させる。
【０００７】次に、非同期時では、十分広い同期引き込
み範囲を確保するため、所望の信号点から得た位相制御
情報のみをＶＣＯ１５に帰還させ、所望の信号点以外か
ら得た位相制御情報は直前の有効な情報に置換するよう
に動作する。即ち、Ａ／Ｄ変換器３（４）の出力ディジ
タル信号（ｃ１〜ｃ４、ｄ１〜ｄ４）の全てを論理回路
５に入力し、所望の信号点を検出する。論理回路５の出
力ｅ１は検出時「０」レベル、非検出時「１」レベルと
なる。従って、非同期時では、論理積回路９の出力ｅ２
は、論理回路５の出力ｅ１の信号レベルに応じて「０」
または「１」の何れかとなる。その結果、論理積回路９
の出力ｅ２と再生クロックｈ３との論理和を取る論理和
回路１０の出力ｅ３は、所望の信号点を検出した時にの
み再生クロックｈ３を出力し、非検出の場合は「１」レ
ベル固定となる。
み範囲を確保するため、所望の信号点から得た位相制御
情報のみをＶＣＯ１５に帰還させ、所望の信号点以外か
ら得た位相制御情報は直前の有効な情報に置換するよう
に動作する。即ち、Ａ／Ｄ変換器３（４）の出力ディジ
タル信号（ｃ１〜ｃ４、ｄ１〜ｄ４）の全てを論理回路
５に入力し、所望の信号点を検出する。論理回路５の出
力ｅ１は検出時「０」レベル、非検出時「１」レベルと
なる。従って、非同期時では、論理積回路９の出力ｅ２
は、論理回路５の出力ｅ１の信号レベルに応じて「０」
または「１」の何れかとなる。その結果、論理積回路９
の出力ｅ２と再生クロックｈ３との論理和を取る論理和
回路１０の出力ｅ３は、所望の信号点を検出した時にの
み再生クロックｈ３を出力し、非検出の場合は「１」レ
ベル固定となる。
【０００８】要するに、搬送波非同期時には、所望の信
号点が検出できた時その信号点から得た位相制御信号ｇ
がＦ／Ｆ１１に取り込まれ、リタイミングされてＶＣＯ
１５に帰還される一方、所望の信号点が検出できない時
は不検出となった直前の位相制御信号ｇがＦ／Ｆ１１に
記憶保持され、それに基づきＶＣＯ１５が動作するので
ある。
号点が検出できた時その信号点から得た位相制御信号ｇ
がＦ／Ｆ１１に取り込まれ、リタイミングされてＶＣＯ
１５に帰還される一方、所望の信号点が検出できない時
は不検出となった直前の位相制御信号ｇがＦ／Ｆ１１に
記憶保持され、それに基づきＶＣＯ１５が動作するので
ある。
【０００９】
【発明が解決しようとする課題】上述した従来のディジ
タル化した搬送波同期回路は、搬送波同期時では、全て
の信号点から位相制御情報を得るようにしているが、誤
り率が大きくなると、ループ利得が低下して同期引き込
み範囲が減少するという問題がある。また、搬送波非同
期時では、所望の信号点のみから位相制御情報を得て同
期引き込み範囲の拡大を図っているが、これはノイズレ
ベルを増加させるという問題を惹起している。
タル化した搬送波同期回路は、搬送波同期時では、全て
の信号点から位相制御情報を得るようにしているが、誤
り率が大きくなると、ループ利得が低下して同期引き込
み範囲が減少するという問題がある。また、搬送波非同
期時では、所望の信号点のみから位相制御情報を得て同
期引き込み範囲の拡大を図っているが、これはノイズレ
ベルを増加させるという問題を惹起している。
【００１０】例えば、１６ＱＡＭの場合、位相制御を行
う所望の信号点を対角線上の８点とすると、約１／２の
確率で位相制御信号がホールドされるので、等価的なク
ロック周期は２倍となり、ノイズレベルは、通常状態と
比べて約３ｄＢ増加する。そのため、復調器の入力に雑
音などが付加されると、Ｓ／Ｎの劣化が大きくなり同期
引き込みができなくなる場合が生ずるので、改善が望ま
れている。
う所望の信号点を対角線上の８点とすると、約１／２の
確率で位相制御信号がホールドされるので、等価的なク
ロック周期は２倍となり、ノイズレベルは、通常状態と
比べて約３ｄＢ増加する。そのため、復調器の入力に雑
音などが付加されると、Ｓ／Ｎの劣化が大きくなり同期
引き込みができなくなる場合が生ずるので、改善が望ま
れている。
【００１１】本発明の目的は、誤り率が大きくなっても
十分広い同期引き込み範囲を得ることができ、且つ、ノ
イズレベルを小さくできる搬送波同期回路を提供するこ
とにある。
十分広い同期引き込み範囲を得ることができ、且つ、ノ
イズレベルを小さくできる搬送波同期回路を提供するこ
とにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に本発明の搬送波同期回路は次の如き構成を有する。即
ち、本発明の搬送波同期回路は、多値直交振幅変調方式
の復調器で用いられるディジタル化した搬送波同期回路
において； 振幅誤差信号を受けて誤り率を観測する誤
り率測定回路と； 前記誤り率測定回路の出力を受け
て、電圧制御発振器への位相制御信号を作成する信号点
を、誤り率が規定値以下のときは全ての信号点とする一
方、誤り率が規定値以上のときは所望の信号点とする場
合と全ての信号点とする場合とを所定の間隔で繰り返す
よう制御する切替回路と； を備えたことを特徴とする
のである。
に本発明の搬送波同期回路は次の如き構成を有する。即
ち、本発明の搬送波同期回路は、多値直交振幅変調方式
の復調器で用いられるディジタル化した搬送波同期回路
において； 振幅誤差信号を受けて誤り率を観測する誤
り率測定回路と； 前記誤り率測定回路の出力を受け
て、電圧制御発振器への位相制御信号を作成する信号点
を、誤り率が規定値以下のときは全ての信号点とする一
方、誤り率が規定値以上のときは所望の信号点とする場
合と全ての信号点とする場合とを所定の間隔で繰り返す
よう制御する切替回路と； を備えたことを特徴とする
のである。
【００１３】
【作用】次に、前記の如く構成される本発明の搬送波同
期回路の作用を説明する。本発明では、電圧制御発振器
への位相制御信号を、誤り率が規定値以下のときは全て
の信号点から作成する一方、誤り率が規定値以上のとき
（同期時と非同期時の双方を含む）は所望の信号点から
作成する場合と全ての信号点から作成する場合とを所定
の間隔で繰り返す。その結果、十分広い同期引き込み範
囲を確保でき、また、ノイズレベルの低減が図れる。
期回路の作用を説明する。本発明では、電圧制御発振器
への位相制御信号を、誤り率が規定値以下のときは全て
の信号点から作成する一方、誤り率が規定値以上のとき
（同期時と非同期時の双方を含む）は所望の信号点から
作成する場合と全ての信号点から作成する場合とを所定
の間隔で繰り返す。その結果、十分広い同期引き込み範
囲を確保でき、また、ノイズレベルの低減が図れる。
【００１４】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係る搬送波同期回路
を示す。なお、復調器は従来例回路（図２）と同様に１
６値直交振幅復調器である。従って図１では従来例回路
と同一構成部分には同一符号を付してある。本発明で
は、誤り率測定回路１２と切替回路１３とを設け、切替
回路１３の出力ｆ２を論理積回路９に与えて同期時と非
同期時とを区別することなく動作するようにしてある。
以下、本発明に係る部分を中心に説明する。
する。図１は、本発明の一実施例に係る搬送波同期回路
を示す。なお、復調器は従来例回路（図２）と同様に１
６値直交振幅復調器である。従って図１では従来例回路
と同一構成部分には同一符号を付してある。本発明で
は、誤り率測定回路１２と切替回路１３とを設け、切替
回路１３の出力ｆ２を論理積回路９に与えて同期時と非
同期時とを区別することなく動作するようにしてある。
以下、本発明に係る部分を中心に説明する。
【００１５】誤り率測定回路１２では、Ａ／Ｄ変換器３
（４）の出力である同相成分（直交成分）の第１ビット
ｃ１（ｄ１）と振幅誤差信号ｄ３（ｃ３）とを受けて、
誤り率特性を測定し、それが規定値以上のときは（同期
時と非同期時を含む）出力ｆ１を例えば「１」レベルに
し、規定値以下のときは（同期時である）出力ｆ１を
「０」レベルにする。
（４）の出力である同相成分（直交成分）の第１ビット
ｃ１（ｄ１）と振幅誤差信号ｄ３（ｃ３）とを受けて、
誤り率特性を測定し、それが規定値以上のときは（同期
時と非同期時を含む）出力ｆ１を例えば「１」レベルに
し、規定値以下のときは（同期時である）出力ｆ１を
「０」レベルにする。
【００１６】切替回路１３では、誤り率測定回路１２の
出力ｆ１を受けて、ｆ１＝「０」のときは、出力ｆ２を
常時「０」レベルにする。その結果、従来と同様に、論
理積回路９の出力ｅ２は、論理回路５の出力ｅ１の信号
レベルと無関係に「０」レベルとなるので、論理和回路
１０の出力ｅ３は再生クロックｈ３となり、Ｆ／Ｆ１１
には全信号点についての位相制御情報ｇが取り込まれ、
出力される。
出力ｆ１を受けて、ｆ１＝「０」のときは、出力ｆ２を
常時「０」レベルにする。その結果、従来と同様に、論
理積回路９の出力ｅ２は、論理回路５の出力ｅ１の信号
レベルと無関係に「０」レベルとなるので、論理和回路
１０の出力ｅ３は再生クロックｈ３となり、Ｆ／Ｆ１１
には全信号点についての位相制御情報ｇが取り込まれ、
出力される。
【００１７】一方、切替回路１３では、誤り率測定回路
１２の出力ｆ１を受けて、ｆ１＝「１」のときは、出力
ｆ２を所定の間隔で「１」レベルと「０」レベルを繰り
返す信号にする。その結果、ｆ２＝「０」の信号区間で
は、前記と同様に、Ｆ／Ｆ１１には全信号点についての
位相制御情報ｇが取り込まれ、出力されるが、ｆ２＝
「１」の信号区間では、論理回路５の出力ｅ１の信号レ
ベルが「０」のとき、即ち、所望の信号点が検出された
とき、その所望信号点についての位相制御情報ｇがＦ／
Ｆ１１に取り込まれ、出力される。
１２の出力ｆ１を受けて、ｆ１＝「１」のときは、出力
ｆ２を所定の間隔で「１」レベルと「０」レベルを繰り
返す信号にする。その結果、ｆ２＝「０」の信号区間で
は、前記と同様に、Ｆ／Ｆ１１には全信号点についての
位相制御情報ｇが取り込まれ、出力されるが、ｆ２＝
「１」の信号区間では、論理回路５の出力ｅ１の信号レ
ベルが「０」のとき、即ち、所望の信号点が検出された
とき、その所望信号点についての位相制御情報ｇがＦ／
Ｆ１１に取り込まれ、出力される。
【００１８】
【発明の効果】以上説明したように、本発明の搬送波同
期回路によれば、電圧制御発振器への位相制御信号を、
誤り率が規定値以下のときは全ての信号点から作成する
一方、誤り率が規定値以上のとき（同期時と非同期時の
双方を含む）は所望の信号点から作成する場合と全ての
信号点から作成する場合とを所定の間隔で繰り返すよう
にしたので、十分広い同期引き込み範囲を確保でき、ま
た、ノイズレベルの低減が図れる効果がある。
期回路によれば、電圧制御発振器への位相制御信号を、
誤り率が規定値以下のときは全ての信号点から作成する
一方、誤り率が規定値以上のとき（同期時と非同期時の
双方を含む）は所望の信号点から作成する場合と全ての
信号点から作成する場合とを所定の間隔で繰り返すよう
にしたので、十分広い同期引き込み範囲を確保でき、ま
た、ノイズレベルの低減が図れる効果がある。
【図１】本発明の一実施例に係る搬送波同期回路の構成
ブロック図である。
ブロック図である。
【図２】従来の搬送波同期回路の構成ブロック図であ
る。
る。
１ 乗算器 ２ 乗算器 ３ Ａ／Ｄ変換器 ４ Ａ／Ｄ変換器 ５ 論理回路 ６ 排他的論理和回路 ７ 排他的論理和回路 ８ 減算器 ９ 論理積回路 １０ 論理和回路 １１ フリップフロップ（Ｆ／Ｆ） １２ 誤り率測定回路 １３ 切替回路 １４ ローパスフィルタ（ＬＰＦ） １５ 電圧制御発振器（ＶＣＯ） １６ クロック再生回路（ＣＬＫ） １７ π／２移相器
Claims (1)
- 【特許請求の範囲】 【請求項１】 多値直交振幅変調方式の復調器で用いら
れるディジタル化した搬送波同期回路において； 振幅
誤差信号を受けて誤り率を観測する誤り率測定回路と；
前記誤り率測定回路の出力を受けて、電圧制御発振器
への位相制御信号を作成する信号点を、誤り率が規定値
以下のときは全ての信号点とする一方、誤り率が規定値
以上のときは所望の信号点とする場合と全ての信号点と
する場合とを所定の間隔で繰り返すよう制御する切替回
路と； を備えたことを特徴とする搬送波同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183788A JP2748727B2 (ja) | 1991-06-28 | 1991-06-28 | 搬送波同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183788A JP2748727B2 (ja) | 1991-06-28 | 1991-06-28 | 搬送波同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514432A true JPH0514432A (ja) | 1993-01-22 |
| JP2748727B2 JP2748727B2 (ja) | 1998-05-13 |
Family
ID=16141944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3183788A Expired - Lifetime JP2748727B2 (ja) | 1991-06-28 | 1991-06-28 | 搬送波同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748727B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9242312B2 (en) | 2003-06-06 | 2016-01-26 | Electro Scientific Industries, Inc. | Laser machining using a surfactant film |
-
1991
- 1991-06-28 JP JP3183788A patent/JP2748727B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9242312B2 (en) | 2003-06-06 | 2016-01-26 | Electro Scientific Industries, Inc. | Laser machining using a surfactant film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2748727B2 (ja) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| JP3147529B2 (ja) | 搬送波再生デジタル回路をもつコヒーレントな復調装置 | |
| JPH0787145A (ja) | Ａｆｃ回路 | |
| CA1198170A (en) | Non-pll concurrent carrier clock synchronization | |
| US4528512A (en) | Timing synchronizing circuit for demodulators | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| JPS58221548A (ja) | 位相同期回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPS58194450A (ja) | 復調装置 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JP2871172B2 (ja) | 復調装置 | |
| JPH07177194A (ja) | 復調回路 | |
| JPH0583320A (ja) | 搬送波同期回路 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JP3134442B2 (ja) | 復調装置 | |
| JP3134519B2 (ja) | 復調装置 | |
| JPH05327681A (ja) | クロック再生のための制御信号作成回路 | |
| JP2658877B2 (ja) | 復調装置 | |
| JPS61257021A (ja) | 位相同期回路 | |
| JPS6173459A (ja) | Ｄｐｓｋ信号の遅延検波回路装置 | |
| JP3792477B2 (ja) | フレーム同期検出器 | |
| JPH06291791A (ja) | 位相変調波信号の復調装置 | |
| JPH03205940A (ja) | ディジタル復調器 |