JP2007214884A - 復調装置 - Google Patents

Abstract

【課題】伝送データのシンボル位置を補正する復調装置を提供する。
【解決手段】復調回路は、受信した伝送データを構成するシンボルの位置を適正な位置に補正し、シンボル位置を補正した伝送データをもとに復調を行う。フレーム同期回路は、フレーム同期確立処理を行い、フレーム同期が確立したときに、フレーム同期モニタに信号を発信してフレーム同期が確立したことを通知する。また、フレーム同期回路は、伝送データのシンボル位置の、決められた位置からのずれを計算し、ローテーション回路に対して、ずれ量の情報を含むレファレンス信号を発信する。ローテーション回路は、レファレンス信号からシンボル位置のずれ量を認識して、伝送データのシンボル位置を補正する。
【選択図】図３

Description

本発明は、伝送データを復調する復調装置に関する。

たとえば、特許文献１は、シンボル間の距離情報や属性情報等を利用して、シンボル位置を自動的に補正する方法を開示する。
特開平８−２４９４８５号公報

本発明は、上述した背景からなされたものであり、伝送データのシンボル位置を補正する復調装置を提供することを目的とする。

本発明に係る復調装置は、複数のシンボルで構成されるフレームを含む伝送データを復調する復調装置であって、前記フレームは複数のシンボルで構成される前置信号を含み、前記前置信号を検出してフレーム同期を取るフレーム同期手段と、前記シンボルの位置を所定の位置に補正するシンボル位置補正手段と、前記補正されたシンボル位置に応じて前記伝送データを復調する復調手段とを有し、前記フレーム同期手段は、前記シンボルの位置を検出するシンボル位置検出手段と、前記シンボルの位置を前記シンボル位置補正手段に通知するシンボル位置通知手段とを有し、前記シンボル位置補正手段は、前記フレーム同期手段から通知されたシンボル位置に応じてシンボルの位置を所定の位置に補正する。

本発明に係る復調装置によれば、伝送データのシンボル位置を補正できる。

［本発明の背景］
本発明の理解を助けるために、まず、本発明がなされるに至った背景を説明する。

図１は、１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式におけるコンスタレーションマッピング図である。
ディジタル変復調方式でのデータ通信では、送受信間の約束事として、図１の白丸で示すように、直交座標上のシンボル配置に送信データを割り当てて通信を行う。
しかし、受信機は、クロック再生回路などで送信されるシンボルと、シンボルクロックの位相を合わせるだけなので、約束されたシンボル配置と送信データとの位置が、９０度，１８０度および２７０度とずれている可能性がある。
たとえば、正しいシンボルの位置が図１における点Ｐ１とすると、９０度ずれた場合は点Ｐ２、１８０度ずれた場合は点Ｐ３、２７０度ずれた場合は点Ｐ４となる。

上記問題を解決する方法として、送信側で前後のデータの差分をシンボル配置に割り当てて送信し、受信側で前後のシンボル位置の和分を取ることで送信データの再生を行う方式（差分方式）がある。
しかし、差分方式では、再生シンボルの前後のシンボルからデータの再生を行うことから、あるシンボルの再生位置が正しい位置に再生できなかった場合に、このシンボルの前後２シンボルの差分演算に影響を与えてしまう。
このため、最大２倍のデータエラー（３ｄＢ回線品質劣化と同等）が生じ、受信感度が劣化する可能性がある。
以下に説明する受信機１は、このような不具合を解決し得るように改良されている。

［本発明の実施形態］
以下、本発明の実施形態について説明する。

図２は本発明に係る受信機１の構成を示す図である。
図２に示すように、受信機１は、復調回路１０、受信回路１２、データ処理部１４およびアンテナ１６から構成される。
受信回路１２は、アンテナ１６を介して伝送信号を受信し、増幅、周波数変換などの処理を行って伝送データに変換し、伝送データを復調回路１０に対して送信する。
復調回路１０は、図３を用いて後述するような処理を行い、復号データ、フレームパルス、データ受信異常信号を、データ処理部１４に対して出力する。
データ処理部１４は、復号データ、フレームパルス、データ受信異常信号を受信し、必要な処理を行う。

図３は、図２に示した復調回路１０の構成を示す図である。
図３に示すように、復調回路１０は、硬判定回路１０２、フレーム同期回路２０、遅延回路１１２、ローテーション回路１１４、１６ＱＡＭ判定器１１６およびフレーム同期モニタ１１８から構成される。
復調回路１０は、これらの構成部分により、受信した伝送データを構成するシンボルの位置を適正な位置に補正し、シンボル位置を補正した伝送データをもとに復調を行う。
なお、変復調方式が１６ＱＡＭ方式ならば、１シンボルは４ビットのデータを含む。
たとえば、図１の点Ｐ１は、２値符号で示せば［０１００］である。

図４は、復調回路１０が受信する伝送データの構成を示す図である。
図４（Ａ）に示すように、伝送データは複数のフレームから構成され、フレームは、図４（Ｂ）に示すように、プリアンブルと情報データとで構成される。
図４（Ｃ）は、本実施例のプリアンブルパターンを示す図である。
本実施例のプリアンブルにおいて、先頭のシンボルは図１の点Ｐ１（Ｉ成分は３、Ｑ成分は１）であって、複素表現で示すと３＋ｉとなる。

本実施例のプリアンブルパターンは、図４（Ｃ）に示すように３＋ｉと−（３＋ｉ）を計６シンボル組み合わせた構成である。
なお、プリアンブルパターンは図４（Ｃ）に示すパターン以外でも構わない。
また、本プリアンブルパターンは、伝送データに時間的等間隔で挿入される。
本実施例では、プリアンブルパターンは、変調装置によって３８４シンボル間隔で挿入されているが、プリアンブルパターンの挿入間隔については、システムの構成によって、適宜、変更可能である。

硬判定回路１０２（図３）は、伝送データから、シンボル位置が補正されていない状態のシンボル位置を検出し、検出したシンボル位置情報をフレーム同期回路２０に対して出力する。
遅延回路１１２は、フレーム同期回路２０において同期を確立するために要する時間だけ、信号を遅延させる機能を有する。

図５は、図３に示したフレーム同期回路２０の構成を示す図である。
図５に示すように、フレーム同期回路２０は、プリアンブル感知回路３０、モードカウンタ２２４、クロックカウンタ２２８、状態カウンタ２４２、ＡＮＤ回路２２２，２３２，２３６，２４０、ＮＯＴ回路２２６，２３８および変換回路２３０，２３４，２４４，２４６から構成される。
フレーム同期回路２０は、これらの構成要素により、フレーム同期確立処理を行い、フレーム同期が確立したときに、フレーム同期モニタ１１８に信号を発信してフレーム同期が確立したことを通知する。
また、フレーム同期回路２０は、伝送データのシンボル位置の、決められた位置からのずれを計算し、ローテーション回路１１４に対して、ずれ量の情報を含むレファレンス信号を発信する。

プリアンブル感知回路３０は、硬判定回路１０２からプリアンブルシンボルを検出し、図６を用いて後述するように、シンボル位置補正に必要な回転量を決定するための演算を行う。
さらに、プリアンブル感知回路３０は、１フレーム（３８４シンボル）ごとに、レファレンス信号をローテーション回路１１４に対して出力する。
また、プリアンブル感知回路３０は、図６を用いて後述するような演算を行い、プリアンブル感知信号Ｄｅｔ２をＡＮＤ回路２２２，２３２，２３６およびＮＯＴ回路２３８に対して出力する。

モードカウンタ２２４は、ＡＮＤ回路２２２から信号Ｈｉｔ２を受信し、受信した信号Ｈｉｔ２のレベルがハイレベルのときに、フレーム同期モニタ１１８に対して出力する同期成功通知信号Ｍｏ２のレベルをハイレベルとする。
また、モードカウンタ２２４は、変換回路２４４から受信したリセット信号Ｒｓ２のレベルがハイレベルのときは、信号Ｈｉｔ２のレベルがハイレベルか否かに関わらず、同期成功通知信号Ｍｏ２のレベルをローレベルとする。
また、一旦同期成功通知信号Ｍｏ２のレベルがハイレベルとなったら、変換回路２４４からリセット信号Ｒｓ２を受信するまで、信号Ｈｉｔ２のレベルがハイレベルか否かに関わらず、信号Ｍｏ２のレベルはハイレベルであり続ける。

ＡＮＤ回路２２２は、プリアンブル感知回路３０およびＮＯＴ回路２２６から出力された信号を受信し、両方の信号のレベルがともにハイレベルのときに、信号Ｈｉｔ２のレベルをハイレベルとする。
ＮＯＴ回路２２６は、モードカウンタ２２４から出力される信号Ｍｏ２を反転する。

クロックカウンタ２２８は、クロック信号Ｆｓ２を受信し、０からＮ（Ｎは自然数。本実施例では３８３）まで単調増加でカウントし、カウント値Ｃｏ２を変換回路２３０、変換回路２３４および変換回路２４６に対して出力する。
また、クロックカウンタ２２８は、Ｎまでカウントしたらカウント値を０に戻す。
さらに、クロックカウンタ２２８は、ＡＮＤ回路２２２から受信した信号Ｈｉｔ２のレベルがハイレベルのときは、優先してカウンタ値を０に戻す。

変換回路２３０は、クロックカウンタから受信したカウント値Ｃｏ２が０のときに、ＡＮＤ回路２３２に対してハイレベルの信号を出力する。
ＡＮＤ回路２３２は、プリアンブル感知回路３０および変換回路２３０から出力された信号を受信し、両方の信号のレベルがハイレベルのときに、プリアンブル感知回路３０に対してハイレベルの信号Ｌｐ２を出力する。
なお、上述した構成により、ＡＮＤ回路２３２がハイレベルの信号Ｌｐ２を出力するタイミングは、３８４シンボルごと、すなわち１フレームごととなる。
変換回路２３４は、クロックカウンタから受信したカウント値Ｃｏ２が０のときに、ＡＮＤ回路２３６およびＡＮＤ回路２４０に対してハイレベルの信号を出力する。

ＡＮＤ回路２３６は、プリアンブル感知回路３０から出力された信号Ｄｅｔ２および変換回路２３４から出力された信号を受信し、両方の信号のレベルがハイレベルのときに、状態カウンタ２４２に対して信号Ｕｐ２を出力する。
ＡＮＤ回路２４０は、変換回路２３４から出力された信号およびＮＯＴ回路２３８から出力された信号を受信し、両方の信号のレベルがハイレベルのときに、状態カウンタ２４２に対して信号Ｄｗ２を出力する。
ＮＯＴ回路２３８は、プリアンブル感知回路３０から出力される信号Ｄｅｔ２を反転する。

状態カウンタ２４２は、以下に示す演算に応じて、変換回路２４４に対して状態値Ｓｔ２を出力する。
状態カウンタ２４２は、ＡＮＤ回路２３６からの信号Ｕｐ２を受信した場合、状態値Ｓｔ２を１加算し、ＡＮＤ回路２４０からの信号Ｄｗ２を受信した場合、状態値Ｓｔ２を１減算する。
また、状態カウンタ２４２は、信号Ｕｐ２と信号Ｄｗ２をともに受信した場合は、信号Ｕｐ２を優先し、状態値Ｓｔ２を１加算する。
なお、上記演算の結果、状態値Ｓｔ２がＭ（Ｍは１以上の自然数）を超えた場合は、Ｓｔ２＝Ｍとし、状態値Ｓｔ２はＭより大きくはならない。

さらに、状態値Ｓｔ２が０を下回った場合は、Ｓｔ２＝０とし、状態値Ｓｔ２は０より小さくはならない。
また、状態カウンタ２４２は、電源投入時、初期リセットによって、状態値Ｓｔ２を０とする。
変換回路２４４は、状態カウンタ２４２から出力された状態値Ｓｔ２が０となったときに、モードカウンタ２２４に対して、リセット信号Ｒｓ２を出力する。

たとえば、状態カウンタ２４２は、Ｍ＝４とした場合、４回連続で信号Ｄｗ２を受信したときは、Ｓｔ２＝０とし、変換回路２４４に対して信号を出力する。
信号Ｓｔ２を受信した変換回路２４４は、リセット信号Ｒｓ２をモードカウンタ２２４に対して出力し、モードカウンタ２２４の状態をリセット（信号Ｍｏ２のレベルをローレベルに）する。

変換回路２４６は、クロックカウンタ２２８から出力されたカウント値Ｃｏ２がｊ（ｊは０からＮまでの整数）となったときに、フレームパルスＦｒ２を出力する。
また、変換回路２４６のｊの値を任意に調整することによって、フレームパルス位置を調節することができる。
ｊ＝０の場合、プリアンブル感知回路３０から出力される信号Ｄｅｔ２が発信されるタイミングでフレームパルスを設定することができる。

図６は、図５に示したプリアンブル感知回路３０の構成を示す図である。
図６に示すように、プリアンブル感知回路３０は、シンボル位置検出回路３０４、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタ３３０、絶対値化回路３０８ａ，２０８ｂ、変換回路３１０ａ，３１０ｂ、排他的論理和回路３１２、１／６４回路３１４、ｒｏｕｎｄ回路３１６、乗算器３１８およびラッチ回路３２０から構成される。

プリアンブル感知回路３０において、シンボル位置検出回路３０４は、硬判定回路１０２から出力されたＩ成分の信号Ｉ１およびＱ成分の信号Ｑ１を入力して以下の（ａ）および（ｂ）の演算を行い、Ｉ成分の信号Ｉ２およびＱ成分の信号Ｑ２を、ＦＩＲフィルタ３３０に対して出力する。
（ａ）Ｉ２＝３＊Ｉ１＋Ｑ１
（ｂ）Ｑ２＝３＊Ｑ１−Ｉ１

図７は、図６に示したＦＩＲフィルタ３３０の構成を表す図である。
図７に示すように、ＦＩＲフィルタ３３０は、遅延回路３３２−１〜３３２−５、乗算器３３４−１〜３３４−６および加算器３３６から構成される。
ＦＩＲフィルタ３３０は、これらの構成部分により、シンボル位置検出回路３０４から出力されたＩ成分の信号Ｉ２およびＱ成分の信号Ｑ２を入力し、図８および図９を用いて詳細に説明する演算を行う。
また、ＦＩＲフィルタ３３０は、Ｉ成分の信号Ｉ３およびＱ成分の信号Ｑ３を、絶対値化回路３０８ａ，３０８ｂおよび１／６４回路３１４に対して出力する。
なお、以下、遅延回路３３２−１〜３３２−５など、複数ある構成部分のいずれかを特定せずに示す場合には、単に遅延回路３３２などと略記することがある。

ＦＩＲフィルタ３３０において、遅延回路３３２−１〜３３２−５は、それぞれ１シンボル周期Ｔ１の遅延時間を有する。
乗算器３３４−１〜３３４−６は、入力値にそれぞれ係数Ｃ１〜Ｃ６を乗算し、加算器３３６に対して出力する。
加算器３３６は、乗算器３３４−１〜３３４−６の出力値を加算し、絶対値化回路３０８ａ，３０８ｂおよび１／６４回路３１４に対して出力する。

乗算器３３４−１〜３３４−６の係数Ｃ１〜Ｃ６は、図４（Ｃ）に示すプリアンブルパターンシンボルの符号に応じて決定される。
すなわち、図４（Ｃ）に示すように、プリアンブルパターンシンボルの符号は、先頭から１，−１，−１，１，−１，１であるが、係数Ｃ１〜Ｃ６は、これらの符号の順序を反転させ、Ｃ１＝１，Ｃ２＝−１，Ｃ３＝１，Ｃ４＝−１，Ｃ５＝−１，Ｃ６＝１とする。

図４（Ｃ）に示したプリアンブルパターンのシンボル位置は、図１を用いて前述したように、シンボル位置検出回路３０４に入力されるときには、９０度，１８０度および２７０度とずれている可能性がある。
図１の点Ｐ１は、図４（Ｃ）に示したプリアンブルパターンの先頭位置とずれていない状態を示し、このときのＩとＱの各成分は、Ｉ１＝３，Ｑ１＝１である。
図１の点Ｐ２は、図４（Ｃ）に示したプリアンブルパターンの先頭位置と９０度ずれた状態を示し、このときのＩとＱの各成分は、Ｉ１＝−１，Ｑ１＝３である。
図１の点Ｐ２は、図４（Ｃ）に示したプリアンブルパターンの先頭位置と１８０度ずれた状態を示し、このときのＩとＱの各成分は、Ｉ１＝−３，Ｑ１＝−１である。
図１の点Ｐ２は、図４（Ｃ）に示したプリアンブルパターンの先頭位置と２７０度ずれた状態を示し、このときのＩとＱの各成分は、Ｉ１＝１，Ｑ１＝−３である。

すなわち、シンボル位置検出回路３０４に入力されるプリアンブルのシンボル位置は、図４（Ｃ）に示したプリアンブルパターンのシンボル位置と比較して、ずれが０度，９０度，１８０度および２７０度の計４通りの場合がある。
以下、シンボル位置検出回路３０４に、上記に示した４通りのＩ成分の信号Ｉ１とＱ成分の信号Ｑ１が入力された場合の、ＦＩＲフィルタ３３０の出力Ｉ３およびＱ３について、図８および図９を用いて説明する。

図８は、プリアンブルシンボル先頭位置が図１の点Ｐ１の場合の演算結果を示した図である。
プリアンブルシンボル先頭位置が図１の点Ｐ１の場合、プリアンブルシンボルの先頭（３＋ｉ）がシンボル位置検出回路３０４に入力された瞬間は、Ｉ１＝３，Ｑ１＝１である。
さらに、この瞬間、シンボル位置検出回路３０４における演算の結果、信号Ｉ２＝１０，Ｑ２＝０が出力される。
また、このとき、ＦＩＲフィルタ３３０は、Ｉ３＝Ｃ１×Ｉ２１、Ｑ３＝Ｃ１×Ｑ２１の演算を行い、信号Ｉ３＝１０，Ｑ３＝０を出力する。

遅延回路３３２の遅延時間Ｔ１経過後、プリアンブルシンボルの２番目のシンボル（−（３＋ｉ））がシンボル位置検出回路３０４に入力される。
そのときシンボル位置検出回路３０４に入力される信号は、Ｉ１＝−３，Ｑ１＝−１である。
さらに、この瞬間、シンボル位置検出回路３０４から、信号Ｉ２＝−１０，Ｑ２＝０が出力される。
また、このとき、ＦＩＲフィルタ３３０内の信号は、Ｉ２１＝−１０，Ｑ２１＝０、Ｉ２２＝１０，Ｑ２２＝０である。
ＦＩＲフィルタ３３０は、Ｉ３＝Ｃ１×Ｉ２１＋Ｃ２×Ｉ２２、Ｑ３＝Ｃ１×Ｑ２１＋Ｃ２×Ｑ２２の演算を行い、信号Ｉ３＝−２０，Ｑ３＝０を出力する。

以後、図８に示すように、Ｔ１×２経過後，Ｔ１×３経過後，Ｔ１×４経過後，Ｔ１×５経過後においても、シンボル位置検出回路３０４およびＦＩＲフィルタ３３０は同様の演算を行い、信号Ｉ３，Ｑ３を出力する。
Ｔ１×５経過後、プリアンブルシンボルの６番目のシンボル（３＋ｉ）がシンボル位置検出回路３０４に入力され、全てのプリアンブルシンボルが入力されたこととなる。
そのときシンボル位置検出回路３０４に入力される信号は、Ｉ１＝３，Ｑ１＝１である。
さらに、この瞬間、シンボル位置検出回路３０４から、信号Ｉ２＝１０，Ｑ２＝０が出力される。

また、このとき、ＦＩＲフィルタ３３０内の信号は、Ｉ２１＝１０，Ｑ２１＝０、Ｉ２２＝−１０，Ｑ２２＝０、Ｉ２３＝１０，Ｑ２３＝０、Ｉ２４＝−１０，Ｑ２４＝０、Ｉ２５＝−１０，Ｑ２５＝０、Ｉ２６＝１０，Ｑ２６＝０である。
ＦＩＲフィルタ３３０は、Ｉ３＝Ｃ１×Ｉ２１＋Ｃ２×Ｉ２２＋Ｃ３×Ｉ２３＋Ｃ４×Ｉ２４＋Ｃ５×Ｉ２５＋Ｃ６×Ｉ２６、Ｑ３＝Ｃ１×Ｑ２１＋Ｃ２×Ｑ２２＋Ｃ３×Ｑ２３＋Ｃ４×Ｑ２４＋Ｃ５×Ｑ２５＋Ｃ６×Ｑ２６の演算を行い、信号Ｉ３＝６０，Ｑ３＝０を出力する。

図９は、プリアンブルシンボルの先頭が、図１の点Ｐ１〜Ｐ４の位置にある場合における演算結果を示した図である。
図９に示すように、プリアンブルシンボル先頭位置が点Ｐ２、点Ｐ３、点Ｐ４の場合においても、図８を用いて説明したような演算が行われる。
また、プリアンブルシンボル先頭位置が点Ｐ２の場合、全てのプリアンブルシンボルが入力されたときのＦＩＲフィルタ３３０の出力は、Ｉ３＝０，Ｑ３＝６０となる。
同様に、プリアンブルシンボル先頭位置が点Ｐ３の場合、全てのプリアンブルシンボルが入力されたときのＦＩＲフィルタ３３０の出力は、Ｉ３＝−６０，Ｑ３＝０となる。
さらに、プリアンブルシンボル先頭位置が点Ｐ４の場合、全てのプリアンブルシンボルが入力されたときのＦＩＲフィルタ３３０の出力は、Ｉ３＝０，Ｑ３＝−６０となる。

なお、本実施例では、遅延回路３３２の個数は５個、乗算器３３４の個数は６個であるが、それぞれの個数についてはプリアンブルパターンのシンボル数に合わせて適宜調整してよい。
さらに、係数Ｃ１〜Ｃ６についても、プリアンブルパターンに応じて、適宜変更してよい。

絶対値化回路３０８ａ（図６）は、ＦＩＲフィルタ３３０から出力された値Ｉ３を絶対値化し、絶対値化した値を変換回路３１０ａに対して出力する。
絶対値化回路３０８ｂは、ＦＩＲフィルタ３３０から出力された値Ｑ３を絶対値化し、絶対値化した値を変換回路３１０ｂに対して出力する。

変換回路３１０ａは、絶対値化回路３０８ａから出力された値が６０となったときに、排他的論理和回路３１２に対して信号を出力する。
変換回路３１０ｂは、絶対値化回路３０８ｂから出力された値が６０となったときに、排他的論理和回路３１２に対して信号を出力する。
排他的論理和回路３１２は、変換回路３１０ａおよび変換回路３１０ｂから出力される信号を受信し、いずれか一方の信号のみを受信したときに、プリアンブル感知信号Ｄｅｔ２を出力する。

１／６４回路３１４は、ＦＩＲフィルタ３３０から出力されたＩ成分の値Ｉ３およびＱ成分の値Ｑ３をそれぞれ６４で割り算し、その結果をｒｏｕｎｄ回路３１６に出力する。
ｒｏｕｎｄ回路３１６は、１／６４回路３１４から入力したＩ成分の値Ｉ４およびＱ成分の値Ｑ４をそれぞれ小数点第１位の値で四捨五入し、その結果を、それぞれＩ５、Ｑ５として出力する。
乗算器３１８は、ｒｏｕｎｄ回路３１６から出力されたＱ成分の値Ｑ５と−１とを乗算し、乗算した値Ｑ５’をラッチ回路３２０に対して出力する。
上述の回路構成により、たとえば、ＦＩＲフィルタ３３０の出力が、Ｉ３＝６０，Ｑ３＝０ならば、ラッチ回路３２０に入力される値は、Ｉ５＝１，Ｑ５’＝０となり、Ｉ３＝０，Ｑ３＝−６０ならば、Ｉ５＝０，Ｑ５’＝１となる。

ラッチ回路３２０は、信号Ｌｐのレベルがローレベルのときは、入力値Ｉ５およびＱ５’によらず出力信号（レファレンス信号）ＩＲおよびＱＲのデータを保持する。
また、ラッチ回路３２０は、信号Ｌｐのレベルがハイレベルのときは、入力値Ｉ５およびＱ５’をそれぞれ出力信号（レファレンス信号）ＩＲおよびＱＲとして出力する。
以上の演算により、レファレンス信号は、プリアンブルの先頭が図１の点Ｐ１のときはＩ＝１，Ｑ＝０、点Ｐ２のときはＩ＝０，Ｑ＝−１、点Ｐ３のときはＩ＝−１，Ｑ＝０、点Ｐ４のときはＩ＝０，Ｑ＝１となる。

ローテーション回路１１４（図３）は、フレーム同期回路２０からレファレンス信号と遅延回路１１２を経由した伝送データとを受信する。
さらに、ローテーション回路１１４は、レファレンス信号からシンボル位置のずれ量を認識して、伝送データのシンボル位置を補正する。
また、ローテーション回路１１４は、シンボル位置を補正した伝送データを、１６ＱＡＭ判定器１６に対して出力する。
１６ＱＡＭ判定器１６は、ローテーション回路１１４から入力した伝送データのシンボルの位置を判定し、その位置に対応する符号に復号して、復号データを、データ処理部１４に対して出力する。
フレーム同期モニタ１１８は、モードカウンタ２２４からの信号Ｍｏ２のレベルがローレベルになったときに、正常にデータを受信できなかったことを示すデータ受信異常信号を、データ処理部１４に対して出力する。

１６ＱＡＭ方式におけるコンスタレーションマッピング図である。 本発明に係る受信機の構成を示す図である。 図２に示した復調回路の構成を示す図である。 復調回路が受信する伝送データの構成を示す図である。 図３に示したフレーム同期回路の構成を示す図である。 図５に示したプリアンブル感知回路の構成を示す図である。 図６に示したＦＩＲフィルタの構成を示す図である。 プリアンブルシンボル先頭位置が図１の点Ｐ１の場合の演算結果を示した図である。 プリアンブルシンボルの先頭が、図１の点Ｐ１〜Ｐ４の位置にある場合における演算結果を示した図である。

符号の説明

１・・・受信機
１０・・・復調回路，
１０２・・・硬判定回路，
２０・・・フレーム同期回路，
３０・・・プリアンブル感知回路，
３０４・・・シンボル位置検出回路，
３３０・・・ＦＩＲフィルタ，
３３２−１〜３３２−５・・・遅延回路，
３３４−１〜３３４−６・・・乗算器，
３３６・・・加算器，
３０８ａ，３０８ｂ・・・絶対値化回路，
３１０ａ，３１０ｂ・・・変換回路，
３１２・・・排他的論理和回路，
３１４・・・１／６４回路，
３１６・・・ｒｏｕｎｄ回路，
３１８・・・乗算器，
３２０・・・ラッチ回路，
２２２，２３２，２３６，２４０・・・ＡＮＤ回路，
２２４・・・モードカウンタ，
２２６，２３８・・・ＮＯＴ回路，
２２８・・・クロックカウンタ，
２３０，２３４，２４４，２４６・・・変換回路，
２４２・・・状態カウンタ，
１１２・・・遅延回路，
１１４・・・ローテーション回路，
１１６・・・１６ＱＡＭ判定器，
１１８・・・フレーム同期モニタ，
１２・・・受信回路，
１４・・・データ処理部，
１６・・・アンテナ，

Claims (1)

1. 複数のシンボルで構成されるフレームを含む伝送データを復調する復調装置であって、前記フレームは複数のシンボルで構成される前置信号を含み、
   前記前置信号を検出してフレーム同期を取るフレーム同期手段と、
   前記シンボルの位置を所定の位置に補正するシンボル位置補正手段と、
   前記補正されたシンボル位置に応じて前記伝送データを復調する復調手段と
   を有し、
   前記フレーム同期手段は、
   前記シンボルの位置を検出するシンボル位置検出手段と、
   前記シンボルの位置を前記シンボル位置補正手段に通知するシンボル位置通知手段と
   を有し、
   前記シンボル位置補正手段は、
   前記フレーム同期手段から通知されたシンボル位置に応じてシンボルの位置を所定の位置に補正する
   復調装置。

Images