KR20060015306A

KR20060015306A - 수신된 데이터의 위상을 추적하는 위상 추적기, 이러한위상 추적기를 포함하는 시스템, 디바이스, 프로세서, 위상추적 방법 및 프로세서 프로그램 제품

Info

Publication number: KR20060015306A
Application number: KR1020057022527A
Authority: KR
Inventors: 에어리 지 씨 코펠라르
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2003-05-27
Filing date: 2004-05-17
Publication date: 2006-02-16
Also published as: JP2007511926A; CN1795636A; EP1632052A1; US7764749B2; TW200501695A; CN1795636B; WO2004107644A1; US20060291594A1

Abstract

수신된 데이터의 위상을 추적하는 위상 추적기(7)에는 적어도 2개의 보간 샘플 스트림을 생성하는 보간기(20)와, 스트림마다 에러 신호를 생성하는 에러 검출기(21, 22)와, 결합된 에러 신호를 생성하는 결합기(25)와, 보간기(20)를 조절하는 지표 생성기(26)가 제공되어 위상 추적용 동기화 워드의 사용을 회피한다. 지표 생성기(26)는 결합된 에러 신호를 지표 신호로 변환하여, 보간된 샘플의 샘플링 위상을 시프트하여 보간을 조절한다. 적분기(23, 24)에 위상 추적기(7)를 제공함으로써, 결합기(25)는 적분(가산)된 에러 신호를 결합하고, 보다 적은 조합을 만들어야 하며, 더 낮은 클록 속도로 동작할 수 있다. 또한, 적분은 잡음을 감소시킬 것이다. 결합기(25)에 필터(71-78)를 제공함으로써, 특정한 에러 신호는 더욱 중요해질 수 있고, 및/또는 예측 가능한 에러 신호는 더욱 예측가능해질 수 있다.

Description

수신된 데이터의 위상을 추적하는 위상 추적기, 이러한 위상 추적기를 포함하는 시스템, 디바이스, 프로세서, 위상 추적 방법 및 프로세서 프로그램 제품{PHASE TRACKING FOR RECEIVED SIGNALS USING ADAPTIVE INTERPOLATION}

본 발명은 수신된 데이터의 위상을 추적하는 위상 추적기를 포함하는 시스템에 관한 것이다.

또한, 본 발명은 위상 추적기를 포함하는 디바이스와, 위상 추적기와, 수신된 데이터의 위상을 추적하는 프로세스와, 수신된 데이터의 위상을 추적하는 방법과, 수신된 데이터의 위상을 추적하는 프로세서 프로그램 제품에 관한 것이다.

이 시스템은, 예를 들어, 유선 또는 무선 전화 등과 같은 통신 시스템, 또는 컴퓨터를 네트워크 등에 유선으로 또는 무선으로 커플링하는 네트워크 인터페이스를 포함하는 컴퓨터와 교신한다. 디바이스는, 예를 들어, 유선 또는 무선 모뎀 등과 교신한다.

종래기술의 시스템은, US5,963,603으로부터 알려져 있으며, 이 특허문헌은 무선 디지털 통신 수신기의 일부분에 대해 기술하고 있다. 무선 주파수 회로, 다 운 컨버터, 샘플러 및 아날로그-디지털 변환기를 거쳐서, 데이터는 수신되고 변환되어 보간기와 클록 복구 및 프레임 동기화 블록을 포함하는 위상 추적기로 제공된다. 이 문헌의 제 4열에 기술된 바와 같이, 이 위상 추적기의 동작은 동기화 워드(sync word)를 기초로 하고 있다. 이 동기화 워드는 전송 측에서 데이터에 추가되며, 수신기가 이전에 알고 있고 수신기에 의해 검출된다. 동기화 워드를 검출함으로써, 위상이 검출된다.

알려진 시스템은, 특히, 동기화 워드를 기초로 하고 있기 때문에, 즉, 동기화 워드의 수신 동안에만, 위상이 검출되고, 나머지 데이터의 수신 중에는 위상이 추적될 수 없기 때문에 불리하다.

본 발명의 목적은, 특히, 위상 추적기가 동기화 워드의 사용에 의존하지 않는 시스템을 제공하는 데 있다.

본 발명의 다른 목적은, 특히, 위상 추적기가 동기화 워드의 사용에 의존하지 않는 디바이스를 제공하며, 동기화 워드의 사용에 의존하지 않는 위상 추적기, 프로세서, 방법, 및 프로세서 프로그램 제품을 제공하는 것이다.

본 발명에 따른 시스템은, 수신된 데이터의 위상을 추적하는 위상 추적기를 포함하며, 이 위상 추적기는,

- 수신된 데이터를 보간하고 적어도 2개의 보간 샘플 스트림을 생성하는 보간기와,

- 보간 샘플에 대한 응답으로, 스트림마다 에러 신호를 생성하는 에러 검출기와,

- 에러 신호를 결합하여, 결합된 에러 신호를 생성하는 결합기와,

- 결합된 에러 신호에 대한 응답으로 보간기에 제공될 지표 신호를 생성하여, 지표 신호에 대한 응답으로 보간기를 조절하는 지표 생성기를 포함한다.

이 시스템에 보간기 및 에러 검출기를 제공함으로써, 보간된 샘플 스트림마다 에러 신호가 생성된다. 결합기는 이들 에러 신호를 결합하고, 지표 생성기는 결합된 에러 신호를 삽간 조정용 지표 신호로 변환한다. 그 결과, 동기화 워드는 더 이상 필요하지 않으며(위상 추적의 경우, 프레임 동기화와 같은 기타의 목적을 위해서는, 동기화 워드는 여전히 필요함), 위상은 모든 데이터에 대해 추적되고 동기화 워드의 수신 동안에만 추적되지 않는다. 또한, 본 발명에 따른 시스템에서의 위상 추적기는 유리한 최소의 획득 시간 간격을 가지며, (거의) 즉시 위상 추적 시간 간격으로 가동된다.

본 발명에 따른 시스템의 제 1 실시예는 보간된 샘플의 샘플링 위상의 시프트를 통해 보간기를 조절하여 정의된다. 예를 들어, 3개의 값(업, 0, 다운) 중 하나의 값을 갖는 지표 신호는 샘플링 위상이 하나 이상의 사전정의된 단계들을 통해 가장 효율적으로 시프트되게(순방향으로 시프트되게, 시프트되지 않게, 역방향으로 시프트되게) 한다.

본 발명에 따른 시스템의 제 2 실시예는 위상 추적기에 적분기를 제공하여 정의된다. 에러 신호를 적분(가산)함으로써, 결합기는 적분(가산)된 에러 신호를 결합하고, 보다 적은 조합을 만들어야 하며, 더 낮은 클록 속도로 동작할 수 있다. 또한, 적분은 부정확도를 증가시키고 잡음을 감소시킨다. 그러나, 부정확도 증가 시의 단점은, 적분 시간 간격이 너무 크지 않은 한, 잡음 감소 시의 장점에 비해 무시될 수 있다.

본 발명에 따른 시스템의 제 3 실시예는 결합기에 양자화기를 제공하여 정의된다. 결합된 에러 신호를 양자화하고 이전의 양자화 세그먼트의 잔류 여부에 대해 지표 생성기로 통지하고, (이전의 양자화 세그먼트가 잔류하는 경우에는) 샘플링 위상이 순방향 또는 역방향으로 시프트될 것을 요구하는 새로운 양자화 세그먼트에 대해 지표 생성기로 통지함으로써, 본 발명에 따른 위상 추적기의 효율성은 더욱 개선된다.

본 발명에 따른 시스템의 제 4 실시예는 결합기에 필터를 제공하여 정의된다. 결합(적분)된 에러 신호를 필터링함으로써, 중요한 에러 신호는 더욱 중요해질 수 있고, 및/또는 예측 가능한 에러 신호는 더욱 예측가능해질 수 있다.

본 발명에 따른 시스템의 제 5 실시예는 동위상 데이터 및 직교 위상을 포함하는 수신 데이터, 동위상 보간 샘플 스트림 및 직교 보간 샘플 스트림을 포함하는 각각의 보간 샘플 스트림, 이로운 간단한 구조를 갖는 에러 검출기에 의해서 정의된다.

본 발명에 따른 시스템의 제 6 실시예는 위상 편이 방식 슬라이서를 포함하는 양자화기 및 이로운 간단한 구조를 갖는 필터에 의해서 정의된다. 예를 들어, 1과 1 사이의 적응가능한 값을 갖는 제 1 필터링 계수 및 예를 들어, 1 - 제 1필터링 계수의 값을 갖는 제 2 필터링 계수는 필터가 조절되게 한다.

본 발명에 따른 디바이스, 본 발명에 따른 위상 추적기, 본 발명에 따른 프로세서, 본 발명에 따른 방법 및 본 발명에 따른 프로세서 프로그램 제품의 실시예는 본 발명에 따른 시스템의 실시예에 대응한다.

본 발명은, 특히, 추적 정보를 결정하는 동기화 워드에 기반을 둔 종래기술의 위상 추적기가 이러한 동기화 워드의 수신 중에 위상만을 추적한다는 식견에 기초를 두고 있으며, 특히, 위상 추적을 위한 동기화 워드의 사용이, 적어도 2개의 보간 샘플 스트림을 생성하고, 스트림마다 에러 신호를 생성하며, 결합된 에러 신호에 대한 응답으로 보간을 조절하는 지표 신호를 생성함으로써 회피될 수 있다는 점에 기초를 두고 있다.

본 발명은, 특히, 동기화 워드에 의존하지 않는 위상 추적기를 구비한 시스템을 제공하는 문제점을 해결하여, 특히, 위상 추적기를 구비한 시스템이 동기화 워드의 수신 동안만이 아니라 항상 위상을 추적하고, 최소 획득 시간 간격을 가지며, (거의) 즉시 위상 추적 시간 간격으로 시작한다는 점에서 유리하다.

본 발명의 이러한 측면 및 그 밖의 측면은 이하에서 설명하는 실시예(들)로부터 명백해지며, 이를 참조로 하여 상세히 설명된다.

도 1은 본 발명에 따른 위상 추적기를 포함하는 본 발명에 따른 시스템을 블록도 형태로 나타낸 도면,

도 2는 본 발명에 따른 시스템에서 사용되는 본 발명에 따른 위상 추적기를 블록도 형태로 나타낸 도면,

도 3은 본 발명에 따른 위상 추적기에서 사용되는 보간기를 블록도 형태로 나타낸 도면,

도 4는 본 발명에 따른 위상 추적기에서 사용되는 에러 검출기를 블록도 형태로 나타낸 도면,

도 5는 본 발명에 따른 위상 추적기에서 사용되는 합성기를 블록도 형태로 나타낸 도면,

도 6은 본 발명에 따른 위상 추적기에서 사용되는 지표 발생기를 블록도 형태로 나타낸 도면,

도 7은 양자화기에 의해 정의된 바와 같이 원 상에 위치한 양자화 세그먼트에 관한 보간 샘플 및 위상 편이를 위상 편이 방식 슬라이서(phase shift keying slicer)의 형태로 나타낸 도면이다.

도 1에 도시한 본 발명에 따른 시스템(1)은 무선 주파수 인터페이스(2), 하드웨어 인터페이스(3) 및 수신기(4)를 포함하고 있다. 수신기(4)는 제어기, 정교한 자동 이득 제어 유닛(6), 위상 추적기(7)(칩 복구 유닛), 캐리어 복구 유닛(8), 등화기(9), 복조기(10), 및 제어기(5)의 일부를 형성할 수도 있고 형성하지 않을 수도 있는 제어용 유닛(11)을 포함하고 있다. 정교한 자동 이득 제어 유닛(6)의 입력단은 무선 주파수 인터페이스(2)의 출력단에 연결되어 있고, 정교한 자동 이득 제어 유닛(6)의 출력단은 위상 추적기(7)의 입력단에 연결되어 있다. 위상 추적기(7)의 출력단은 캐리어 복구 유닛(8)의 입력단에 연결되어 있고, 캐리어 복구 유닛(8)의 출력단은 등화기(9)의 입력단에 연결되어 있다. 등화기(9)의 출력단은 복조기(10)의 입력단에 연결되어 있고, 복조기(10)의 출력단은 제어용 유닛(11)의 입력단에 연결되어 있으며, 이 제어용 유닛(11)의 출력단은 하드웨어 인터페이스(3)의 입력단에 연결되어 있다. 제어기(5)는 제어 목적으로 인터페이스(2, 3) 중 하나와 블록(6-11) 중 하나에 각각 연결되어 있다.

정교한 이득 제어 유닛(6)은 수신된 신호 전력의 조정, 무선 주파수 인터페이스(2)로부터의 m개(예를 들어, m=8)의 비트를 수신기(4)가 요구하는 n개(예를 들어, n=6)의 유효 비트로의 맵핑, 이득 보정 후 신호의 클리핑(clipping) 회피, 및 전력 측정 및 보정 프로세스에서 초기의 예비 이득 조절 준비와 같은 여러 가지 기능을 수행한다. 위상 추적기(7)는 샘플링 위상을 측정 및 추적하고, 샘플 클록이 부정확해도 샘플링 위상이 일정하게 유지될 것을 보증한다. 캐리어 복구 유닛(8)은 초기화를 위해 캐리어 주파수 에러를 보정하고 바커 디스프레더(Barker despreader)와 초기 주파수 추정기를 사용하며, 전제 간격(preamble interval) 동안에 심볼 동기화를 얻는다. 등화기(9)는 최적의 샘플링 위상을 도출하며, 피드포워드 부분 및 결정 피드백 부분을 포함하고 있다. 등화기(9)는 데이터가 데이터 간격 동안 도달하기 전에 짧은 전제 간격 또는 긴 전제 간격 동안 처리된다. 복조기(10)는 전제 간격 동안에는 동작하지 않으며, 데이터 간격 동안 디코딩 또는 번 역한다.

도 2에 도시한 본 발명에 따른 위상 추적기(7)는 보간기(20)를 포함하고 있다. 이 보간기(20)의 데이터 입력단은 정교한 자동 이득 제어기 유닛(6)의 출력단에 연결되어 있고, 그 제어 입력단은 지표 발생기(26)의 출력단에 연결되어 있으며, 그 출력단은 캐리어 복구 유닛(8)의 에러 검출기(21, 22)의 입력단에 연결되어 있다. 에러 검출기(21, 22)의 출력단은 적분기(23, 24)를 거쳐 결합기(25)의 입력단에 연결되어 있으며, 결합기(25)의 출력단은 지표 발생기(26)의 입력단에 연결되어 있다. 위상 추적기(7)의 기능은 도 3 내지 도 7을 고려하여 설명된다.

도 3에 도시한 구분적 2차 보간(piecewise quadratic interpolation)을 수행하는 보간기(20)는 5개 이상의 직렬 지연 소자(30-34)를 포함하고 있다. 지연 소자(30)의 데이터 입력단은 정교한 자동 이득 제어 유닛(6)으로부터 데이터를 수신한다. 각각의 지연 소자(30-33)의 출력단은 각각의 증폭기(35-38)의 입력단에 연결되어 있으며, 이들 증폭기(35-38)는 인자 1/2로 증폭한다. 증폭기(35)의 출력단은 가산기(40)의 포지티브(가산용) 입력단과 가산기(42)의 네거티브(감산용) 입력단에 연결되어 있다. 증폭기(36)의 출력단은 가산기(40)의 네거티브(감산용) 입력단과 가산기(41)의 포지티브(가산용) 입력단에 연결되어 있다. 지연 소자(31)의 출력단은 또한 가산기(41)의 다른 양의(가산용) 입력단에도 연결되어 있다. 가산기(41)의 출력단은 가산기(42)의 포지티브(가산용) 입력단에 연결되어 있고, 가산기(40)의 출력단은 가산기(43)의 포지티브(가산용) 입력단에 연결되어 있으며, 가산기(42)의 출력단은 가산기(45)의 포지티브(가산용) 입력단에 연결되어 있다. 증 폭기(37)의 출력단은 가산기(43)의 네거티브(감산용) 입력단과 가산기(44)의 포지티브(가산용) 입력단에 연결되어 있다. 지연 소자(32)의 출력단은 또한 가산기(44)의 네거티브(감산용) 입력단과 가산기(51)의 포지티브(가산용) 입력단에 연결되어 있다. 가산기(44)의 출력단은 가산기(45)의 다른 포지티브(가산용) 입력단에 연결되어 있고, 가산기(45)의 출력단은 가산기(47)의 포지티브(가산용) 입력단에 연결되어 있다. 증폭기(38)의 출력단은 가산기(47)의 네거티브(감산용) 입력단과 가산기(46)의 다른 포지티브(가산용) 입력단에 연결되어 있다. 가산기(46)의 출력단은 승산기(48)의 입력단에 연결되어 있으며, 승산기(48)의 출력단은 가산기(49)의 포지티브(가산용) 입력단에 연결되어 있다. 가산기(47)의 출력단은 가산기(49)의 다른 포지티브(가산용) 입력단에 연결되어 있으며, 가산기(49)의 출력단은 승산기(50)의 입력단에 연결되어 있다. 승산기(50)의 출력단은 가산기951)의 다른 포지티브(가산용) 유닛에 연결되어 있으며, 가산기(51)의 출력단은 보간된 샘플을 (라운드 오프 목적을 위한) 라운더(rounder)(52)를 거쳐서 에러 검출기(21, 22) 및/또는 등화기(8)에 송신한다. 승산기(48, 50)의 다른 입력단은 지표 생성기(26)로부터 지표 신호 α를 수신한다.

보간기(20)는 수신된 데이터를 보간하고, 보간된 샘플에 대한 샘플링 위상의 편이(shift)를 정의하는 지표 신호 α에 따라 (상이한 샘플링 위상에 대한) 적어도 2개의 보간된 샘플 스트림을 생성한다. 2개의 보간된 샘플 스트림을 얻기 위해서, 제 1 스트림은 α에 대해 생성되고, 제 2 스트림은 α+ 90°에 대해 생성된다. 또한, 도 3에 도시한 보간기(20)는 공간적으로 다중화(α 및 α+ 90°에 대해 두 번 구성되어, 특정한 단일부분이 양측의 구성에 사용)되거나 시간적으로 다중화(α 및 α+ 90°에 대해 두 번 사용)된다. 수신된 데이터가 동위상 데이터 및 직교 데이터를 포함하는 경우, 2개의 동위상 스트림 및 2개의 직교 스트림 등이 생성되어야 한다.

지연 소자(30-34)는, 예를 들어, 시프트 레지스터의 일부를 형성한다. 간혹 α가 0°보다 작아지거나 180°보다 작아지기 때문에, 시프트 레지스터, 즉, 하나의 지연 소자를 왼쪽 또는 오른쪽으로 이동시킬 필요가 있다.

대안으로, 보간기는 선형 보간을 수행할 수도 있고, 및/또는 2개 이상의 스트림(예를 들어, α, α+ 60°, α+ 120°에 대해), 및/또는 α에 대한 상이한 값(예를 들어, α와 α+ 80°, 또는 α와 α+ 100°에 대해) 등이 생성될 수도 있다.

도 4에 도시한 에러 검출기(20, 21)는 수신된 데이터가 동위상 데이터 및 직교 데이터를 포함하고 있으며, 각각의 보간 샘플 스트림이 동위상 보간 샘플 스트림 및 직교 보간 샘플 스트림을 포함하고 있는 상황에 대해 나타내고 있다. 에러 검출기(21, 22)는 동위상 보간 샘플을 수신하는 제 1 지연 소자(61) 및 직교 보간 샘플을 수신하는 제 2 지연 소자(62)를 포함하고 있으며, 제 1 지연 소자(61)의 입력단은 가산기(65)의 포지티브(가산용) 입력단에 연결되고, 제 2 지연 소자(62)의 입력단은 가산기(66)의 포지티브(가산용) 입력단에 연결되며, 제 1 지연 소자(61)의 출력단은 제 3 지연 소자(63)의 입력단에 연결되고, 제 2 지연 소자(62)의 출력단은 제 4 지연 소자(64)의 입력단에 연결되며, 제 3 지연 소자(63)의 출력단은 가산기(65)의 네거티브(감산용) 입력단에 연결되고, 제 4 지연 소자(64)의 출력단은 가산기(66)의 네거티브(감산용) 입력단에 연결되며, 제 1 가산기(65)의 출력단은 승산기(67)의 제 1 입력단에 연결되고, 제 2 가산기(66)의 출력단은 승산기(68)의 제 1 입력단에 연결되며, 승산기(67)의 제 2 입력단은 제 1 지연 소자(61)의 출력단에 연결되고, 승산기(68)의 제 2 입력단은 제 2 지연 소자(62)의 출력단에 연결되며, 제 1 승산기(67)의 출력단은 가산기(69)의 포지티브(가산용) 입력단에 연결되고, 승산기(68)의 출력단은 가산기(69)의 다른 포지티브(가산용) 입력단에 연결되며, 가산기(69)는 에러 신호를 생성하여 적분기(23, 24)에 제공하는 출력단을 포함한다.

도 4에 도시한 에러 검출기(21, 22)는 2개의 개별적인 에러 검출기(21, 22)가 되는 경우에는 공간적으로 멀티플렉스(α 및 α+ 90°에 대해 두 번 구성)되며, 하나의 에러 검출기(21)가 되는 경우에는 시간적으로 멀티플렉스(α 및 α+ 90°에 대해 사용)된다.

도 5에 도시한 결합기(25)는 위상 편이 방식 슬라이서의 형태인 양자화기(70) 및 제 1 지연 소자(71)와 제 2 지연 소자(72)를 포함하는 필터(71-78)를 포함하며, 제 5 지연 소자(71)의 출력단은 승산기(73)의 제 1 입력단에 연결되고, 제 6 지연 소자(72)의 출력단은 승산기(74)의 제 1 입력단에 연결되며, 승산기(73)의 출력단은 가산기(75)의 제 1 포지티브(가산용) 입력단에 연결되고, 승산기(74)의 출력단은 가산기(76)의 제 1 포지티브(가산용) 입력단에 연결되며, 가산기(75)의 출력단은 제 5 지연 소자(71)의 입력단 및 위상 편이 방식 슬라이서의 제 1 입력단에 연결되고, 가산기(76)의 출력단은 제 6 지연 소자(72)의 입력단 및 위상 편이 방식 슬라이서의 제 2 입력단에 연결되며, 가산기(75)의 제 2 포지티브(가산용) 입력단은 승산기(77)의 출력단에 연결되고, 가산기(76)의 제 2 포지티브(가산용) 입력단은 승산기(78)의 출력단에 연결되며, 승산기(77)는 에러 검출기(21)로부터 제 1 에러 신호를 수신하는 제 1 입력단 및 제 1 필터링 계수 μ를 수신하는 제 2 입력단을 포함하고, 승산기(78)는 에러 검출기(22)로부터 제 2 에러 신호를 수신하는 제 1 입력단 및 제 1 필터링 계수 μ를 수신하는 제 2 입력단을 포함하며, 승산기(73)는 제 2 필터링 계수 1 - μ를 수신하는 제 2 입력단을 포함하고, 승산기(74)는 제 2 필터링 계수 1 - μ를 수신하는 제 2 입력단을 포함하며, 제 5 지연 소자(71) 및 제 6 지연 소자(72)는 게이트(AND)(80)를 거쳐서 시작되는 2개의 리셋 신호, 즉, 게이트(80)와 유한 상태 머신(79) 양측 모두에 제공되는 일반적인 리셋 신호 및 이 유한 상태 머신(79)으로부터 오는 특정 리셋 신호에 응답하여 리셋될 수 있다. 위상 편이 방식 슬라이서의 출력단은 유한 상태 머신(79)의 입력단에 연결되며, 이 유한 상태 머신(79)의 출력단은 지표 생성기(26)에 제공될 결합된 에러 신호를 생성한다.

필터(71-78)를 거쳐서 결합(적분)된 에러 신호를 필터링함으로써, 중요한 에러 신호는 더욱 중요해질 수 있고, 및/또는 예측 가능한 에러 신호는 더욱 예측가능해질 수 있다. 가령 0과 1 사이의 적응가능한 값 μ을 갖는 제 1 필터링 계수 및 가령 1에서 제 1 필터링 계수를 뺀 값을 갖는 제 2 필터링 계수 1 - μ는 필터가 조절되게 한다.

위상 편이 방식 슬라이서는 2개의 홀수(또는 짝수) 샘플 사이의 위상을 도 7 에 도시한 바와 같이 16개의 위상 세그먼트 0-15 내로 양자화한다. 위상 세그먼트가 수정된 경우, 상이한 지표 신호 α는 도 6에 도시한 바와 같은 지표 생성기(26)에 의해 생성되어, 보간을 조정하는 보간기(20)에 공급된다.

유한 상태 머신(79)은, 예를 들어, 3개의 상태, 즉, 초기화 상태, 액션 상태 및 대기 상태를 포함한다. 초기에 리셋 후, 유한 상태 머신(79)은 초기화 상태에 있다. 새로운 적분 에러 신호가 승산기(77, 78)에 제공될 때마다 전이 일어난다. 디폴트는, 예를 들어, 모든 1024개의 샘플(하나의 적분 시간 주기)이 될 것이다. 초기화 상태로부터 액션 상태로의 전이가 일어나며, 이 전이 동안, 측정된 샘플링 위상(출력단 위상 편이 방식 슬라이서)은 기준 위상에 할당될 것이다. 액션 상태로부터 대기 상태로의 전이는 기준 위상과 측정된 샘플링 위상 사이의 차이가 사전정의된 값보다 더 작은 경우(그러나, 0보다는 큰 경우)에 일어날 것이다. 결합된 에러 신호(출력단 유한 상태 머신(79))는 부호(차분)·1/8과 동일할 것이다. 차이의 연속적인 위반 개수를 카운트하는 카운트는 리셋될 것이다(이 경우에는 위반 없음). 새로운 보간이 적분된 에러 값의 결정에 사용되기 때문에, 이들 값을 필터링하는 필터는 리셋될 것이다. 액션 상태로부터의 전이는 차이가 0이고 보간의 수정이 요구되지 않는 경우(차이의 위반이 사전정의된 값보다 작고 0보다 크기 때문에, 카운터가 리셋되는 경우), 및 그 차이가 사전정의된 값보다 큰 경우(기준 위상과 측정된 위상 사이의 예측하지 못한 큰 차이가 발생하고, 더 이상의 액션이 실행되지 않는 경우)에 발생할 것이다. 대기 상태로부터 액션 상태로의 전이는 대기 상태가 하나의 적분 시간 주기 동안 지속된 후에 발생할 것이다.

도 6에 도시한 지표 생성기(26)는 결합된 에러 신호((차분)·1/8)를 유한 상태 머신(79)으로부터 수신하는 제 1 포지티브(가산용) 입력단을 갖는 가산기(90)를 포함한다. 가산기(90)의 출력단은 -0.5와 + 0.5 사이에 있는 입력단 신호를 검출하는 검출기(91)의 입력단에 연결되어 있으며, 그러한 신호를 검출한 경우에는 입력단 신호를 수정없이 통과시키고, 그렇지 않은 경우에는 이 입력단 신호를 -0.5와 + 0.5 사이의 값으로 제한한다. 검출기(91)의 제 1 출력단은 가산기(92)의 제 1 포지티브(가산용) 입력단에 연결되며, 가산기(92)의 제 2 포지티브(가산용) 입력단은 지연 소자(93)의 출력단에 연결된다. 가산기(92)의 출력단은 지연 소자(93)의 입력단에 연결되어, 도 3의 경우에서 설명한 바와 같이, 시프트 레지스터(30-34)가 시프트될 것인지 아닌지를 나타내는 샘플 번호 신호를 생성한다. 검출기(91)의 제 2 출력단은 지연 소자(94)의 입력단과 가산기(95)의 제 1 포지티브(가산용) 입력단에 연결된다. 지연 소자(94)의 출력단은 가산기(90)의 제 2 포지티브(가산용) 입력단에 연결된다. 가산기(95)의 제 2 포지티브(가산용) 입력단은 값 0.5를 갖는 신호를 수신하며, 이 가산기(95)의 출력단은 라운더(96)(라운드 오프 목적)에 연결된다. 라운더(96)는 보간기(20)에 공급되는 지표 신호 α를 생성한다. 검출기(91)는, 예를 들어, 모듈로 연산기(modulo operator)를 포함하며, 입력단 신호 > 0.5에 대한 응답으로, 제 2 출력단에서 입력단 신호 -1과 동일한 출력단 신호를 생성하고, 제 1 출력단을 거친 샘플 번호 신호를 +1로 증가시킨다. 입력단 신호 < -0.5에 대한 응답으로, 검출기(91)는 제 2 출력단에서 입력단 신호 +1과 동일한 출력단 신호를 생성하고, 제 1 출력단을 거친 샘플 번호 신호를 값 -1로 증가시킨다( 즉, 이 샘플 번호 신호를 값 1로 감소시킨다).

도 7에 도시한 보간 샘플 및 위상 편이는 도 5에 대해 설명하면서 이미 설명하였다.

수신된 데이터는 오디오 및/또는 비디오 및/또는 그 밖의 정보를 포함한다. 하드웨어를 통해 전체 위상 추적기(7)를 구성하는 대신, 위상 추적기(7)의 일부분 또는 더 많은 부분이 프로세서를 거쳐 구동되는 소프트웨어의 형태로 구현될 수 있다. 따라서, 보간기(20), 에러 검출기(21, 22), 결합기(25) 및 지표 생성기(26) 각각은 보간 단계 또는 기능, 에러 신호 생성 단계 또는 기능, 에러 신호 결합 및 결합 에러 신호 생성 단계 또는 기능, 및 지표 신호 생성 단계 또는 기능에 각각 대안적으로 또는 추가적으로 대응한다. 수신된 데이터는 동위상 데이터 및 직교 데이터를 포함할 수도 있고, 포함하지 않을 수도 있다. 수신된 데이터는 적어도 2개 이상의 인자를 사용하여 오버샘플링될 것이다. 보간기(20) 및 에러 검출기(21, 22)는, 예를 들어, 22MHz의 클록 주파수에서 동작하고, 적분기(23, 24)는, 예를 들어, 11MHz(적분 시간 주기는 1024개의 샘플을 가짐)의 클록 주파수에서 동작하며, 결합기(25) 및 지표 생성기(26)는, 예를 들어, 11kHz의 클록 주파수에서 동작할 것이다.

예를 들어, "A에 대한" 및 "B에 대한"에서 "에 대한"이라는 표현은 "C에 대한" 등의 다른 기능도 마찬가지로 동시에 수행되거나 그렇지 않는다는 것을 배제하지 않는다. "Y에 연결된 X" 및 "X와 Y 사이의 연결" 및 "X와 Y의 연결" 등의 표현은 소자 Z가 X와 Y 사이에 있음을 배제하지 않는다. "P가 Q를 포함한다" 및 "Q를 포함하는 P" 등의 표현은 소자 R이 마찬가지로 포함된다는 것을 배제하지 않는다.

전술한 실시예는 본 발명을 제한한다기보다는 예시하는 것이며, 당업자라면 첨부한 청구범위의 범주로부터 벗어나지 않고서 많은 대안의 실시예를 설계할 수 있을 것이라는 점에 유의해야 한다. 청구범위에서, 괄호 안에 표기한 임의의 참조 부호는 청구범위를 제한하는 것으로 이해되어서는 안 된다. 동사 "포함하다" 및 그 파생어의 사용은 청구범위에서 진술한 소자 및 단계 이외의 다른 소자 및 단계의 존재를 제외시키지 않는다. 소자의 단수 표현은 그러한 소자가 다수 개 존재함을 제외시키지 않는다. 본 발명은 여러 개의 상이한 소자를 포함하는 하드웨어 및 적절히 프로그래밍된 컴퓨터에 의해 구현된다. 여러 가지 수단을 명기한 디바이스 청구항에서, 이러한 여러 가지 수단은 유사한 하드웨어 아이템 및 동일한 하드웨어 아이템에 의해 구현된다. 특정한 측정치가 실질적으로 상이한 종속항에 인용된 것은 이러한 측정치의 조합이 유리하게 사용될 수 없다는 것을 지시하는 것은 아니다.

본 발명은, 특히, 동기화 워드에 의존하지 않는 위상 추적기를 구비한 시스 템을 제공하는 문제점을 해결하여, 특히, 위상 추적기를 구비한 시스템이 동기화 워드의 수신 중에서만이 아니라 항상 위상을 추적하고, 최소 획득 시간 간격을 가지며, (거의) 즉시 위상 추적 시간 간격으로 시작한다는 점에서 유리하다.

Claims

수신된 데이터의 위상을 추적하는 위상 추적기(7)를 포함하는 시스템에 있어서,

상기 위상 추적기(7)는,

- 상기 수신된 데이터를 보간하고 적어도 2개의 보간 샘플 스트림을 생성하는 보간기(20)와,

- 보간 샘플에 대한 응답으로, 스트림마다 에러 신호를 생성하는 에러 검출기(21, 22)와,

- 에러 신호를 결합하여, 결합된 에러 신호를 생성하는 결합기(25)와,

- 결합된 에러 신호에 대한 응답으로 상기 보간기(20)에 제공될 지표 신호를 생성하여, 상기 지표 신호에 대한 응답으로 상기 보간기(20)를 조절하는 지표 생성기(26)를 포함하는

시스템.
제 1 항에 있어서,

상기 보간기(20)의 조절은 상기 보간 샘플의 샘플링 위상의 시프트를 포함하는

시스템.
제 2 항에 있어서,

상기 위상 추적기(7)는 에러 신호를 적분하는 적분기(23, 24)를 포함하는

시스템.
제 3 항에 있어서,

상기 결합기(25)는 결합된 에러 신호를 양자화하는 양자화기(70)를 포함하는

시스템.
제 4 항에 있어서,

상기 결합기(25)는 결합된 에러 신호를 필터링하여, 상기 양자화기(70)로 공급될 필터링된 결합 에러 신호를 생성하는 필터(71-78)를 포함하는

시스템.
제 5 항에 있어서,

상기 수신된 데이터는 동위상 데이터 및 직교 데이터를 포함하되,

각각의 보간 샘플 스트림은 동위상 보간 샘플 스트림 및 직교 보간 샘플 스 트림을 포함하고,

상기 에러 검출기(21, 22)는 동위상 보간 샘플을 수신하는 제 1 지연 소자(61) 및 직교 보간 샘플을 수신하는 제 2 지연 소자(62)를 포함하며,

상기 제 1 지연 소자(61)의 입력단은 제 1 가산기(65)의 포지티브 입력단에 연결되고,

상기 제 2 지연 소자(62)의 입력단은 제 2 가산기(66)의 포지티브 입력단에 연결되며,

상기 제 1 지연 소자(61)의 출력단은 제 3 지연 소자(63)의 입력단에 연결되고,

상기 제 2 지연 소자(62)의 출력단은 제 4 지연 소자(64)의 입력단에 연결되며,

상기 제 3 지연 소자(63)의 출력단은 상기 제 1 가산기(65)의 네거티브 입력단에 연결되고,

상기 제 4 지연 소자(64)의 출력단은 상기 제 2 가산기(66)의 네거티브 입력단에 연결되며,

상기 제 1 가산기(65)의 출력단은 제 1 승산기(67)의 제 1 입력단에 연결되고,

상기 제 2 가산기(66)의 출력단은 제 2 승산기(68)의 제 1 입력단에 연결되며,

상기 제 1 승산기(67)의 제 2 입력단은 상기 제 1 지연 소자(61)의 상기 출 력단에 연결되고,

상기 제 2 승산기(68)의 제 2 입력단은 상기 제 2 지연 소자(62)의 상기 출력단에 연결되며,

상기 제 1 승산기(68)의 출력단은 제 3 가산기(69)의 제 1 포지티브 입력단에 연결되고,

상기 제 2 승산기(68)의 출력단은 상기 제 3 가산기(69)의 제 2 포지티브 입력단에 연결되며,

상기 가산기(69)는 상기 에러 신호를 생성하여 상기 적분기(23, 24)에 공급하는 출력단을 포함하는

시스템.
제 6 항에 있어서,

상기 양자화기(70)는 위상 편이 방식(Phase Shift Keying) 슬라이서를 포함하되,

상기 필터(71-78)는 제 5 지연 소자(71) 및 제 6 지연 소자(72)를 포함하며,

상기 제 5 지연 소자(71)의 출력단은 제 3 승산기(73)의 제 1 입력단에 연결되고,

상기 제 6 지연 소자(72)의 출력단은 제 4 승산기(74)의 제 1 입력단에 연결되며,

상기 제 3 승산기(73)의 출력단은 제 4 가산기(75)의 제 1 포지티브 입력단에 연결되고,

상기 제 4 승산기(74)의 출력단은 제 5 가산기(76)의 제 1 포지티브 입력단에 연결되며,

상기 제 4 가산기(75)의 출력단은 상기 제 5 지연 소자(71)의 입력단 및 상기 위상 편이 방식 슬라이서의 제 1 입력단에 연결되고,

상기 제 5 가산기(76)의 출력단은 상기 제 6 지연 소자(72)의 입력단 및 상기 위상 편이 방식 슬라이서의 제 2 입력단에 연결되며,

상기 제 4 가산기(75)의 제 2 포지티브 입력단은 제 5 승산기(77)의 출력단에 연결되고,

상기 제 5 가산기(76)의 제 2 포지티브 입력단은 제 6 승산기(78)의 출력단에 연결되며,

상기 제 5 승산기(77)는 제 1 에러 신호를 수신하는 제 1 입력단 및 제 1 필터링 계수(μ)를 수신하는 제 2 입력단을 포함하고,

상기 제 6 승산기(78)는 제 2 에러 신호를 수신하는 제 1 입력단 및 상기 제 1 필터링 계수(μ)를 수신하는 제 2 입력단을 포함하며,

상기 제 3 승산기(73)는 제 2 필터링 계수(1 - μ)를 수신하는 제 2 입력단을 포함하고,

상기 제 4 승산기(74)는 상기 제 2 필터링 계수(1 - μ)를 수신하는 제 2 입력단을 포함하며,

상기 제 5 지연 소자(71) 및 상기 제 6 지연 소자(72)는 리셋될 수 있는

시스템.
수신된 데이터의 위상을 추적하는 위상 추적기(7)를 포함하는 디바이스에 있어서,

상기 위상 추적기(7)는,

- 상기 수신된 데이터를 보간하고 적어도 2개의 보간 샘플 스트림을 생성하는 보간기(20)와,

- 보간 샘플에 대한 응답으로, 스트림마다 에러 신호를 생성하는 에러 검출기(21, 22)와,

- 에러 신호를 결합하여, 결합된 에러 신호를 생성하는 결합기(25)와,

- 결합된 에러 신호에 대한 응답으로 상기 보간기(20)에 제공될 지표 신호를 생성하여, 상기 지표 신호에 대한 응답으로 상기 보간기(20)를 조절하는 지표 생성기(26)를 포함하는

디바이스.
수신된 데이터의 위상을 추적하는 위상 추적기(7)에 있어서,

상기 위상 추적기(7)는,

- 상기 수신된 데이터를 보간하고 적어도 2개의 보간 샘플 스트림을 생성하는 보간기(20)와,

- 보간 샘플에 대한 응답으로, 스트림마다 에러 신호를 생성하는 에러 검출기(21, 22)와,

- 에러 신호를 결합하여, 결합된 에러 신호를 생성하는 결합기(25)와,

- 결합된 에러 신호에 대한 응답으로 상기 보간기(20)에 제공될 지표 신호를 생성하여, 상기 지표 신호에 대한 응답으로 상기 보간기(20)를 조절하는 지표 생성기(26)를 포함하는

위상 추적기.
수신된 데이터의 위상을 추적하는 프로세서에 있어서,

상기 프로세서는,

- 상기 수신된 데이터를 보간하고 적어도 2개의 보간 샘플 스트림을 생성하는 보간 기능과,

- 보간 샘플에 대한 응답으로, 스트림마다 에러 신호를 생성하는 에러 검출 기능과,

- 에러 신호를 결합하여, 결합된 에러 신호를 생성하는 결합 기능과,

- 결합된 에러 신호에 대한 응답으로 상기 보간기(20)에 제공될 지표 신호를 생성하여, 상기 지표 신호에 대한 응답으로 상기 보간기(20)를 조절하는 지표 생성 기능을 포함하는

프로세서.
수신된 데이터의 위상을 추적하는 방법에 있어서,

상기 방법은,

- 상기 수신된 데이터를 보간하고 적어도 2개의 보간 샘플 스트림을 생성하는 단계와,

- 보간 샘플에 대한 응답으로, 스트림마다 에러 신호를 생성하는 단계와,

- 에러 신호를 결합하여, 결합된 에러 신호를 생성하는 단계와,

- 결합된 에러 신호에 대한 응답으로 지표 신호를 생성하여, 상기 지표 신호에 대한 응답으로 상기 보간 단계를 조절하는 지표 신호를 생성하는

방법.
수신된 데이터의 위상을 추적하는 프로세서 프로그램 제품에 있어서,

상기 프로세서 프로그램 제품은,

- 상기 수신된 데이터를 보간하고 적어도 2개의 보간 샘플 스트림을 생성하는 단계와,

- 보간 샘플에 대한 응답으로, 스트림마다 에러 신호를 생성하는 단계와,

- 에러 신호를 결합하여, 결합된 에러 신호를 생성하는 단계와,

- 결합된 에러 신호에 대한 응답으로 지표 신호를 생성하여, 상기 지표 신호에 대한 응답으로 상기 보간 단계를 조절하는 지표 신호를 생성하는

프로세서 프로그램 제품.