JPH0732408B2 - バースト検出装置 - Google Patents
バースト検出装置Info
- Publication number
- JPH0732408B2 JPH0732408B2 JP1152623A JP15262389A JPH0732408B2 JP H0732408 B2 JPH0732408 B2 JP H0732408B2 JP 1152623 A JP1152623 A JP 1152623A JP 15262389 A JP15262389 A JP 15262389A JP H0732408 B2 JPH0732408 B2 JP H0732408B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulation
- outputs
- data
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、TDMAパケット通信システムやバースト状の音
声あるいは、データ信号を扱うディジタル信号システム
に於いて、これらバースト信号を復調に先立って、バー
スト信号到来を検出する必要があり、このバースト信号
検出を有効に行うバースト信号復調装置に関する。
声あるいは、データ信号を扱うディジタル信号システム
に於いて、これらバースト信号を復調に先立って、バー
スト信号到来を検出する必要があり、このバースト信号
検出を有効に行うバースト信号復調装置に関する。
（従来の技術） 従来より、バースト状APSK変調信号を復調する手段とし
て、位相同期ループ（PLL）が広く用いられてきた。こ
の場合、各バースト毎にキャリア位相を短時間で再生す
る必要があり、この同期時間を短縮する目的で、各バー
ストの先頭部にプリアンブルとして無変調信号を付加す
るのが普通である。また、バースト到来的時にあらかじ
め定められたPLL制御フロー起動するタイミングを得る
ために、バースト信号到来を無変調信号から検出する手
段か必要となる。従来のバース検出装置を第２図に示
し、以下にその動作を図面を参照して簡単に説明する。
なお、本明細書において、図中で太線は直交信号（複素
信号）、細線は実数信号を示している。
て、位相同期ループ（PLL）が広く用いられてきた。こ
の場合、各バースト毎にキャリア位相を短時間で再生す
る必要があり、この同期時間を短縮する目的で、各バー
ストの先頭部にプリアンブルとして無変調信号を付加す
るのが普通である。また、バースト到来的時にあらかじ
め定められたPLL制御フロー起動するタイミングを得る
ために、バースト信号到来を無変調信号から検出する手
段か必要となる。従来のバース検出装置を第２図に示
し、以下にその動作を図面を参照して簡単に説明する。
なお、本明細書において、図中で太線は直交信号（複素
信号）、細線は実数信号を示している。
無変調信号をデータ先頭部にプリアンブルとして付加し
たバーストAPSK変調信号は、一旦、固定周波数の発振器
にて基底帯域へ周波数変換され、相直交する２チャネン
ルのアナログ信号となる。各々はアナログ／ディジタル
（A/D）変換器12により変調クロックのＮ倍（Ｎ＞０の
整数）のクロックにて標本化され、各標本化ビットｎ
（ｎ＞０の整数）からなるディジタル時系列データへ変
換される。その出力は第１のローパスフィルタ13によ
り、S/Nが改善された後、エンベロープ検出手段14によ
り絶対値が計算される。エンベロープ検出手段14に入力
される信号直交成分を各々Ｉ、Ｑとするとエンベロープ
ｐは次式により計算される。
たバーストAPSK変調信号は、一旦、固定周波数の発振器
にて基底帯域へ周波数変換され、相直交する２チャネン
ルのアナログ信号となる。各々はアナログ／ディジタル
（A/D）変換器12により変調クロックのＮ倍（Ｎ＞０の
整数）のクロックにて標本化され、各標本化ビットｎ
（ｎ＞０の整数）からなるディジタル時系列データへ変
換される。その出力は第１のローパスフィルタ13によ
り、S/Nが改善された後、エンベロープ検出手段14によ
り絶対値が計算される。エンベロープ検出手段14に入力
される信号直交成分を各々Ｉ、Ｑとするとエンベロープ
ｐは次式により計算される。
また、（１）式の平方根の計算は実際に実現する上では
困難であり、通常よく電力p2を検出値として評価するこ
とがある。あるいは、（１）式の近似として次の式もよ
く用いられる。
困難であり、通常よく電力p2を検出値として評価するこ
とがある。あるいは、（１）式の近似として次の式もよ
く用いられる。
ｐ＝|I|＋|Q|/2 （Ｉ≧Ｑ） |I|/2＋|Q| （Ｉ＜Ｑ） （２） この様に検出されたエンベロープ値は第２のローパスフ
ィルタ15に入力され、信号分散が改善される。その出力
は比較手段16で検出しきい値と比較され、それを越えた
時、バースト信号検出と判断される。
ィルタ15に入力され、信号分散が改善される。その出力
は比較手段16で検出しきい値と比較され、それを越えた
時、バースト信号検出と判断される。
（発明が解決しようとする課題） 以上が従来のバースト検出装置の概要である。この装置
か検出可能なバースト信号はデータ先頭部に無変調信号
のプリアンブルを付加したものであり、何らかの変調が
かかった信号、例えば、０п変調信号に対しては検出機
能を果たさなかった。また、最近バート状APSK変調信号
のキャリア同期に無変調信号を要せず０п変調しんごう
を用いる復調装置が提案された。よってプリアンブルと
してデータ先頭ぶに０п変調信号のみを付加したバース
ト信号の到来を検出する手段が必要となった。本発明の
目的は、０п変調信号のプリアンブルよりバースト信号
検出を行なうバースト検出装置を提供することにある。
か検出可能なバースト信号はデータ先頭部に無変調信号
のプリアンブルを付加したものであり、何らかの変調が
かかった信号、例えば、０п変調信号に対しては検出機
能を果たさなかった。また、最近バート状APSK変調信号
のキャリア同期に無変調信号を要せず０п変調しんごう
を用いる復調装置が提案された。よってプリアンブルと
してデータ先頭ぶに０п変調信号のみを付加したバース
ト信号の到来を検出する手段が必要となった。本発明の
目的は、０п変調信号のプリアンブルよりバースト信号
検出を行なうバースト検出装置を提供することにある。
（課題を解決するための手段） 本発明のバースト検出装置は、０п変調信号をデータ先
頭部にプリアンブルとして付加したバースト状振幅位相
偏移（APSK）変調信号を固定周波数の発振器にて基底帯
域へ周波数変換した相直交する２チャンネルのアナログ
信号を受け、各々を変調クロックのＮ倍（Ｎ＞０の整
数）の高速クロックにて標本化し、各標本値を量子化ビ
ットｎ（ｎ＞０の整数）からなるディジタル時系列デー
タへ変換するアナログ／ディジタル（A/D）変換器と、
前記A/D変換器の出力を受け、入力データに対し変調周
期毎にＮサンプル単位で１と−１を交互に乗ずる逆変調
手段と、前記逆変調手段の出力を受け、変調周期サンプ
ルデータ２点を抽出し、その出力を奇数サンプル系列デ
ータと偶数サンプル系列データとに分配するサンプラ
と、前記サンプラの出力である奇数サンプル系列データ
と偶数サンプル系列データの各々を受け、その信号対雑
音電力比（S/N）を改善する第１及び、第２のローパス
フィルタと、前記第１及び、第２のローパスフイルタの
各々の出力を受け、その絶対値を計算する第１及び、第
２のエンベロープ検出手段と、前記第１及び、第２のエ
ンベロープ検出手段の出力を受け、その信号分散を改善
する第３及び、第４のローパスフィルタと、前記第３及
び、第４のローパスフィルタの出力を受け、その絶対値
を計算する第３のエンベロープ検出手段と、前記エンベ
ロープ検出手段の出力を受け、検出閾値と比較しバース
ト信号の到来を検出する比較手段とを備えている。
頭部にプリアンブルとして付加したバースト状振幅位相
偏移（APSK）変調信号を固定周波数の発振器にて基底帯
域へ周波数変換した相直交する２チャンネルのアナログ
信号を受け、各々を変調クロックのＮ倍（Ｎ＞０の整
数）の高速クロックにて標本化し、各標本値を量子化ビ
ットｎ（ｎ＞０の整数）からなるディジタル時系列デー
タへ変換するアナログ／ディジタル（A/D）変換器と、
前記A/D変換器の出力を受け、入力データに対し変調周
期毎にＮサンプル単位で１と−１を交互に乗ずる逆変調
手段と、前記逆変調手段の出力を受け、変調周期サンプ
ルデータ２点を抽出し、その出力を奇数サンプル系列デ
ータと偶数サンプル系列データとに分配するサンプラ
と、前記サンプラの出力である奇数サンプル系列データ
と偶数サンプル系列データの各々を受け、その信号対雑
音電力比（S/N）を改善する第１及び、第２のローパス
フィルタと、前記第１及び、第２のローパスフイルタの
各々の出力を受け、その絶対値を計算する第１及び、第
２のエンベロープ検出手段と、前記第１及び、第２のエ
ンベロープ検出手段の出力を受け、その信号分散を改善
する第３及び、第４のローパスフィルタと、前記第３及
び、第４のローパスフィルタの出力を受け、その絶対値
を計算する第３のエンベロープ検出手段と、前記エンベ
ロープ検出手段の出力を受け、検出閾値と比較しバース
ト信号の到来を検出する比較手段とを備えている。
（実施例） 次に本発明について図面を参照して説明する。第１図は
本発明の一実施例を示す図である。図中で太線は直交信
号（または複素信号）、細線は実数信号を示す。
本発明の一実施例を示す図である。図中で太線は直交信
号（または複素信号）、細線は実数信号を示す。
まず第１図に示すバースト信号復調装置には、０п変調
信号をデータ先端部にプリアンブルとして付加したバー
スト状APSK変調信号が到来する。この信号は、一旦、固
定周波数の発振器にて基底帯域へ周波数変換され相直交
する２チャンネルのアナログ信号となる。A/D変換器１
は、各々を変調クロックのＮ倍（Ｎ＞０の整数）の高速
クロックにて標本化し、各標本値を量子化ビットｎ（ｎ
＞０の整数）からなるディジタル時系列データへ変換す
る。その出力を受け、逆変調手段２は変調周期毎にＮサ
ンフル単位で１と−１を交互に乗ずる動作をする。この
時点では、依然ビット周期は確立しておらず入力データ
に対してＮサンプルごとに乗数１と−１を切り替えるタ
イミングは不定である。この出力を受け、サンプラ３
は、変調周期毎のＮサンプルデータから２分の１変調周
期のサンプルデータ２点を抽出し、その出力を奇数サン
プル系列データSd（2l−１）（ｌ＝1,2,3,…）と偶数サ
ンプル系列データSd（2l）（ｌ＝1,2,3,…）とに分配す
る。データSd（2l−１）とSd（2l）の各々は、第１及
び、第２のローパスフィルタ４、５に入力されS/Nが改
善される。各々の出力は、第１及び、第２のエンベロー
プ検出手段６、７で絶対値が計算され、再度第３及び、
第４のローパスフィルタ８、９に入力され信号分散が改
善される。第３及び、第４のローパスフィルタ８、９の
出力データをSd（2l−１）（ｌ＝1,2,3,…）とSd（2l）
（ｌ＝1,2,3,…）とすると第３のエンベロープ検出手段
10は、データSd（2l−１）とSd（2l）とから絶対値を計
算する。
信号をデータ先端部にプリアンブルとして付加したバー
スト状APSK変調信号が到来する。この信号は、一旦、固
定周波数の発振器にて基底帯域へ周波数変換され相直交
する２チャンネルのアナログ信号となる。A/D変換器１
は、各々を変調クロックのＮ倍（Ｎ＞０の整数）の高速
クロックにて標本化し、各標本値を量子化ビットｎ（ｎ
＞０の整数）からなるディジタル時系列データへ変換す
る。その出力を受け、逆変調手段２は変調周期毎にＮサ
ンフル単位で１と−１を交互に乗ずる動作をする。この
時点では、依然ビット周期は確立しておらず入力データ
に対してＮサンプルごとに乗数１と−１を切り替えるタ
イミングは不定である。この出力を受け、サンプラ３
は、変調周期毎のＮサンプルデータから２分の１変調周
期のサンプルデータ２点を抽出し、その出力を奇数サン
プル系列データSd（2l−１）（ｌ＝1,2,3,…）と偶数サ
ンプル系列データSd（2l）（ｌ＝1,2,3,…）とに分配す
る。データSd（2l−１）とSd（2l）の各々は、第１及
び、第２のローパスフィルタ４、５に入力されS/Nが改
善される。各々の出力は、第１及び、第２のエンベロー
プ検出手段６、７で絶対値が計算され、再度第３及び、
第４のローパスフィルタ８、９に入力され信号分散が改
善される。第３及び、第４のローパスフィルタ８、９の
出力データをSd（2l−１）（ｌ＝1,2,3,…）とSd（2l）
（ｌ＝1,2,3,…）とすると第３のエンベロープ検出手段
10は、データSd（2l−１）とSd（2l）とから絶対値を計
算する。
第３図は、無雑音時のアナログ入力信号エンベロープに
対するサンプルデータSd（2l−１）とSd（2l）を示して
いるが、各々のサンプルタイミングT2l-1とT2lはビット
タイミングに同期していないため、いずれのサンプルも
最大のエンベロープ値を示すとは限らない。エンベロー
プ検出値を最大かつ一定にするため、変調周期１シンボ
ル間のエンベロープ波形が正弦波の半周期波形に近似し
ている点に注目し、サンプルデータSd（2l−１）とSd
（2l）を相直交する信号と仮定して絶対値を計算する事
により、常に信号点のエンベロープ値と同様の出力が得
られる。比較手段16は第３のエンベロープ検出手段10の
出力の検出しきい値とを比較し、それを越えた時、バー
スト信号検出と判断する。以上が本発明によるバースト
検出装置であるが第１図で逆変調手段２をサンプラ３の
後に置きサンプラ３が分配した２系列のサンプルデータ
を各々逆変調する構成も当然考えられ、本質できには第
１図と変わりない。
対するサンプルデータSd（2l−１）とSd（2l）を示して
いるが、各々のサンプルタイミングT2l-1とT2lはビット
タイミングに同期していないため、いずれのサンプルも
最大のエンベロープ値を示すとは限らない。エンベロー
プ検出値を最大かつ一定にするため、変調周期１シンボ
ル間のエンベロープ波形が正弦波の半周期波形に近似し
ている点に注目し、サンプルデータSd（2l−１）とSd
（2l）を相直交する信号と仮定して絶対値を計算する事
により、常に信号点のエンベロープ値と同様の出力が得
られる。比較手段16は第３のエンベロープ検出手段10の
出力の検出しきい値とを比較し、それを越えた時、バー
スト信号検出と判断する。以上が本発明によるバースト
検出装置であるが第１図で逆変調手段２をサンプラ３の
後に置きサンプラ３が分配した２系列のサンプルデータ
を各々逆変調する構成も当然考えられ、本質できには第
１図と変わりない。
（発明の効果） 以上説明したように本発明では、従来のバースト検出装
置では不可能であった０п変調プリアンブルをもつバー
スト信号の到来を検出でき、また、全ディジタル的であ
るため、無調整かつIC化が容易でディジタル信号処理プ
ロセッサ（DSP）を用いたソフトウェア処理も行える等
の効果が期待できる
置では不可能であった０п変調プリアンブルをもつバー
スト信号の到来を検出でき、また、全ディジタル的であ
るため、無調整かつIC化が容易でディジタル信号処理プ
ロセッサ（DSP）を用いたソフトウェア処理も行える等
の効果が期待できる
第１図は本発明の一実施例を示すブロック図、第２図は
従来技術を説明するための図、第３図は本発明の動作を
説明するための図である。 図において、１……A/D変換器、２……逆変調手段、３
……サンプラ、4,5,8,9,13,15……ローパスフィルタ、
6,7,10,14……エンベロープ検出手段、11,16……比較手
段。
従来技術を説明するための図、第３図は本発明の動作を
説明するための図である。 図において、１……A/D変換器、２……逆変調手段、３
……サンプラ、4,5,8,9,13,15……ローパスフィルタ、
6,7,10,14……エンベロープ検出手段、11,16……比較手
段。
Claims (1)
- 【請求項１】０п変調信号をデータ先頭部にプリアンブ
ルとして付加したバースト状振幅位相偏移（APSK）変調
信号を固定周波数の発振器にて基底帯域へ周波数変換し
た相直交する２チャンネルのアナログ信号を受け、各々
を変調クロックのＮ倍（Ｎ＞０の整数）の高速クロック
にて標本化し、各標本値を量子化ビットｎ（ｎ＞０の整
数）からなるディジタル時系列データへ変換するアナロ
グ／ディジタル（A/D）変換器と、前記A/D変換器の出力
を受け、入力データに対し変調周期毎にＮサンプル単位
で１と−１を交互に乗ずる逆変調手段と、前記逆変調手
段の出力を受け、変調周期サンプルデータ２点を抽出
し、その出力を奇数サンプル系列データと偶数サンプル
系列データとに分配するサンプラと、前記サンプラの出
力である奇数サンプル系列データと偶数サンプル系列デ
ータの各々を受け、その信号対雑音電力比（S/N）を改
善する第１及び、第２のローパスフィルタと、前記第１
及び、第２のローパスフイルタの各々の出力を受け、そ
の絶対値を計算する第１及び、第２のエンベロープ検出
手段と、前記第１及び、第２のエンベロープ検出手段の
出力を受け、その信号分散を改善する第３及び、第４の
ローパスフィルタと、前記第３及び、第４のローパスフ
ィルタの出力を受け、その絶対値を計算する第３のエン
ベロープ検出手段と、前記エンベロープ検出手段の出力
を受け、検出閾値と比較しバースト信号の到来を検出す
る比較手段とを備えたことを特徴とするバースト検出装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152623A JPH0732408B2 (ja) | 1989-06-14 | 1989-06-14 | バースト検出装置 |
| CA002018855A CA2018855C (en) | 1989-06-14 | 1990-06-13 | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
| US07/537,354 US5170415A (en) | 1989-06-14 | 1990-06-13 | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
| AU57165/90A AU624251B2 (en) | 1989-06-14 | 1990-06-14 | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152623A JPH0732408B2 (ja) | 1989-06-14 | 1989-06-14 | バースト検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0316451A JPH0316451A (ja) | 1991-01-24 |
| JPH0732408B2 true JPH0732408B2 (ja) | 1995-04-10 |
Family
ID=15544426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152623A Expired - Fee Related JPH0732408B2 (ja) | 1989-06-14 | 1989-06-14 | バースト検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732408B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6899205B2 (ja) * | 2016-09-21 | 2021-07-07 | 横河電機株式会社 | 周期検出装置および周期検出方法 |
-
1989
- 1989-06-14 JP JP1152623A patent/JPH0732408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316451A (ja) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| EP0746931A1 (en) | Digital demodulator with frequency and timing control | |
| EP0148198A1 (en) | DATA DETECTOR USING PROBABILISTIC INFORMATION IN RECEIVED SIGNALS. | |
| EP0381637B1 (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US5640427A (en) | Demodulator | |
| US6377634B1 (en) | Circuit for reproducing bit timing and method of reproducing bit timing | |
| US5073904A (en) | Digital signal processing type demodulation method and demodulation circuit | |
| US7130360B2 (en) | Apparatus and method for receiving digital signal | |
| CA2110017C (en) | Dqpsk delay detection circuit that produces stable clock signal in response to both i and q signals | |
| JPH0732408B2 (ja) | バースト検出装置 | |
| JP3120136B2 (ja) | Ｔｄｍａデータ受信装置 | |
| US5291527A (en) | Communication system and demodulator used in communication system | |
| US6026131A (en) | Automatic gain control systems | |
| US7016442B2 (en) | Demodulation method | |
| JPH0744576B2 (ja) | バースト信号復調装置 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP3049587B2 (ja) | 復調装置 | |
| KR100547770B1 (ko) | 디지털 수신기의 심볼동기 록 검출 장치 및 그 방법 | |
| JP2875467B2 (ja) | 同期加算装置 | |
| JPH06141048A (ja) | 信号検出方式及びバースト復調装置 | |
| JPH1093646A (ja) | ディジタル直交検波回路 | |
| JP2744540B2 (ja) | デジタル信号受信装置 | |
| JPH0720146B2 (ja) | バースト信号復調装置 | |
| JPH06268697A (ja) | 位相偏移変調信号のクロック同期方法及びクロック同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |