JP2875467B2 - 同期加算装置 - Google Patents
同期加算装置Info
- Publication number
- JP2875467B2 JP2875467B2 JP5308582A JP30858293A JP2875467B2 JP 2875467 B2 JP2875467 B2 JP 2875467B2 JP 5308582 A JP5308582 A JP 5308582A JP 30858293 A JP30858293 A JP 30858293A JP 2875467 B2 JP2875467 B2 JP 2875467B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform shaping
- frequency
- filter
- squaring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 24
- 238000007493 shaping process Methods 0.000 claims description 44
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000003786 synthesis reaction Methods 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000005070 sampling Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、デジタル通信の受信機
等において、シンボル識別のためにサンプリングされた
受信信号のパワーを同期加算する同期加算装置に関し、
特に、小規模の回路によってそれを実現したものであ
る。
等において、シンボル識別のためにサンプリングされた
受信信号のパワーを同期加算する同期加算装置に関し、
特に、小規模の回路によってそれを実現したものであ
る。
【０００２】
【従来の技術】デジタル通信においては、受信側は、受
信信号の内から、送信側におけるシンボル（１、０）の
送信時期に対応する時点の受信信号レベルを抽出し、抽
出した信号レベルと閾値との大小を比較して元のシンボ
ルを再生する。
信信号の内から、送信側におけるシンボル（１、０）の
送信時期に対応する時点の受信信号レベルを抽出し、抽
出した信号レベルと閾値との大小を比較して元のシンボ
ルを再生する。
【０００３】狭帯域でデジタル・データを伝送する場合
には、ナイキスト特性の伝送が行なわれ、通常、送信側
と受信側とで、同じルートナイキスト特性のフィルタが
使用される。このようなデジタル伝送では、受信信号か
らシンボルを抽出するためのシンボル・タイミングは、
受信アンプにリミッタアンプを用いない限り、受信信号
の包絡線が最大となる点から得ることができる。
には、ナイキスト特性の伝送が行なわれ、通常、送信側
と受信側とで、同じルートナイキスト特性のフィルタが
使用される。このようなデジタル伝送では、受信信号か
らシンボルを抽出するためのシンボル・タイミングは、
受信アンプにリミッタアンプを用いない限り、受信信号
の包絡線が最大となる点から得ることができる。
【０００４】そこで受信側では、受信信号をシンボル・
クロック（シンボルの送信周波数）の整数（Ｎ）倍のサ
ンプリング周波数でデジタル化した後、これらのサンプ
ルにおけるＮ番目毎のサンプルの二乗平均値を同期加算
し、その加算値が最大となるＮ番目毎のサンプルを、送
信シンボルを表わすものとして検出する。
クロック（シンボルの送信周波数）の整数（Ｎ）倍のサ
ンプリング周波数でデジタル化した後、これらのサンプ
ルにおけるＮ番目毎のサンプルの二乗平均値を同期加算
し、その加算値が最大となるＮ番目毎のサンプルを、送
信シンボルを表わすものとして検出する。
【０００５】デジタル通信では、通信の効率化を図るた
めに、搬送周波数を中心周波数から少しずつ変位させた
複数のサブキャリアを使用して多値を送信することが行
なわれているが、この通信方式の場合には、シンボル・
タイミングの検出に当たり、サブキャリア毎の包絡線の
和を用いることにより、その検出性能を向上させること
ができる。
めに、搬送周波数を中心周波数から少しずつ変位させた
複数のサブキャリアを使用して多値を送信することが行
なわれているが、この通信方式の場合には、シンボル・
タイミングの検出に当たり、サブキャリア毎の包絡線の
和を用いることにより、その検出性能を向上させること
ができる。
【０００６】この同期加算を行なう従来の同期加算装置
は、図３に示すように、各サブキャリアにおける受信信
号の同相成分（Ｉ信号）11をシンボル・クロックのＮ倍
のサンプリング周波数でデジタル化するＡ／Ｄ変換器21
と、各サブキャリアにおける受信信号の直交成分（Ｑ信
号）12を同様のサンプリング周波数でデジタル化するＡ
／Ｄ変換器22と、デジタル化された各サブキャリアの信
号23、24の中心周波数を一致させるために各サブキャリ
アに応じた周波数変換を施す周波数変換器31、32、33、
34と、中心周波数の一致した各サブキャリアのＩ信号お
よびＱ信号のそれぞれに共通のフィルタ特性を適用して
波形整形する波形整形フィルタ51、52、53、54、55、5
6、57、58と、波形整形後の信号61、62、63、64、65、6
6、67、68を２乗する２乗回路71、72、73、74、75、7
6、77、78と、各２乗回路71〜78の出力を加算する加算
器81と、加算器81の出力を前回までの対応するサンプリ
ング期間の積算値に加算する加算回路82と、その加算結
果をそのサンプリング期間別に区分して記憶するメモリ
83と、この加算結果が最大となるサンプリング期間のサ
ンプルを検出する識別点検出回路84とを備えている。
は、図３に示すように、各サブキャリアにおける受信信
号の同相成分（Ｉ信号）11をシンボル・クロックのＮ倍
のサンプリング周波数でデジタル化するＡ／Ｄ変換器21
と、各サブキャリアにおける受信信号の直交成分（Ｑ信
号）12を同様のサンプリング周波数でデジタル化するＡ
／Ｄ変換器22と、デジタル化された各サブキャリアの信
号23、24の中心周波数を一致させるために各サブキャリ
アに応じた周波数変換を施す周波数変換器31、32、33、
34と、中心周波数の一致した各サブキャリアのＩ信号お
よびＱ信号のそれぞれに共通のフィルタ特性を適用して
波形整形する波形整形フィルタ51、52、53、54、55、5
6、57、58と、波形整形後の信号61、62、63、64、65、6
6、67、68を２乗する２乗回路71、72、73、74、75、7
6、77、78と、各２乗回路71〜78の出力を加算する加算
器81と、加算器81の出力を前回までの対応するサンプリ
ング期間の積算値に加算する加算回路82と、その加算結
果をそのサンプリング期間別に区分して記憶するメモリ
83と、この加算結果が最大となるサンプリング期間のサ
ンプルを検出する識別点検出回路84とを備えている。
【０００７】この図３の装置は、データが４つのサブキ
ャリアで伝送され、また、Ａ／Ｄ変換が７倍のオーバー
サンプリング（Ｎ＝７）によって行なわれる場合の構成
を示している。
ャリアで伝送され、また、Ａ／Ｄ変換が７倍のオーバー
サンプリング（Ｎ＝７）によって行なわれる場合の構成
を示している。
【０００８】この同期加算装置では、４つのサブキャリ
アで伝送されたデータが直交検波によりＩ信号11とＱ信
号12とに分離された後、Ａ／Ｄ変換器21、22に入力さ
れ、ここでシンボル・クロックの７倍のサンプリング周
波数でデジタル化される。
アで伝送されたデータが直交検波によりＩ信号11とＱ信
号12とに分離された後、Ａ／Ｄ変換器21、22に入力さ
れ、ここでシンボル・クロックの７倍のサンプリング周
波数でデジタル化される。
【０００９】デジタル化されたＩ信号23とＱ信号24と
は、次いで周波数変換器31〜34に入力する。４つのサブ
キャリアは、それぞれ、中心周波数から−３△ω、−△
ω、△ωおよび３△ωだけ外れた搬送波周波数を有して
いるため、周波数変換器31〜34は、各サブキャリアのＩ
信号23およびＱ信号24に対して、それぞれのサブキャリ
アに応じた周波数変換を行ない、各Ｉ信号23およびＱ信
号24の中心周波数を一致させる。図４には、この時の周
波数変換の状況を示しており、中心から△ωだけずれて
いる周波数（ａ）が、周波数変換器の処理で＋△ω移動
し、サブキャリアは（ｂ）の状態に変換される。
は、次いで周波数変換器31〜34に入力する。４つのサブ
キャリアは、それぞれ、中心周波数から−３△ω、−△
ω、△ωおよび３△ωだけ外れた搬送波周波数を有して
いるため、周波数変換器31〜34は、各サブキャリアのＩ
信号23およびＱ信号24に対して、それぞれのサブキャリ
アに応じた周波数変換を行ない、各Ｉ信号23およびＱ信
号24の中心周波数を一致させる。図４には、この時の周
波数変換の状況を示しており、中心から△ωだけずれて
いる周波数（ａ）が、周波数変換器の処理で＋△ω移動
し、サブキャリアは（ｂ）の状態に変換される。
【００１０】周波数変換器31〜34で処理された信号41〜
48は、波形整形フィルタ51〜58に入力する。これらの波
形整形フィルタ51〜58は、図４（ｂ）の四角形で示され
る、中心周波数の前後一定幅の周波数の信号を取出すこ
とができる特性を備えており、この波形整形フィルタ
で、図４（ｃ）に示す信号が取出される。
48は、波形整形フィルタ51〜58に入力する。これらの波
形整形フィルタ51〜58は、図４（ｂ）の四角形で示され
る、中心周波数の前後一定幅の周波数の信号を取出すこ
とができる特性を備えており、この波形整形フィルタ
で、図４（ｃ）に示す信号が取出される。
【００１１】各波形整形フィルタ51〜58の出力は、２乗
回路71〜78で２乗され、包絡線が求められる。２乗回路
71〜78の出力は、加算器81で加算され、４つのサブキャ
リアの包絡線の和が算出される。
回路71〜78で２乗され、包絡線が求められる。２乗回路
71〜78の出力は、加算器81で加算され、４つのサブキャ
リアの包絡線の和が算出される。
【００１２】加算器81の算出した値は、加算回路82にお
いて、メモリ83に記憶されているこれまでの値に加算さ
れる。メモリ83には、オーバーサンプリング数７に対応
して、サンプリング期間１から７までに別けて、それま
での積算値が記憶されており、今、加算器81の算出した
値がサンプリング期間２における値であるときは、それ
までのサンプリング期間２の積算値がメモリ83から読み
出され、その値と加算器81から出力された値とが加算回
路82で加算され、その結果が再びメモリ83のサンプリン
グ期間２の積算値を格納すべき箇所に記憶される。
いて、メモリ83に記憶されているこれまでの値に加算さ
れる。メモリ83には、オーバーサンプリング数７に対応
して、サンプリング期間１から７までに別けて、それま
での積算値が記憶されており、今、加算器81の算出した
値がサンプリング期間２における値であるときは、それ
までのサンプリング期間２の積算値がメモリ83から読み
出され、その値と加算器81から出力された値とが加算回
路82で加算され、その結果が再びメモリ83のサンプリン
グ期間２の積算値を格納すべき箇所に記憶される。
【００１３】識別点検出回路84は、こうしてある時間分
加算されて、メモリ83に格納されたサンプリング期間別
の加算値の中で、最大の値を検出し、そのサンプリング
期間に該当するサンプルをシンボル再現のための最適サ
ンプルとして識別する。
加算されて、メモリ83に格納されたサンプリング期間別
の加算値の中で、最大の値を検出し、そのサンプリング
期間に該当するサンプルをシンボル再現のための最適サ
ンプルとして識別する。
【００１４】
【発明が解決しようとする課題】しかし、従来の同期加
算装置では、４つのサブキャリアの包絡線を求めるため
に周波数変換処理を４回、フィルタ処理を８回行なわな
ければならない。つまり、周波数変換処理は、サブキャ
リア数だけ、また、フィルタ処理は、サブキャリア数の
２倍だけ必要になる。
算装置では、４つのサブキャリアの包絡線を求めるため
に周波数変換処理を４回、フィルタ処理を８回行なわな
ければならない。つまり、周波数変換処理は、サブキャ
リア数だけ、また、フィルタ処理は、サブキャリア数の
２倍だけ必要になる。
【００１５】こうした大量の周波数変換処理やフィルタ
処理を、ハードウェアの拡充によって対処しようとする
と、回路規模が大きくなり、また、ソフトウェアで実現
しようとすると、リアルタイムでの処理が困難になると
いう問題点を有している。
処理を、ハードウェアの拡充によって対処しようとする
と、回路規模が大きくなり、また、ソフトウェアで実現
しようとすると、リアルタイムでの処理が困難になると
いう問題点を有している。
【００１６】本発明は、こうした従来の問題点を解決す
るものであり、小規模の回路構成により従来の装置と同
じ機能を果たすことができる同期加算装置を提供するこ
とを目的としている。
るものであり、小規模の回路構成により従来の装置と同
じ機能を果たすことができる同期加算装置を提供するこ
とを目的としている。
【００１７】
【課題を解決するための手段】そこで、本発明では、複
数のサブキャリアを通じて伝送された受信信号をサンプ
リングしてデジタル化するＡ／Ｄ変換手段と、各サンプ
ルの同期加算値を算出する算出手段とを備える同期加算
装置において、Ａ／Ｄ変換手段から出力される信号の周
波数を後続する合成型波形整形フィルタの周波数特性に
合わせるために変換する周波数変換手段と、一つ置きの
サブキャリアを波形整形する合成型波形整形フィルタ
と、合成型波形整形フィルタの出力を２乗する２乗手段
と、２乗手段の出力の和から高調波成分を除く低域通過
フィルタとを設けている。
数のサブキャリアを通じて伝送された受信信号をサンプ
リングしてデジタル化するＡ／Ｄ変換手段と、各サンプ
ルの同期加算値を算出する算出手段とを備える同期加算
装置において、Ａ／Ｄ変換手段から出力される信号の周
波数を後続する合成型波形整形フィルタの周波数特性に
合わせるために変換する周波数変換手段と、一つ置きの
サブキャリアを波形整形する合成型波形整形フィルタ
と、合成型波形整形フィルタの出力を２乗する２乗手段
と、２乗手段の出力の和から高調波成分を除く低域通過
フィルタとを設けている。
【００１８】
【作用】そのため、４本のサブキャリアによって信号を
伝送する場合、Ｉ信号およびＱ信号のそれぞれについて
２つの合成型波形整形フィルタ、従って合計４つの合成
型波形整形フィルタを用いることにより同期加算が可能
になる。また、２乗手段の数も、合成型波形整形フィル
タと同じ数で足りる。
伝送する場合、Ｉ信号およびＱ信号のそれぞれについて
２つの合成型波形整形フィルタ、従って合計４つの合成
型波形整形フィルタを用いることにより同期加算が可能
になる。また、２乗手段の数も、合成型波形整形フィル
タと同じ数で足りる。
【００１９】この２乗手段は、合成型波形整形フィルタ
が取り出した複数のサブキャリアの信号を纏めて２乗す
るために、その出力には、包絡線成分と、その高調波成
分とが含まれるが、高調波成分は低域通過フィルタで除
くことができるため、包絡線成分のみの取出しが可能と
なる。
が取り出した複数のサブキャリアの信号を纏めて２乗す
るために、その出力には、包絡線成分と、その高調波成
分とが含まれるが、高調波成分は低域通過フィルタで除
くことができるため、包絡線成分のみの取出しが可能と
なる。
【００２０】合成型波形整形フィルタが一つ置きのサブ
キャリアを取り出しているため、２乗により生じる高調
波成分の包絡線への洩れ込みは少なく、正確な同期加算
が可能になる。
キャリアを取り出しているため、２乗により生じる高調
波成分の包絡線への洩れ込みは少なく、正確な同期加算
が可能になる。
【００２１】
【実施例】本発明の実施例における同期加算装置は、図
１に示すように、入力するＩ信号11およびＱ信号12をシ
ンボル・レートの数倍の速度でサンプリングしてデジタ
ル化するＡ／Ｄ変換器21および22と、入力信号の周波数
を後続する合成型波形整形フィルタの周波数特性に合わ
せるために周波数変換する周波数変換器35および36と、
一つ置きのサブキャリアに対する波形整形特性を持つ合
成型波形整形フィルタ１、２、３、４と、合成型波形整
形フィルタ１〜４の出力を２乗する２乗回路５、６、
７、８と、２乗回路５〜８の出力を加算する加算器９
と、加算器９の出力から２乗の際に生じた高調波成分を
取除く低域通過型フィルタ（ＬＰＦ）10と、ＬＰＦ10の
出力をメモリに記憶された積算値に加算する加算回路82
と、各サンプリング期間別の積算値を記憶するメモリ83
と、この積算値の最大値から送信シンボルを再生すべき
サンプルを検出する識別点検出回路84とを備えている。
１に示すように、入力するＩ信号11およびＱ信号12をシ
ンボル・レートの数倍の速度でサンプリングしてデジタ
ル化するＡ／Ｄ変換器21および22と、入力信号の周波数
を後続する合成型波形整形フィルタの周波数特性に合わ
せるために周波数変換する周波数変換器35および36と、
一つ置きのサブキャリアに対する波形整形特性を持つ合
成型波形整形フィルタ１、２、３、４と、合成型波形整
形フィルタ１〜４の出力を２乗する２乗回路５、６、
７、８と、２乗回路５〜８の出力を加算する加算器９
と、加算器９の出力から２乗の際に生じた高調波成分を
取除く低域通過型フィルタ（ＬＰＦ）10と、ＬＰＦ10の
出力をメモリに記憶された積算値に加算する加算回路82
と、各サンプリング期間別の積算値を記憶するメモリ83
と、この積算値の最大値から送信シンボルを再生すべき
サンプルを検出する識別点検出回路84とを備えている。
【００２２】この装置のＡ／Ｄ変換器21、22には、図２
（ａ）に示すように、中心周波数から−３△ω、−△
ω、△ωおよび３△ωだけ外れた４本のサブキャリアa
1、a2、a3、a4によって伝送される受信信号の同相成分
（Ｉ信号）11または直交成分（Ｑ信号）12が入力し、Ａ
／Ｄ変換器21、22は、この入力信号をシンボル・レート
の整数倍のサンプリング速度でデジタル化する。
（ａ）に示すように、中心周波数から−３△ω、−△
ω、△ωおよび３△ωだけ外れた４本のサブキャリアa
1、a2、a3、a4によって伝送される受信信号の同相成分
（Ｉ信号）11または直交成分（Ｑ信号）12が入力し、Ａ
／Ｄ変換器21、22は、この入力信号をシンボル・レート
の整数倍のサンプリング速度でデジタル化する。
【００２３】Ａ／Ｄ変換器21、22の出力23、24は、それ
ぞれ周波数変換器35および周波数変換器36に入力し、周
波数変換器35は、図２（ｂ）に示すように、入力信号の
周波数を＋△ωだけ変換し、また、周波数変換器36は、
図２（ｄ）に示すように、入力信号の周波数を−△ωだ
け変換する。
ぞれ周波数変換器35および周波数変換器36に入力し、周
波数変換器35は、図２（ｂ）に示すように、入力信号の
周波数を＋△ωだけ変換し、また、周波数変換器36は、
図２（ｄ）に示すように、入力信号の周波数を−△ωだ
け変換する。
【００２４】周波数変換器35で周波数変換されたＩ信号
13は合成型波形整形フィルタ１に入力し、Ｑ信号14は合
成型波形整形フィルタ２に入力する。また、周波数変換
器36で周波数変換されたＩ信号15は合成型波形整形フィ
ルタ３に入力し、Ｑ信号16は合成型波形整形フィルタ４
に入力する。
13は合成型波形整形フィルタ１に入力し、Ｑ信号14は合
成型波形整形フィルタ２に入力する。また、周波数変換
器36で周波数変換されたＩ信号15は合成型波形整形フィ
ルタ３に入力し、Ｑ信号16は合成型波形整形フィルタ４
に入力する。
【００２５】各合成型波形整形フィルタ１〜４は、図２
（ｂ）および（ｄ）にb1およびb2として示すように、一
つ置きのサブキャリアの波形整形を行なう特性を持つ。
この合成型波形整形フィルタ１または２で波形整形を受
けたＩ信号17およびＱ信号18は、図２（ｃ）に示す波形
に整形され、また、合成型波形整形フィルタ３または４
で波形整形を受けたＩ信号19およびＱ信号20は、図２
（ｅ）に示す波形に整形される。
（ｂ）および（ｄ）にb1およびb2として示すように、一
つ置きのサブキャリアの波形整形を行なう特性を持つ。
この合成型波形整形フィルタ１または２で波形整形を受
けたＩ信号17およびＱ信号18は、図２（ｃ）に示す波形
に整形され、また、合成型波形整形フィルタ３または４
で波形整形を受けたＩ信号19およびＱ信号20は、図２
（ｅ）に示す波形に整形される。
【００２６】各合成型波形整形フィルタ１〜４から出力
された信号17〜20は、それぞれ２乗回路５、６、７、８
で２乗され、加算器９で加算される。
された信号17〜20は、それぞれ２乗回路５、６、７、８
で２乗され、加算器９で加算される。
【００２７】加算器９の出力は、２乗回路５〜８での２
乗のために、図２（ｆ）に示すように、包絡線成分c1の
他に、その４倍の高調波成分c2、c3を有している。これ
らの高調波成分c2、c3は、図２（ｆ）のｄのフィルタ特
性を持つ低域通過型フィルタ10で除去され、図２（ｇ）
に示す包絡線の成分のみが加算回路82に入力する。
乗のために、図２（ｆ）に示すように、包絡線成分c1の
他に、その４倍の高調波成分c2、c3を有している。これ
らの高調波成分c2、c3は、図２（ｆ）のｄのフィルタ特
性を持つ低域通過型フィルタ10で除去され、図２（ｇ）
に示す包絡線の成分のみが加算回路82に入力する。
【００２８】加算回路82、メモリ83および識別点検出回
路84の動作は、従来の装置（図３）のそれと変わりが無
い。
路84の動作は、従来の装置（図３）のそれと変わりが無
い。
【００２９】この同期加算装置において、包絡線の信号
が得られるまでの過程を数式を用いて説明する。
が得られるまでの過程を数式を用いて説明する。
【００３０】４本のサブキャリアで伝送されるこの装置
への受信信号は、（式１）のＡによって表わすことがで
きる。なお、添え字の１、２、３、４は、それぞれサブ
キャリアの１、２、３、４を表わし、また、（式１）
は、（式２）（式３）（式４）および（式５）で表わさ
れた関係を利用して表現している。（なお、式中、△ω
はδωと表記する。） Ａ＝ａ1ｅjθ 1ｅ-j3δ ω t+ａ2ｅjθ 2ｅ-jδ ω t+ａ3ｅjθ 3ejδ ω t+a 4 ejθ 4ｅj3δ ω t (1) i1+jq1=a1ejθ 1 (2) i2+jq2=a2ejθ 2 (3) i3+jq3=a3ejθ 3 (4) i4+jq4=a4ejθ 4 (5) 受信信号には、周波数オフセットが存在するので、周波
数オフセットω(off)を考慮すると、受信信号は（式
６）の形で表わされる。
への受信信号は、（式１）のＡによって表わすことがで
きる。なお、添え字の１、２、３、４は、それぞれサブ
キャリアの１、２、３、４を表わし、また、（式１）
は、（式２）（式３）（式４）および（式５）で表わさ
れた関係を利用して表現している。（なお、式中、△ω
はδωと表記する。） Ａ＝ａ1ｅjθ 1ｅ-j3δ ω t+ａ2ｅjθ 2ｅ-jδ ω t+ａ3ｅjθ 3ejδ ω t+a 4 ejθ 4ｅj3δ ω t (1) i1+jq1=a1ejθ 1 (2) i2+jq2=a2ejθ 2 (3) i3+jq3=a3ejθ 3 (4) i4+jq4=a4ejθ 4 (5) 受信信号には、周波数オフセットが存在するので、周波
数オフセットω(off)を考慮すると、受信信号は（式
６）の形で表わされる。
【００３１】 Ａ’＝Ａ×ｅjω (off)t (6) この信号に対して、周波数変換器35が＋△ωの周波数変
換を加える。周波数変換器35から出力される信号は（式
７）のように変換される。
換を加える。周波数変換器35から出力される信号は（式
７）のように変換される。
【００３２】 Ａ1’＝Ａ×ｅjδ ω t×ｅjω (off)t (7 ) また、周波数変換器36は、（式６）の信号に対して−△
ωの周波数変換を加える。周波数変換器36から出力され
る信号は（式８）のように変換される。
ωの周波数変換を加える。周波数変換器36から出力され
る信号は（式８）のように変換される。
【００３３】 Ａ2’＝Ａ×ｅ-jδ ω t×ｅjω (off)t (8 ) （式７）の信号に対して、合成型波形整形フィルタ１お
よび２は、サブキャリア１（図２におけるa1）とサブキ
ャリア３（図２におけるa3）とを残すように波形整形す
る。その結果、合成型波形整形フィルタ１および２から
出力される信号は（式９）のようになる。
よび２は、サブキャリア１（図２におけるa1）とサブキ
ャリア３（図２におけるa3）とを残すように波形整形す
る。その結果、合成型波形整形フィルタ１および２から
出力される信号は（式９）のようになる。
【００３４】 Ａ1F’＝（a1ejθ 1e-j2δ ω t+a3ejθ 3ej2δ ω t）×ejω (off)t (9) また、合成型波形整形フィルタ３および４は、（式７）
の信号に対して、サブキャリア２（図２におけるa2）と
サブキャリア４（図２におけるa4）とを残すように波形
整形する。その結果、合成型波形整形フィルタ３および
４から出力される信号は（式１０）のようになる。
の信号に対して、サブキャリア２（図２におけるa2）と
サブキャリア４（図２におけるa4）とを残すように波形
整形する。その結果、合成型波形整形フィルタ３および
４から出力される信号は（式１０）のようになる。
【００３５】 Ａ2F’＝（a2ejθ 2e-j2δ ω t+a4ejθ 4ej2δ ω t）×ejω (off)t (10) 合成型波形整形フィルタ１から出力されたＩ信号は、２
乗回路５で２乗処理され、また、合成型波形整形フィル
タ２から出力されたＱ信号は、２乗回路６で２乗処理さ
れる。これらの２乗回路５および６から出力された信号
の和は（式11）のように表わされる。
乗回路５で２乗処理され、また、合成型波形整形フィル
タ２から出力されたＱ信号は、２乗回路６で２乗処理さ
れる。これらの２乗回路５および６から出力された信号
の和は（式11）のように表わされる。
【００３６】 ｜Ａ1F'2| ＝Ａ1F'×Ａ1F'* ＝(a1ejθ 1e-j2δ ω t+a3ejθ 3ej2δ ω t)ejω (off)t ×(a1e-jθ 1ej2δ ω t+a3e-jθ 3e-j2δ ω t)e-jω (off)t ＝a1 2+a3 2+a1a3e-j4δ ω tej(θ 1-θ 3)+a3a1ej4δ ω tej(θ 3 -θ 1) ＝（i1 2+q1 2+i3 2+q3 2）＋(i1i3+q1q3)cos(4δωt) (11) また、合成型波形整形フィルタ３から出力されたＩ信号
は、２乗回路７で２乗処理され、また、合成型波形整形
フィルタ４から出力されたＱ信号は、２乗回路８で２乗
処理される。これらの２乗回路７および８から出力され
た信号の和は（式12）のように表わされる。
は、２乗回路７で２乗処理され、また、合成型波形整形
フィルタ４から出力されたＱ信号は、２乗回路８で２乗
処理される。これらの２乗回路７および８から出力され
た信号の和は（式12）のように表わされる。
【００３７】 ｜Ａ2F'2| ＝Ａ2F'×Ａ2F'* ＝(a2ejθ 2e-j2δ ω t+a4ejθ 4ej2δ ω t)ejω (off)t ×(a2e-jθ 2ej2δ ω t+a4e-jθ 4e-j2δ ω t)e-jω (off)t ＝a2 2+a4 2+a2a4e-j4δ ω tej(θ 2-θ 4)+a4a2ej4δ ω tej(θ 4 -θ 2) ＝（i2 2+q2 2+i4 2+q4 2）＋(i2i4+q2q4)cos(4δωt) (12) 加算器９から出力される全てのサブキャリアに対する２
乗和は（式11）と（式12）とを加えたものであり、次の
（式１３）のようになる。
乗和は（式11）と（式12）とを加えたものであり、次の
（式１３）のようになる。
【００３８】 （i1 2+q1 2)+(i2 2+q2 2)+(i3 2+q3 2)+(i4 2+q4 2) ＋{(i1i3+q1q3)+(i2i4+q2q4)}cos(4δωt) (13) （式１３）から分かるとおり、２乗した結果には包絡線
（i1 2+q1 2)+(i2 2+q2 2)+(i3 2+q3 2)+(i4 2+q4 2)と４倍の高
調波成分とが含まれる。この高調波成分はＬＰＦ10によ
り除去され、その結果、（式１４）で表わされる包絡線
のデータのみが加算器82に送られる。
（i1 2+q1 2)+(i2 2+q2 2)+(i3 2+q3 2)+(i4 2+q4 2)と４倍の高
調波成分とが含まれる。この高調波成分はＬＰＦ10によ
り除去され、その結果、（式１４）で表わされる包絡線
のデータのみが加算器82に送られる。
【００３９】 （i1 2+q1 2)+(i2 2+q2 2)+(i3 2+q3 2)+(i4 2+q4 2) (14) このように、実施例の同期加算装置では、２つの周波数
変換器と、４つの合成型波形整形フィルタと、その合成
型波形整形フィルタの出力を２乗する４つの２乗回路
と、２乗によって発生する高調波成分を除去する低域通
過型フィルタとを用いることによって包絡線データを得
ている。この回路規模は、従来の装置（図３）に比べて
極めて小さくて済む。
変換器と、４つの合成型波形整形フィルタと、その合成
型波形整形フィルタの出力を２乗する４つの２乗回路
と、２乗によって発生する高調波成分を除去する低域通
過型フィルタとを用いることによって包絡線データを得
ている。この回路規模は、従来の装置（図３）に比べて
極めて小さくて済む。
【００４０】また、実施例の同期加算装置では、合成型
波形整形フィルタによってサブキャリアを一つ置きに取
り出し、これを２乗回路で２乗している。そのため、高
調波成分の包絡線への洩れ込みが少なくなる。その結
果、定位器通過フィルタの設計も簡単になる。
波形整形フィルタによってサブキャリアを一つ置きに取
り出し、これを２乗回路で２乗している。そのため、高
調波成分の包絡線への洩れ込みが少なくなる。その結
果、定位器通過フィルタの設計も簡単になる。
【００４１】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明の同期加算装置は、従来の装置よりもその回
路構成を小規模化することができる。また、２乗処理の
ために発生する高調波成分の包絡線への洩れ込みが少な
く、正確な同期加算を行なうことができる。また、その
ことがフィルタの設計を易しくしている。
に、本発明の同期加算装置は、従来の装置よりもその回
路構成を小規模化することができる。また、２乗処理の
ために発生する高調波成分の包絡線への洩れ込みが少な
く、正確な同期加算を行なうことができる。また、その
ことがフィルタの設計を易しくしている。
【図面の簡単な説明】
【図１】本発明の実施例における同期加算装置の構成を
示すブロック図、
示すブロック図、
【図２】実施例における同期加算装置の動作を説明する
周波数軸データ、
周波数軸データ、
【図３】従来の同期加算装置の構成を示すブロック図、
【図４】従来の同期加算装置の動作を説明する周波数軸
データである。
データである。
１〜４ 合成型波形整形フィルタ ５〜８、71〜78 ２乗回路 ９、81、82 加算回路 10 低域通過型フィルタ 21、22 Ａ／Ｄ変換器 31〜36 周波数変換器 51〜58 波形整形フィルタ 83 メモリ 84 識別点検出回路
フロントページの続き (56)参考文献 特開 昭63−156283（ＪＰ，Ａ) 特開 昭63−225182（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04J 1/00
Claims (1)
- 【請求項１】 複数のサブキャリアを通じて伝送された
受信信号をサンプリングしてデジタル化するＡ／Ｄ変換
手段と、各サンプルの同期加算値を算出する算出手段と
を備える同期加算装置において、Ａ／Ｄ変換手段から出力される信号の周波数を後続する
合成型波形整形フィルタの周波数特性に合わせるために
変換する周波数変換手段と、 一つ置きのサブキャリアを波形整形する前記合成型波形
整形フィルタと、 前記合成型波形整形フィルタの出力を２乗する２乗手段
と、 前記２乗手段の出力の和から高調波成分を除く低域通過
フィルタとを設けたことを特徴とする同期加算装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308582A JP2875467B2 (ja) | 1993-11-16 | 1993-11-16 | 同期加算装置 |
| US08/313,614 US5625650A (en) | 1993-11-16 | 1994-09-30 | Synchronous adder device |
| CA002133600A CA2133600C (en) | 1993-11-16 | 1994-10-04 | Synchronous adder device |
| EP94117350A EP0656707B1 (en) | 1993-11-16 | 1994-11-03 | Synchronous adder for multicarrier receiver |
| DE69429971T DE69429971T2 (de) | 1993-11-16 | 1994-11-03 | Synchroner Addierer für Mehrträgerempfänger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5308582A JP2875467B2 (ja) | 1993-11-16 | 1993-11-16 | 同期加算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07143087A JPH07143087A (ja) | 1995-06-02 |
| JP2875467B2 true JP2875467B2 (ja) | 1999-03-31 |
Family
ID=17982769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5308582A Expired - Fee Related JP2875467B2 (ja) | 1993-11-16 | 1993-11-16 | 同期加算装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5625650A (ja) |
| EP (1) | EP0656707B1 (ja) |
| JP (1) | JP2875467B2 (ja) |
| CA (1) | CA2133600C (ja) |
| DE (1) | DE69429971T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002290367A (ja) * | 2001-03-26 | 2002-10-04 | Hitachi Kokusai Electric Inc | 帯域分割復調方法及びｏｆｄｍ受信機 |
| JP3914424B2 (ja) * | 2001-11-30 | 2007-05-16 | 速 松永 | 行列・逆行列を利用した変調・復調装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4601045A (en) * | 1984-08-03 | 1986-07-15 | Larse Corporation | Modulator-demodulator method and apparatus with efficient bandwidth utilization |
| JPS6145658A (ja) * | 1984-08-10 | 1986-03-05 | Nec Corp | タイミング位相制御方式 |
| GB2165110B (en) * | 1984-09-06 | 1988-01-20 | Nec Corp | Multiplex data receiver with improved timing phase control apparatus |
| US4737728A (en) * | 1986-02-28 | 1988-04-12 | Hitachi, Ltd. | Digitally processed demodulator for quadrature modulated signals |
| US4941155A (en) * | 1989-11-16 | 1990-07-10 | Bell Communications Research, Inc. | Method and circuitry for symbol timing and frequency offset estimation in time division multiple access radio systems |
| US5343499A (en) * | 1990-06-12 | 1994-08-30 | Motorola, Inc. | Quadrature amplitude modulation synchronization method |
| US5323391A (en) * | 1992-10-26 | 1994-06-21 | Motorola, Inc. | Multi-channel digital transmitter and receiver |
-
1993
- 1993-11-16 JP JP5308582A patent/JP2875467B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-30 US US08/313,614 patent/US5625650A/en not_active Expired - Fee Related
- 1994-10-04 CA CA002133600A patent/CA2133600C/en not_active Expired - Fee Related
- 1994-11-03 EP EP94117350A patent/EP0656707B1/en not_active Expired - Lifetime
- 1994-11-03 DE DE69429971T patent/DE69429971T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2133600C (en) | 1999-04-13 |
| US5625650A (en) | 1997-04-29 |
| DE69429971D1 (de) | 2002-04-04 |
| EP0656707B1 (en) | 2002-02-27 |
| EP0656707A3 (en) | 1998-02-04 |
| EP0656707A2 (en) | 1995-06-07 |
| JPH07143087A (ja) | 1995-06-02 |
| CA2133600A1 (en) | 1995-05-17 |
| DE69429971T2 (de) | 2002-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0148198B1 (en) | Data detector using probabilistic information in received signals | |
| JP2511206B2 (ja) | Ｇｍｓｋ信号復調方法及びその装置 | |
| US10763788B2 (en) | Method and device for FSK/GFSK demodulation | |
| JPH07321867A (ja) | 符号クロックの位相を定めるための装置と方法 | |
| JP3120931B2 (ja) | 同期加算装置 | |
| JP2875467B2 (ja) | 同期加算装置 | |
| US4034305A (en) | Demodulator for signals hybrid modulated by more and less significant digit signals in succession in each clock interval | |
| US6738435B1 (en) | Matched-filter frequency-shift-keyed receiver using degenerate digital signal processing techniques | |
| US9712211B2 (en) | Quadrature demodulator for a very high bit rate RFID receiver | |
| JPS59153360A (ja) | コヒ−レント位相シフト・キ−イング復調器 | |
| US4577335A (en) | Coherent data communications technique | |
| US6236691B1 (en) | Signal demodulation method and apparatus | |
| US3980971A (en) | Modulator for hybrid modulation by more and less significant digital signals in succession in each clock interval and counterpart demodulator | |
| JPS6011863B2 (ja) | 信号検出回路 | |
| JP3049587B2 (ja) | 復調装置 | |
| JPH08204766A (ja) | 時間制限波形の周波数分析検出方式 | |
| JP3101855B2 (ja) | 復調装置 | |
| JP2555140B2 (ja) | サンプリング位相制御装置 | |
| JPS59182659A (ja) | 受信信号対雑音電力比測定回路 | |
| JPH0316451A (ja) | バースト検出装置 | |
| JPH0316452A (ja) | バースト信号復調装置 | |
| JPS6075152A (ja) | Ｃｍｉ受信器 | |
| JP2744123B2 (ja) | デジタル信号受信装置 | |
| JP3998637B2 (ja) | 雑音排除情報伝送方法 | |
| JPH02180452A (ja) | データ伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |