JPS6145658A - タイミング位相制御方式 - Google Patents
タイミング位相制御方式Info
- Publication number
- JPS6145658A JPS6145658A JP59166541A JP16654184A JPS6145658A JP S6145658 A JPS6145658 A JP S6145658A JP 59166541 A JP59166541 A JP 59166541A JP 16654184 A JP16654184 A JP 16654184A JP S6145658 A JPS6145658 A JP S6145658A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- output
- circuit
- time
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は位相変調および直交振幅変調によるデータ伝送
装置におけるタイミング位相制御方式に関するものであ
る。
装置におけるタイミング位相制御方式に関するものであ
る。
位相変調や直交振幅変調によるデータ伝送におけるタイ
ミング位相あるいはタイミング周波数制御としては種々
の方法がある。
ミング位相あるいはタイミング周波数制御としては種々
の方法がある。
例えば、送信側でタイミング周波数信号を情報成分とは
別に送出し、受信側でそのタイミング信号を抽出し、こ
れを用いて制御する方法やタイミング周波数信号等を特
別に送出せず、情報成分からタイミング信号を抽出する
方法がある。
別に送出し、受信側でそのタイミング信号を抽出し、こ
れを用いて制御する方法やタイミング周波数信号等を特
別に送出せず、情報成分からタイミング信号を抽出する
方法がある。
しかしながら、前者の方法においては、タイミング周波
数信号と情報成分を区別するためにいくつかのフィルタ
を挿入しまければならず、装置が複雑になシ経済的でな
いという欠点がある。
数信号と情報成分を区別するためにいくつかのフィルタ
を挿入しまければならず、装置が複雑になシ経済的でな
いという欠点がある。
一方、後者の方法において、情報成分からそのタイミン
グを抽出する場合には次の２つの方法がある。
グを抽出する場合には次の２つの方法がある。
すなわち、その１つは、ボーレイト周波数の線スペクト
ラムは、位相変調信号や直交振幅変調信号には含まれな
いので、二乗や全波整流などの非線形操作によってこれ
を生じさせ、狭帯域フィルタによって抽出する方法であ
シ、もう１′）は、復調したベースバンド信号を用いて
、制御する方法である。
ラムは、位相変調信号や直交振幅変調信号には含まれな
いので、二乗や全波整流などの非線形操作によってこれ
を生じさせ、狭帯域フィルタによって抽出する方法であ
シ、もう１′）は、復調したベースバンド信号を用いて
、制御する方法である。
この後者の復調したベースバンド信号を用いて制御する
方法の原理を第１図に示し説明すると、この第１図は、
復調ベースバンド信号を変調周期Ｔ秒ごとに標本化した
値の電力平均値を標本化位相を横軸にとって一周期分示
したものである。
方法の原理を第１図に示し説明すると、この第１図は、
復調ベースバンド信号を変調周期Ｔ秒ごとに標本化した
値の電力平均値を標本化位相を横軸にとって一周期分示
したものである。
この第１図に示す原理説明図をみると、Ｔ秒間隔の標本
値は、時刻Ｔ１および時刻Ｔ２で標本化した場合にはそ
の２つの標本値はほぼ等しくなシ、時刻Ｔ１ および時
刻Ｔ２で標本化した場合には時刻Ｔ１の標本値の方が時
刻Ｔ２の標本値に比べて大きくなシ、また時刻Ｔ１′お
よび時刻Ｔ２ で標本化した場合には、時刻Ｔ２’の標
本値の方が時刻Ｔ１＃の標本値に比べて大きくなる。
値は、時刻Ｔ１および時刻Ｔ２で標本化した場合にはそ
の２つの標本値はほぼ等しくなシ、時刻Ｔ１ および時
刻Ｔ２で標本化した場合には時刻Ｔ１の標本値の方が時
刻Ｔ２の標本値に比べて大きくなシ、また時刻Ｔ１′お
よび時刻Ｔ２ で標本化した場合には、時刻Ｔ２’の標
本値の方が時刻Ｔ１＃の標本値に比べて大きくなる。
したがって、時刻Ｔ１ および時刻Ｔ２ のように時刻
Ｔ１および時刻Ｔ２に比べて遅れた位相で標本化した場
合には、位相を進める方向に制御し、また、時刻Ｔ１′
および時刻Ｔ ２１のように時刻ＴＩおよび時刻Ｔ２に
比べて進んだ位相で標本化した場合には位相を遅らせる
方向に制御を行なえば、最終的に時刻Ｔ１および時刻Ｔ
２で標本化するような位相付近で安定させることができ
る。
Ｔ１および時刻Ｔ２に比べて遅れた位相で標本化した場
合には、位相を進める方向に制御し、また、時刻Ｔ１′
および時刻Ｔ ２１のように時刻ＴＩおよび時刻Ｔ２に
比べて進んだ位相で標本化した場合には位相を遅らせる
方向に制御を行なえば、最終的に時刻Ｔ１および時刻Ｔ
２で標本化するような位相付近で安定させることができ
る。
つぎに、第２図に示すタイミング位相制御回路の一例に
ついて、さらに詳しく説明する。
ついて、さらに詳しく説明する。
この第２図において端子１および端子２から入力される
復調した互いに直交したベースバンド信号の７秒ごとの
標本値は、ナイキスト周波数を通過させるバンドパスフ
ィルタ４およびバンドパスフィルタ５にそれぞれ入力さ
れタイミング成分が抽出される。この１対の出力信号は
それぞれの２乗回路６および２乗回路７に入力され、そ
の１対の出力は加算器８で加え合わされ、線路１２に送
シ出され、この線路１２の信号から第１図で示したよう
な平均電力の計算値が得られる。
復調した互いに直交したベースバンド信号の７秒ごとの
標本値は、ナイキスト周波数を通過させるバンドパスフ
ィルタ４およびバンドパスフィルタ５にそれぞれ入力さ
れタイミング成分が抽出される。この１対の出力信号は
それぞれの２乗回路６および２乗回路７に入力され、そ
の１対の出力は加算器８で加え合わされ、線路１２に送
シ出され、この線路１２の信号から第１図で示したよう
な平均電力の計算値が得られる。
そして、９は線路１２の信号を７秒だけ遅延する遅延回
路であシ、この遅延回路９の出力および線路１２の信号
が減算器１０でその差が計算され標本化回路１Ｔで１回
おきの標本値が得られ、その結果が端子３に出力される
。そしてこの端子３に得られる出力結果によシ、位相を
進めたり、遅らせたシする。
路であシ、この遅延回路９の出力および線路１２の信号
が減算器１０でその差が計算され標本化回路１Ｔで１回
おきの標本値が得られ、その結果が端子３に出力される
。そしてこの端子３に得られる出力結果によシ、位相を
進めたり、遅らせたシする。
しかし、初期状態において、タイミング位相が１秒ずれ
ている場合には、この方法だけではタイミング抽出し、
時刻Ｔｌおよび時刻Ｔ２付近で安定させるまでに時間が
かがシ、ある一定時間内に受信信号を復調しなければな
らないときには、正しく復調できなくなる。
ている場合には、この方法だけではタイミング抽出し、
時刻Ｔｌおよび時刻Ｔ２付近で安定させるまでに時間が
かがシ、ある一定時間内に受信信号を復調しなければな
らないときには、正しく復調できなくなる。
そこで、このような問題を解決するため、従来は第３図
に示すように、タイミング初期セットのために端子１３
からの受信信号を変調周波数成分のみ通過させる狭帯域
のバンドパスフィルタを含むタイミング位相初期セット
回路２１全通し、その出力によってタイミング位相を時
刻Ｔ１および時刻Ｔ２付近にセットし、その後はタイミ
ング位相制御回路２２によってタイミングを引込ませる
。
に示すように、タイミング初期セットのために端子１３
からの受信信号を変調周波数成分のみ通過させる狭帯域
のバンドパスフィルタを含むタイミング位相初期セット
回路２１全通し、その出力によってタイミング位相を時
刻Ｔ１および時刻Ｔ２付近にセットし、その後はタイミ
ング位相制御回路２２によってタイミングを引込ませる
。
このような方法を採ることによシ、タイミングの抽出が
早くなる。
早くなる。
なお、この第３図において、１４は端子１３からの受信
信号をディジタル信号に変換させる〜を変換器、１５．
１６はそれぞれこのへｔ変換器１４の出力を乗算する乗
算器、１７．１８はこの乗算器１５．１６の各出力をそ
れぞれ入力とする標本化回路、１９．２０はこの標本化
回路１７．１８の各出力をそれぞれ入力とする低域フィ
ルタ、２３．２４はそれぞれ低域フィルタ１９．２０の
各出力が得られる端子、２５はタイミング位相制御回路
２２の出力が得られる端子である。
信号をディジタル信号に変換させる〜を変換器、１５．
１６はそれぞれこのへｔ変換器１４の出力を乗算する乗
算器、１７．１８はこの乗算器１５．１６の各出力をそ
れぞれ入力とする標本化回路、１９．２０はこの標本化
回路１７．１８の各出力をそれぞれ入力とする低域フィ
ルタ、２３．２４はそれぞれ低域フィルタ１９．２０の
各出力が得られる端子、２５はタイミング位相制御回路
２２の出力が得られる端子である。
しかしながら、前述のようなタイミング位相制御方式に
おいては、タイミング初期セットのために狭帯域のバン
ドパスフィルタや２乗計算回路などの回路を必要とする
ので、回路構成が複雑にな）経済的でないという欠点が
ある。
おいては、タイミング初期セットのために狭帯域のバン
ドパスフィルタや２乗計算回路などの回路を必要とする
ので、回路構成が複雑にな）経済的でないという欠点が
ある。
本発明は以上の点に鑑み、このような問題を解決すると
共Ｋかかる欠点を除去すべくなされたもので、その目的
は簡単な回路構成によって回路規模を小さくすることが
できると共に小型化する仁とができ、また、シグナルプ
ロセッサや汎用マイコンを用いて設計した場合でもソフ
トの量を削減することができるタイミング位相制御方式
を提供することにある。
共Ｋかかる欠点を除去すべくなされたもので、その目的
は簡単な回路構成によって回路規模を小さくすることが
できると共に小型化する仁とができ、また、シグナルプ
ロセッサや汎用マイコンを用いて設計した場合でもソフ
トの量を削減することができるタイミング位相制御方式
を提供することにある。
５ このような目的を達成するため、本発明は、同期検
波された直交する２つの出力からそれぞれタイミング成
分を抽出オろ第１および第２のバンドパスフィルタとこ
の第１および第２のバンドパスフィルタの各出力のそれ
ぞれの電力を求めそれを算器とを有しこの減算器の１Ｔ
秒ごとの出力によってタイミング位相を制御するタイミ
ング位相制御回路を備え、入力される受信信号のサンプ
ル点を移動させることによシタイミング抽出を行い得る
ようにしたものである。
波された直交する２つの出力からそれぞれタイミング成
分を抽出オろ第１および第２のバンドパスフィルタとこ
の第１および第２のバンドパスフィルタの各出力のそれ
ぞれの電力を求めそれを算器とを有しこの減算器の１Ｔ
秒ごとの出力によってタイミング位相を制御するタイミ
ング位相制御回路を備え、入力される受信信号のサンプ
ル点を移動させることによシタイミング抽出を行い得る
ようにしたものである。
以下、図面に基づき本発明の実施例を詳細に説明する。
第４図は本発明によるデータ変復調装置の一実施例を示
すブロック図で、説明に必要な部分のみを示す。
すブロック図で、説明に必要な部分のみを示す。
この第４図において第３図と同一符号のものは相当部分
を示し、２６はタイミング位相制御回路、２７はこのタ
イミング位相制御回路２６の出力によって制御される〜
を変換器である。
を示し、２６はタイミング位相制御回路、２７はこのタ
イミング位相制御回路２６の出力によって制御される〜
を変換器である。
そして、このタイミング位相制御回路２６は、低域フィ
ルタ１９．２０の各出力を入力とし同期検波された直交
する２つの出力からそれぞれタイミング成分を抽出すも
一第１および第２のバンドパスフィルタ２８−１．２８
−２と、この第１および第２のバンドパスフィルタ２Ｂ
−１，２６−２の各出力を入力とするＭｌおよび第２の
２乗回路２６−３ 、２６−４と、この第１および第２
の２乗回路２６＝３．２６−４の出力を入力とし上記第
１および第２のバンドパスフィルタ２ Ｂ−１、２６−
２の各出力のそれぞれの電力を求めそれを加え合わせる
加算器２６−５と、この加算器２６−５の出力金入力と
し信号を丁秒だけ遅延させる遅延回路２６−６と、加算
器２６−５の加算出力と丁秒前の加算出力との差をとる
減算器２６−７およびこの減算器２６−７の出力側に接
続され１回おきの標本値を得る標本化回路２６−８によ
って構成されている。
ルタ１９．２０の各出力を入力とし同期検波された直交
する２つの出力からそれぞれタイミング成分を抽出すも
一第１および第２のバンドパスフィルタ２８−１．２８
−２と、この第１および第２のバンドパスフィルタ２Ｂ
−１，２６−２の各出力を入力とするＭｌおよび第２の
２乗回路２６−３ 、２６−４と、この第１および第２
の２乗回路２６＝３．２６−４の出力を入力とし上記第
１および第２のバンドパスフィルタ２ Ｂ−１、２６−
２の各出力のそれぞれの電力を求めそれを加え合わせる
加算器２６−５と、この加算器２６−５の出力金入力と
し信号を丁秒だけ遅延させる遅延回路２６−６と、加算
器２６−５の加算出力と丁秒前の加算出力との差をとる
減算器２６−７およびこの減算器２６−７の出力側に接
続され１回おきの標本値を得る標本化回路２６−８によ
って構成されている。
そして、このタイミング位相制御回路２６の出力は端子
２Ｂに送出されると共に匈変換器２１に帰還され、この
〜も変換器２７を制御するように構成され、端子１３に
入力される受信信号のサンプル点を移動させることによ
シタイミング抽出を行い得るように構成されている。
２Ｂに送出されると共に匈変換器２１に帰還され、この
〜も変換器２７を制御するように構成され、端子１３に
入力される受信信号のサンプル点を移動させることによ
シタイミング抽出を行い得るように構成されている。
ζこで、このタイミング位相制御回路２６を構成スる第
１および第２のバンドパスフィルタ２６−１゜２６−２
と第１および第２の２乗回路２６−３．２６−４゜加算
器２Ｇ−５、遅延回路２６−６、減算器２６−７および
標本化回路２６−８は、それぞれ第２図に示すバンドパ
スフィルタ４，５．２乗回路６，７．加ｊＥ器８．遅延
回路９．減算器１０および標本化回路１Ｔに対応する。
１および第２のバンドパスフィルタ２６−１゜２６−２
と第１および第２の２乗回路２６−３．２６−４゜加算
器２Ｇ−５、遅延回路２６−６、減算器２６−７および
標本化回路２６−８は、それぞれ第２図に示すバンドパ
スフィルタ４，５．２乗回路６，７．加ｊＥ器８．遅延
回路９．減算器１０および標本化回路１Ｔに対応する。
つぎにこの第４図に示す実施例の動作を第５図および第
６図を参照して説明する。
６図を参照して説明する。
まず、−例として、ボーレイト周波数ｆ０．６Ｋｍ。
サンプル周波数ｋ ９．６ ＫＭｇとした場合、１ボ一
周期Ｔ秒におけるサンプル数は１６個である。そして、
１ボ一周期中のサンプル点を第５図に示すように、 Ｐｏ（ｎ）＋ Ｐｉ（ｎ）＊ Ｐｇ（ｎ） ＋−・・＋
Ｐｔ５（ｎ）とする。
周期Ｔ秒におけるサンプル数は１６個である。そして、
１ボ一周期中のサンプル点を第５図に示すように、 Ｐｏ（ｎ）＋ Ｐｉ（ｎ）＊ Ｐｇ（ｎ） ＋−・・＋
Ｐｔ５（ｎ）とする。
このようなサンプル位相のとき、仮に、第６図に示す時
刻ＴＩ および時刻Ｔ２′で標本化回路１７゜１８によ
シ標本化した場合だとする。このときは、第６図に示す
時刻Ｔ１および時刻Ｔ２に比べて遅れた位相で標本化し
ているから位相を進める方向にサンプル点を移動させる
。すなわち１ポ一周期中のサンプル点を右に移動させ、 Ｐｔ（ｎ）＋ Ｐｇ（ｒＬ）ｔ”””ｅ Ｐｓｓ（ｎＬ
Ｐｏ （ｎ＋１）とする。また、仮に、第６図に示す
時刻Ｔ １Ｔおよび時刻Ｔ２’で標本化した場合だとす
ると、第６図に示す時刻Ｔ１および時刻Ｔ２に此べて進
んだ位相で標本化しているから、位相を遅らせる方向に
サンプル点を移動させる。すなわち、１ボー周期中のサ
ンプル点を左に移動させ、 Ｐｌｓ Ｃｎ １）ｙ Ｐ６（ｎ）、 Ｐ １（ｎ）＋
＋＋・＋＋、 ｐｘ４（ｎ）とする。
刻ＴＩ および時刻Ｔ２′で標本化回路１７゜１８によ
シ標本化した場合だとする。このときは、第６図に示す
時刻Ｔ１および時刻Ｔ２に比べて遅れた位相で標本化し
ているから位相を進める方向にサンプル点を移動させる
。すなわち１ポ一周期中のサンプル点を右に移動させ、 Ｐｔ（ｎ）＋ Ｐｇ（ｒＬ）ｔ”””ｅ Ｐｓｓ（ｎＬ
Ｐｏ （ｎ＋１）とする。また、仮に、第６図に示す
時刻Ｔ １Ｔおよび時刻Ｔ２’で標本化した場合だとす
ると、第６図に示す時刻Ｔ１および時刻Ｔ２に此べて進
んだ位相で標本化しているから、位相を遅らせる方向に
サンプル点を移動させる。すなわち、１ボー周期中のサ
ンプル点を左に移動させ、 Ｐｌｓ Ｃｎ １）ｙ Ｐ６（ｎ）、 Ｐ １（ｎ）＋
＋＋・＋＋、 ｐｘ４（ｎ）とする。
つぎに、制御方法について第６図を参照してさらに詳し
く説明する。
く説明する。
いま、時刻Ｔｌ′における電力平均値をσ□′とし、時
刻Ｔ２ における電力平均値を０２′（ｅＩ□′〉、２
′）とする。そして、０１′−σ２′があるしきい値Ｔ
Ｈｔを越えたとき位相を進める方向にサンプル点を移動
させ、しきい値ＴＨＩを越えない場合はサンプル点は移
動させない。
刻Ｔ２ における電力平均値を０２′（ｅＩ□′〉、２
′）とする。そして、０１′−σ２′があるしきい値Ｔ
Ｈｔを越えたとき位相を進める方向にサンプル点を移動
させ、しきい値ＴＨＩを越えない場合はサンプル点は移
動させない。
また、時刻Ｔ ＩＮにおける電力平均値をσＩ′、時刻
Ｔ２′における電力平均値を０２′（σ２Ｎ〉σ１′）
とする。そして、σ２＃−σ１′があるしきい値ＴＨｇ
を越えたとき位相を遅らせる方向にサンプル点を移動さ
せ、しきい値ＴＨ２を越えなければサンプル点は移動さ
せない。すなわち、サンプル点を移動させるのは第６図
に示す斜線の領域で標本化した場合のみである。
Ｔ２′における電力平均値を０２′（σ２Ｎ〉σ１′）
とする。そして、σ２＃−σ１′があるしきい値ＴＨｇ
を越えたとき位相を遅らせる方向にサンプル点を移動さ
せ、しきい値ＴＨ２を越えなければサンプル点は移動さ
せない。すなわち、サンプル点を移動させるのは第６図
に示す斜線の領域で標本化した場合のみである。
ここで注意すべきことは、このようにサンプル点を不連
続に移動させているので、移動させた直後のタイミング
位相制御回路２６の出力２８は、不連続点による過渡応
答の影響をうけ、本来の正しい信号を出力しない。した
がって過渡応答の影響をうけないような時間間隔（丁）
でタイミング位相制御回路２６の出力をみて、サンプル
点を移動させなければならない。
続に移動させているので、移動させた直後のタイミング
位相制御回路２６の出力２８は、不連続点による過渡応
答の影響をうけ、本来の正しい信号を出力しない。した
がって過渡応答の影響をうけないような時間間隔（丁）
でタイミング位相制御回路２６の出力をみて、サンプル
点を移動させなければならない。
上記のように、サンプル点を移動させることによシ、タ
イミング位相を時刻Ｔ１および時刻Ｔ２付近まで早くも
ってくることができる。そして、この方法はタイミング
の初期引込みのときだけに用いその後は端子２８の出力
によシ通常のＰＬＬ動作によシタイミングを制御する。
イミング位相を時刻Ｔ１および時刻Ｔ２付近まで早くも
ってくることができる。そして、この方法はタイミング
の初期引込みのときだけに用いその後は端子２８の出力
によシ通常のＰＬＬ動作によシタイミングを制御する。
以上の説明から明らかなように本発明によれば、複雑な
手段を用いることなく、入力される受信信号のサンプル
点を移動させることによシタイミング抽出を行い得るよ
うにした簡単な構成によって回路規模が小さくなシ小型
化には非常に有用であシ、また、シグナルプロセッサや
汎用マイコンを用いて設計した場合でもソフトの量が削
減できるので、実用上の効果は極めて大である。
手段を用いることなく、入力される受信信号のサンプル
点を移動させることによシタイミング抽出を行い得るよ
うにした簡単な構成によって回路規模が小さくなシ小型
化には非常に有用であシ、また、シグナルプロセッサや
汎用マイコンを用いて設計した場合でもソフトの量が削
減できるので、実用上の効果は極めて大である。
第１図は復調したベースバンド信号を用いて制御する方
法の原理説明図、第２図は本発明の説明に供するタイミ
ング位相制御回路の例を示すブロック図、第３図は従来
のタイミング位相制御方式の一例を示すブロック図、第
４図は本発明によるタイミング位相制御方式の一実施例
を示すブロック図、第５図および第６図は第４図の動作
説明図である。 ２６・・拳・タイミング位相制御回路、２６−１゜２６
−２・命・・バンドパスフィルタ、２６−５・・・・加
算器、２６−７−・・・減算器。 特許出願人 日本電気株式会社 代理人 山川数構（ほか２名） 第１図 第３図 第５図 第６図
法の原理説明図、第２図は本発明の説明に供するタイミ
ング位相制御回路の例を示すブロック図、第３図は従来
のタイミング位相制御方式の一例を示すブロック図、第
４図は本発明によるタイミング位相制御方式の一実施例
を示すブロック図、第５図および第６図は第４図の動作
説明図である。 ２６・・拳・タイミング位相制御回路、２６−１゜２６
−２・命・・バンドパスフィルタ、２６−５・・・・加
算器、２６−７−・・・減算器。 特許出願人 日本電気株式会社 代理人 山川数構（ほか２名） 第１図 第３図 第５図 第６図
Claims (1)
- 位相変調および直交振幅変調によるデータ伝送装置にお
いて、同期検波された直交する２つの出力からそれぞれ
タイミング成分を抽出する第１および第２のバンドパス
フイルタとこの第１および第２のバンドパスフイルタの
各出力のそれぞれの電力を求めそれを加え合わせる加算
器とこの加算器の加算出力とＴ／２（Ｔは変調周期）秒
前の加算出力との差をとる減算器とを有しこの減算器の
１Ｔ秒ごとの出力によつてタイミング位相を制御するタ
イミング位相制御回路を備え、入力される受信信号のサ
ンプル点を移動させることによりタイミング抽出を行い
得るようにしたことを特徴とするタイミング位相制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166541A JPS6145658A (ja) | 1984-08-10 | 1984-08-10 | タイミング位相制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166541A JPS6145658A (ja) | 1984-08-10 | 1984-08-10 | タイミング位相制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145658A true JPS6145658A (ja) | 1986-03-05 |
Family
ID=15833189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166541A Pending JPS6145658A (ja) | 1984-08-10 | 1984-08-10 | タイミング位相制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145658A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0643511A1 (en) * | 1993-09-10 | 1995-03-15 | Matsushita Electric Industrial Co., Ltd. | Synchronization circuit for subcarrier signal |
| EP0656707A2 (en) * | 1993-11-16 | 1995-06-07 | Matsushita Electric Industrial Co., Ltd. | Synchronous adder for multicarrier receiver |
| US7457375B2 (en) | 2003-07-11 | 2008-11-25 | Panasonic Corporation | Timing extractor, timing extraction method, and demodulator having the timing extractor |
-
1984
- 1984-08-10 JP JP59166541A patent/JPS6145658A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0643511A1 (en) * | 1993-09-10 | 1995-03-15 | Matsushita Electric Industrial Co., Ltd. | Synchronization circuit for subcarrier signal |
| US5574450A (en) * | 1993-09-10 | 1996-11-12 | Matsushita Electric Industrial Co., Ltd. | Synchronization adder circuit |
| EP0656707A2 (en) * | 1993-11-16 | 1995-06-07 | Matsushita Electric Industrial Co., Ltd. | Synchronous adder for multicarrier receiver |
| EP0656707A3 (en) * | 1993-11-16 | 1998-02-04 | Matsushita Electric Industrial Co., Ltd. | Synchronous adder for multicarrier receiver |
| US7457375B2 (en) | 2003-07-11 | 2008-11-25 | Panasonic Corporation | Timing extractor, timing extraction method, and demodulator having the timing extractor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07123232B2 (ja) | スペクトラム拡散通信用同期追跡装置 | |
| US5093848A (en) | Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| JP2959498B2 (ja) | 自動周波数制御回路 | |
| JPS6145658A (ja) | タイミング位相制御方式 | |
| JPS6324347B2 (ja) | ||
| JPH02284547A (ja) | 直交信号復調装置 | |
| CA1250363A (en) | Color signal demodulation apparatus | |
| JP3024297B2 (ja) | 位相同期受信回路 | |
| JPH04347944A (ja) | スペクトル拡散復調装置 | |
| JPH0337334B2 (ja) | ||
| JPH0226841U (ja) | ||
| JPH0575573A (ja) | スペクトラム拡散通信装置 | |
| JP2729692B2 (ja) | スペクトル拡散通信受信装置 | |
| JPH06252883A (ja) | スペクトラム拡散通信用復調装置 | |
| JPH0211033A (ja) | 拡散コード捕捉回路 | |
| JPS61199347A (ja) | スペクトラム拡散受信装置 | |
| JPH0211034A (ja) | スペクトル拡散通信用受信装置 | |
| JPS6149866B2 (ja) | ||
| JPH0321083Y2 (ja) | ||
| JP2002152296A (ja) | 位相検出装置とそれを用いた位相同期回路 | |
| JPH1198107A (ja) | スペクトラム拡散通信方式の受信装置 | |
| JPH06105898B2 (ja) | 干渉補償回路 | |
| JPH0316451A (ja) | バースト検出装置 | |
| JPH0453139B2 (ja) | ||
| JPH04196831A (ja) | Ｐｓｋ変調波の周波数弁別回路 |