CN103023478B - Mcpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路 - Google Patents
Mcpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路 Download PDFInfo
- Publication number
- CN103023478B CN103023478B CN201210515594.0A CN201210515594A CN103023478B CN 103023478 B CN103023478 B CN 103023478B CN 201210515594 A CN201210515594 A CN 201210515594A CN 103023478 B CN103023478 B CN 103023478B
- Authority
- CN
- China
- Prior art keywords
- signal
- rom
- waveform
- gmsk
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路，基于FPGA形成，其特征在于：数字逻辑电路由四个ROM，一个累加器及若干逻辑单元组成，其中与相位累加器相连的两个ROM分别存储正余弦波形，用于GMSK基带信号的产生，另外两个与乘法器相连的ROM同样存储正余弦波形，用于中频载波的调制，通过模式切换开关选择利用FPGA片内资源产生调制波形；优点是：结构简单、占用的逻辑资源少、保证波形的相位连续，复用性好，波形频率可控，可以通过配置端口信号实现多种信号波形的产生，使用灵活特点。
Description
技术领域
本发明涉及通信技术领域，特别涉及一种MCPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路。
背景技术
MCPFSK、MSK、GMSK属于相位连续的数字频移键控（FSK）的三种调制方式。FSK（Frequency-shift keying）是信息传输中使用得较早的一种调制方式,它的主要优点是: 实现起来较容易,抗噪声与抗衰减的性能较好。在中低速数据传输中得到了广泛的应用。相位连续的数字频移键控信号由于其相位的连续性，不仅具有实现容易、适用频带宽、抗干扰能力强、解调无需相干载波的优点，而且避免了DPFSK信号由于在频率转换点上的相位不连续，而使功率谱产生很大的旁瓣分量，带限后会引起包络起伏的缺点，因此在数字通信领域有着广泛应用。
高斯滤波最小移频键控（GMSK），区别于前两种调制波形，它利用高斯滤波器对基带信号进行预处理，使得信号的功率谱在主瓣以外衰减较快，主瓣宽度窄对邻道干扰较小，因此应用比较广泛。
因此实现GMSK调制的关键是高斯低通滤波器的设计。为了使输出频谱密集, 高斯滤波器必须具备以下特性: 1、窄带和尖锐的截止特性,以抑制调制器输入信号中的高频分量; Ω脉冲响应过冲量小, 以防止瞬时频偏过大; 保持滤波器输出脉冲响应曲线下的面积对应于P/ 2 的相移, 使调制指数为1/ 2，一般采用硬件直接数字实现GMSK 调制。
发明内容
本发明的目的就是根据数字通信领域应用需要，提供一种能够产生MCPFSK、2CPFSK、GMSK的多种波形信号发生器的数字逻辑电路。
本发明为了实现上述目的，所采取的技术方案是：MCPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路，基于FPGA形成，其特征在于：数字逻辑电路由四个ROM，一个累加器及若干逻辑单元组成，选通模块1连接选通模块2，选通模块2连接一个相位累加器，相位累加器通过COS_W连接数模转换器，高斯滤波器通过一个相位累加器连接Cos ROM表和Sin ROM表，然后通过Cos ROM表和Sin ROM表连接数模转换器；
其中与相位累加器相连的两个ROM分别存储正余弦波形，用于GMSK基带信号的产生，另外两个与乘法器相连的ROM同样存储正余弦波形，用于中频载波的调制，通过模式切换开关选择利用FPGA片内资源产生调制波形；MCPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路用波形存储方式直接产生 MCPFSK、2CPFSK波形信号，采用存储相位路径来实现高斯滤波器的功能，并采用正交调制的方法实现GMSK波形信号的发生；通过FPGA中的四个片内ROM来存储相应的正余弦信号波形，通过频率关键字的输入控制所要产生信号的频率，产生相应的数字基带波形；当需要产生MCPFSK信号时，将二进制码进行相应编码后选择对应的频率关键字Ki，通过查表的方式产生所需要的MCPFSK波形；当需要产生2CPFSK信号时，通过sel1作为选通模块1的控制信号，选择输入二进制码Signal_in通路的‘0’码和‘1’码；再通过sel2作为选通模块2的控制信号来控制频率关键字K1和频率关键字K2，将频率关键字作为相位间隔，通过累加器得到当前的相位值，然后根据当前的相位值，通过COS_W的ROM查表得到当前对应波形信号的幅度值即2CPFSK的数字波形信号，最后通过D/A数模转换得到2CPFSK的模拟波形信号；当需要产生MCPFSK信号时，数据输入信号为S（i），通过编码模块得到信号D(i)，通过sel1作为选通模块1控制信号，选择使D(i)作为选通模块1的输出；再通过sel2作为选通模块2控制信号来控制频率关键字K1和频率关键字K2，一直到个数为，i为一个码元输出需要的编码bit个数，对应频率控制字Kn将频率关键字作为相位间隔，通过累加器得到当前的相位值，然后根据当前的相位值，通过 COS_W的ROM查表得到当前对应波形信号的幅度值，也就是MCPFSK的数字波形信号，最后通过D/A(数模转换器)转换得到MCPFSK的模拟波形信号；当需要产生GMSK信号时，输入信号S(i)通过编码模块即NRZ编码模块、高斯滤波器模块、相位累加模块，然后分别通过Cos ROM表和Sin ROM表查表产生数据值 及值，然后及信号再分别与调制中频信号进行正交混频，再经过减法运算最终产生GMSK的调制后的数字波形信号，经过D/A转换之后就可以得到可以观察的模拟信号波形。
本发明的有益效果是：结构简单、占用的逻辑资源少、保证波形的相位连续，复用性好，波形频率可控，可以通过配置端口信号实现多种信号波形的产生，使用灵活特点。
附图说明：
图1为MCPFSK、CPFSK、GMSK的波形信号发生器原理框图。
具体实施方式
如图1所示，MCPFSK、CPFSK、GMSK的波形信号发生器其组成由四个ROM，一个累加器、及一些逻辑单元组成。其中一个ROM用于GMSK的相位存储，两个ROM分别存储正余弦波形，用于GMSK信号基带信号的产生，另外两个ROM同样存储正余弦波形用于中频载波的调制，通过模式切换开关可以选择利用相关资源产生所选取的调制波形。
工作原理：使用条件为：本设计采用Xilinx公司的Virtex-5的FPGA芯片进行信号处理的。当需要产生2CPFSK信号时，通过sel1作为选通模块1的控制信号，选择输入二进制码Signal_in通路的‘0’码和‘1’码；再通过sel2作为选通模块2的控制信号来控制代表频率关键字K1和频率关键字K2关键字，将频率关键字作为相位间隔，通过累加器得到当前的相位值，然后根据当前的相位值，通过ROM查表得到当前对应波形信号的幅度值即2CPFSK的数字波形信号，最后通过D/A数模转换得到2CPFSK的模拟波形信号；
当需要产生MCPFSK信号时，数据输入信号为S（i），通过编码模块得到信号D(i)，通过sel1作为选通模块1控制信号，选择使D(i)作为选通模块1的输出；再通过sel2作为选通模块2控制信号来控制代表频率关键字K1和频率关键字K2，一直到个数为（i为一个码元输出需要的编码bit个数）对应频率控制字Kn将频率关键字作为相位间隔，通过累加器得到当前的相位值，然后根据当前的相位值，通过cosw的ROM查表得到当前对应波形信号的幅度值，也就是MCPFSK的数字波形信号，最后通过D/A(数模转换器)转换得到MCPFSK的模拟波形信号。
当需要产生GMSK信号时，输入信号S(i)通过编码模块（NRZ编码）、高斯滤波器模块、相位累加模块，然后分别通过cosw ROM表和sinw ROM表查表产生数据值及值，然后及信号再分别与调制中频信号进行正交混频，再经过减法运算最终产生GMSK的调制后的数字波形信号，经过D/A转换之后就可以得到可以观察的模拟信号波形。
本发明方案有如下特点：该方案结构简单、可以产生MCPFSK、MSK及GMSK三种调制波形信号，该方案复用性好，资源占用少，该GMSK调制比传统的FIR高斯滤波器产生GMSK资源节约70%以上，通过选择开关改变数字信号通路，产生三种不同的调制波形信号，灵活性高。
根据上述说明，结合本专业公知技术，可再现本发明。
Claims (1)
1.MCPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路，基于FPGA形成，其特征在于：数字逻辑电路由四个ROM， 2个相位累加器、选通模块1、选通模块2、编码模块、高斯滤波器、两个乘法器及数模转换器D/A组成；
编码模块分别与选通模块1的输入端、高斯滤波器的输入端连接；
选通模块1通过sel2端连接选通模块2，选通模块2的输出端连接第一相位累加器的输入端，第一相位累加器的输出端连接存有COS_W的ROM的输入端，存有COS_W的ROM的输出端分别连接数模转换器D/A和第一乘法器的输入端；
高斯滤波器通过第二相位累加器与存有Cos ROM表的ROM的输入端和存有Sin ROM表的ROM的输入端连接，存有Cos ROM表的ROM和存有Sin ROM表的ROM的输出端分别连接第一和第二乘法器，然后再经同一减法器连接至数模转换器；
其中与第二相位累加器相连的两个ROM即存有Sin ROM表的ROM和存有Cos ROM表的ROM分别存储正余弦波形，用于GMSK基带信号的产生，另外两个与乘法器相连的ROM即存有SIN_W的ROM、存有COS_W的ROM同样存储正余弦波形，用于中频载波的调制，通过模式切换开关选择，利用FPGA片内资源产生调制波形；
MCPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路用波形存储方式直接产生 MCPFSK、2CPFSK波形信号，采用存储相位路径来实现高斯滤波器的功能，并采用正交调制的方法实现GMSK波形信号的发生；
通过FPGA中的四个片内ROM来存储相应的正余弦信号波形，通过频率关键字的输入控制所要产生信号的频率，产生相应的数字基带波形；当需要产生MCPFSK信号时，将二进制码进行相应编码后选择对应的频率关键字Ki，通过查表的方式产生所需要的MCPFSK波形；数据输入信号为S（i），通过编码模块得到信号D(i)，通过sel1作为选通模块1控制信号，选择使D(i)作为选通模块1的输出；再通过sel2作为选通模块2控制信号来控制频率关键字K1和频率关键字K2，一直到个数为 ，i为一个码元输出需要的编码bit个数，对应频率关键字Kn，将由选通模块2的控制信号sel2选择的频率关键字作为相位间隔，通过第一相位累加器得到当前的相位值，然后根据当前的相位值，通过存有COS_W的ROM查表得到当前对应波形信号的幅度值，也就是MCPFSK的数字波形信号，最后通过D/A转换得到MCPFSK的模拟波形信号；
当需要产生2CPFSK信号时，通过sel1作为选通模块1的控制信号，选择输入二进制码Signal_in通路的‘0’码和‘1’码；再通过sel2作为选通模块2的控制信号来控制频率关键字K1和频率关键字K2，由选通模块2的控制信号sel2选择的频率关键字作为相位间隔，通过 第一相位累加器得到当前的相位值，然后根据当前的相位值，通过存有COS_W的ROM查表得到当前对应波形信号的幅度值即2CPFSK的数字波形信号，最后通过D/A数模转换得到2CPFSK的模拟波形信号；
当需要产生GMSK信号时，输入信号S(i)通过编码模块即NRZ编码模块、高斯滤波器、第二相位累加器，然后分别通过存有Cos ROM表的ROM和存有Sin ROM表的ROM查表产生数据值及值，然后及信号再分别与调制中频信号进行正交混频，调制中频信号再经过减法运算最终产生GMSK的调制后的数字波形信号，经过D/A转换之后就可以得到可以观察的模拟信号波形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210515594.0A CN103023478B (zh) | 2012-12-05 | 2012-12-05 | Mcpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210515594.0A CN103023478B (zh) | 2012-12-05 | 2012-12-05 | Mcpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103023478A CN103023478A (zh) | 2013-04-03 |
| CN103023478B true CN103023478B (zh) | 2015-04-22 |
Family
ID=47971661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210515594.0A Active CN103023478B (zh) | 2012-12-05 | 2012-12-05 | Mcpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103023478B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104683273A (zh) * | 2013-11-27 | 2015-06-03 | 中国航空工业集团公司雷华电子技术研究所 | 一种基于dds芯片的gmsk信号产生方法 |
| CN105635012B (zh) * | 2015-12-24 | 2018-12-14 | 北京经纬恒润科技有限公司 | 一种频移键控fsk波形文件的生成方法及装置 |
| CN106802109B (zh) * | 2017-02-17 | 2019-01-18 | 中国人民解放军军械工程学院 | 末制导炮弹检测弹用光电探测器模拟信号源 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1681266A (zh) * | 2004-04-07 | 2005-10-12 | 索尼国际(欧洲)股份有限公司 | 频率交错的频移键控调制 |
| CN1759581A (zh) * | 2003-03-11 | 2006-04-12 | 高通股份有限公司 | Gmsk调制技术 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8885773B2 (en) * | 2010-04-22 | 2014-11-11 | The Board Of Regents Of The University Of Texas System | Radio architecture for an ultra low power receiver |
-
2012
- 2012-12-05 CN CN201210515594.0A patent/CN103023478B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1759581A (zh) * | 2003-03-11 | 2006-04-12 | 高通股份有限公司 | Gmsk调制技术 |
| CN1681266A (zh) * | 2004-04-07 | 2005-10-12 | 索尼国际(欧洲)股份有限公司 | 频率交错的频移键控调制 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103023478A (zh) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5285479A (en) | Quadrature modulation circuit | |
| US7974373B2 (en) | Method and architecture for digital pulse shaping and rate conversion | |
| US6025758A (en) | Method and apparatus for performing digital data signal modulation | |
| CN103023478B (zh) | Mcpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路 | |
| KR20080113083A (ko) | 위상 변조기 | |
| Popescu et al. | Performance comparison of the BPSK and QPSK Modulation Techniques on FPGA | |
| CN102594750B (zh) | 产生中波段调制信号的方法 | |
| CN102983839A (zh) | 一种基于fpga实现gmsk信号发生器的方法 | |
| CN102014092B (zh) | 一种基于级联模式的四进制msk调制方法及装置 | |
| US6115428A (en) | Apparatus for and method of generating π-/N-shifted N-differential encoded phase shift keying modulation signals | |
| CN101296208B (zh) | 基于每符号两比特的甚小线性调频键控调制的通信方法 | |
| JP5485283B2 (ja) | 位相・振幅変調器 | |
| CN202978883U (zh) | 一种mpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路 | |
| US5796782A (en) | Digital modulator with Root-Nyquist filter | |
| Perrins et al. | Simple detectors for shaped-offset QPSK using the PAM decomposition | |
| KR100207594B1 (ko) | 자동부호화 4분 위상천이 변조방법 및 장치 | |
| Al Safi et al. | Toward digital transmitters with amplitude shift keying and quadrature amplitude modulators implementation examples | |
| CN102571083B (zh) | 数字控制振荡器、正交载波的产生方法及正交调幅调制系统 | |
| US3659053A (en) | Method and apparatus for frequency-division multiplex communications by digital phase shift of carrier | |
| Babu et al. | GMSK modulator for GSM system, an economical implementation on FPGA | |
| CN202696557U (zh) | 新型数字化mcpfsk信号产生器 | |
| WO1980002900A1 (en) | Converter included in a phase modulator | |
| Radder et al. | Efficient MODEM Design For SDR Application | |
| Udawant et al. | Digital image processing by using GMSK | |
| JPS5840387B2 (ja) | デイジタル形ｆｍ変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |