CN202978883U - 一种mpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路 - Google Patents

Abstract

本实用新型涉及一种MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路，基于FPGA形成，数字逻辑电路由四个ROM，一个累加器及若干逻辑单元组成，其中与相位累加器相连的两个ROM分别存储正余弦波形，用于GMSK基带信号的产生，另外两个与乘法器相连的ROM同样存储正余弦波形，用于中频载波的调制，通过模式切换开关选择利用FPGA片内资源产生调制波形；优点是：结构简单、占用的逻辑资源少、保证波形的相位连续，复用性好，波形频率可控，可以通过配置端口信号实现多种信号波形的产生，使用灵活特点。

Description

一种MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路

技术领域

    本实用新型涉及通信技术领域，特别涉及一种MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路。

背景技术

    MCPFSK、MSK、GMSK属于相位连续的数字频移键控（FSK）的三种调制方式。FSK（Frequency-shift keying）是信息传输中使用得较早的一种调制方式,它的主要优点是: 实现起来较容易,抗噪声与抗衰减的性能较好。在中低速数据传输中得到了广泛的应用。相位连续的数字频移键控信号由于其相位的连续性，不仅具有实现容易、适用频带宽、抗干扰能力强、解调无需相干载波的优点，而且避免了DPFSK信号由于在频率转换点上的相位不连续，而使功率谱产生很大的旁瓣分量，带限后会引起包络起伏的缺点，因此在数字通信领域有着广泛应用。

    高斯滤波最小移频键控（GMSK），区别于前两种调制波形，它利用高斯滤波器对基带信号进行预处理，使得信号的功率谱在主瓣以外衰减较快，主瓣宽度窄对邻道干扰较小，因此应用比较广泛。

    因此实现GMSK调制的关键是高斯低通滤波器的设计。为了使输出频谱密集, 高斯滤波器必须具备以下特性: 1、窄带和尖锐的截止特性,以抑制调制器输入信号中的高频分量; Ω脉冲响应过冲量小, 以防止瞬时频偏过大; 保持滤波器输出脉冲响应曲线下的面积对应于P/ 2 的相移, 使调制指数为1/ 2，一般采用硬件直接数字实现GMSK 调制。

发明内容

    本实用新型的目的就是根据数字通信领域应用需要，提供一种能够产生MCPFSK、2CPFSK、GMSK的多种波形信号发生器的数字逻辑电路。

    本实用新型为了实现上述目的，所采取的技术方案是：一种MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路，基于FPGA形成，其特征在于：数字逻辑电路由四个ROM，一个累加器及若干逻辑单元组成，选通模块1连接选通模块2，选通模块2连接相位累加器，相位累加器通过含cosw ROM表连接D/A(数模转换器)，高斯滤波器通过相位累加器连接含cos，然后通过sinw ROM表连接D/A(数模转换器)。

     本实用新型的有益效果是：结构简单、占用的逻辑资源少、保证波形的相位连续，复用性好，波形频率可控，可以通过配置端口信号实现多种信号波形的产生，使用灵活特点。

附图说明：

    图1为MPFSK、CPFSK、GMSK的波形信号发生器原理框图。

具体实施方式

    如图1所示，MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路，基于FPGA形成，其特征在于：数字逻辑电路由四个ROM，一个累加器及若干逻辑单元组成，其中与相位累加器相连的两个ROM分别存储正余弦波形，用于GMSK基带信号的产生，另外两个与乘法器相连的ROM同样存储正余弦波形，用于中频载波的调制，通过模式切换开关选择利用FPGA片内资源产生调制波形；MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路用波形存储方式直接产生 MCPFSK、2CPFSK波形信号，采用存储相位路径来实现高斯滤波器的功能，并采用正交调制的方法实现GMSK波形信号的发生；通过FPGA中的四个片内ROM来存储相应的正余弦信号波形，通过频率关键字的输入控制所要产生信号的频率，产生相应的数字基带波形；当需要产生MCPFSK信号时，将二进制码进行相应编码后选择对应的频率关键字Ki，通过查表的方式产生所需要的2CPFSK波形；当需要产生2CPFSK信号时，通过sel1作为选通模块1的控制信号，选择输入二进制码Signal_in通路的‘0’码和‘1’码；再通过sel2作为选通模块2的控制信号来控制代表频率关键字K1和频率关键字K2关键字，将频率关键字作为相位间隔，通过累加器得到当前的相位值，然后根据当前的相位值，通过ROM查表得到当前对应波形信号的幅度值即2CPFSK的数字波形信号，最后通过D/A数模转换得到2CPFSK的模拟波形信号；当需要产生MCPFSK信号时，数据输入信号为S（i），通过编码模块得到信号D(i)，通过sel1作为选通模块1控制信号，选择使D(i)作为选通模块1的输出；再通过sel2作为选通模块2控制信号来控制代表频率关键字K1和频率关键字K₂，一直到个数为，i为一个码元输出需要的编码bit个数，对应频率控制字Kn将频率关键字作为相位间隔，通过累加器得到当前的相位值，然后根据当前的相位值，通过cosw的ROM查表得到当前对应波形信号的幅度值，也就是MCPFSK的数字波形信号，最后通过D/A转换得到MCPFSK的模拟波形信号；当需要产生GMSK信号时，输入信号S(i)通过编码模块即NRZ编码模块、高斯滤波器模块、相位累加模块，然后分别通过cosw ROM表和sinw ROM表查表产生数据值                                                

及值

，然后

及

信号再分别与调制中频信号进行正交混频，再经过减法运算最终产生GMSK的调制后的数字波形信号，经过D/A转换之后就可以得到可以观察的模拟信号波形。

    工作原理：使用条件为：本设计采用Xilinx公司的Virtex-5的FPGA芯片进行信号处理的。当需要产生2CPFSK信号时，通过sel1作为选通模块1的控制信号，选择输入二进制码Signal_in通路的‘0’码和‘1’码；再通过sel2作为选通模块2的控制信号来控制代表频率关键字K1和频率关键字K2关键字，将频率关键字作为相位间隔，通过累加器得到当前的相位值，然后根据当前的相位值，通过ROM查表得到当前对应波形信号的幅度值即2CPFSK的数字波形信号，最后通过D/A数模转换得到2CPFSK的模拟波形信号；

当需要产生MCPFSK信号时，数据输入信号为S（i），通过编码模块得到信号D(i)，通过sel1作为选通模块1控制信号，选择使D(i)作为选通模块1的输出；再通过sel2作为选通模块2控制信号来控制代表频率关键字K1和频率关键字K2，一直到个数为（i为一个码元输出需要的编码bit个数）对应频率控制字Kn将频率关键字作为相位间隔，通过累加器得到当前的相位值，然后根据当前的相位值，通过cosw的ROM查表得到当前对应波形信号的幅度值，也就是MCPFSK的数字波形信号，最后通过D/A(数模转换器)转换得到MCPFSK的模拟波形信号。

     当需要产生GMSK信号时，输入信号S(i)通过编码模块（NRZ编码）、高斯滤波器模块、相位累加模块，然后分别通过cosw ROM表和sinw ROM表查表产生数据值

及值

，Icos及

，然后及

信号再分别与调制中频信号进行正交混频，再经过减法运算最终产生GMSK的调制后的数字波形信号，经过D/A转换之后就可以得到可以观察的模拟信号波形。

    本实用新型方案有如下特点：该方案结构简单、可以产生MCPFSK、MSK及GMSK三种调制波形信号，该方案复用性好，资源占用少，该GMSK调制比传统的FIR高斯滤波器产生GMSK资源节约70%以上，通过选择开关改变数字信号通路，产生三种不同的调制波形信号，灵活性高。

    根据上述说明，结合本专业公知技术，可再现本实用新型。

Claims (1)

1.一种MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路，基于FPGA形成，其特征在于：数字逻辑电路由四个ROM，一个累加器及若干逻辑单元组成，选通模块1连接选通模块2，选通模块2连接相位累加器，相位累加器通过含cosw ROM表连接数模转换器，高斯滤波器通过相位累加器连接含cos ROM、sin ROM，然后通过sinw ROM表连接数模转换器。

Images