CN105245201B - 一种输出高斯成形滤波结果的方法及高斯成形滤波器 - Google Patents

一种输出高斯成形滤波结果的方法及高斯成形滤波器 Download PDF

Info

Publication number
CN105245201B
CN105245201B CN201510652656.6A CN201510652656A CN105245201B CN 105245201 B CN105245201 B CN 105245201B CN 201510652656 A CN201510652656 A CN 201510652656A CN 105245201 B CN105245201 B CN 105245201B
Authority
CN
China
Prior art keywords
state information
current state
bit
vector
gauss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510652656.6A
Other languages
English (en)
Other versions
CN105245201A (zh
Inventor
张书迁
苗俊涛
张振东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Angrui Microelectronics Technology Co.,Ltd.
Original Assignee
Beijing Zhongke's Chinese Is Electron Technology Co Ltd All Over World
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke's Chinese Is Electron Technology Co Ltd All Over World filed Critical Beijing Zhongke's Chinese Is Electron Technology Co Ltd All Over World
Priority to CN201510652656.6A priority Critical patent/CN105245201B/zh
Publication of CN105245201A publication Critical patent/CN105245201A/zh
Application granted granted Critical
Publication of CN105245201B publication Critical patent/CN105245201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明实施例提供一种输出高斯成形滤波结果的方法及高斯成形滤波器,其中方法包括:将当前输入的比特与前面输入的N‑1个比特组成一个由N个比特组成的当前状态信息;根据所述当前状态信息,从数据存储单元中预存的M个向量中确定目标向量;其中,M个向量对应2N个状态中的M个必要状态;根据所述当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,得到高斯成形滤波结果并输出;其中,所述目标向量进行转换处理后所对应的状态与所述当前状态信息相应。本发明实施例简化了高斯成形滤波的实现方式,以较小的资源消耗得到了高斯成形滤波结果。

Description

一种输出高斯成形滤波结果的方法及高斯成形滤波器
技术领域
本发明涉及高斯成形滤波技术领域,具体涉及一种输出高斯成形滤波结果的方法及高斯成形滤波器。
背景技术
高斯成形滤波在无线通信系统,尤其是以GFSK(Gauss Frequency Shift Keying,高斯频移键控,是指在调制之前通过一个高斯低通滤波器来限制信号的频谱宽度)调制的系统中占据着重要的地位;如何优化高斯成形滤波的方式,以输出高斯成形滤波结果,一直是高斯成形滤波领域的技术人员研究的重点。
目前,高斯成形滤波的实现主要是采用滤波器架构,以滤波器架构实现高斯成形滤波,虽然是最为直接的方式,但是会涉及到乘法器、加法器及较多数据存储单元的使用;这导致在ASIC(Application Specific Integrated Circuit,专用集成电路)或者FPGA(Field Programmable Gate Array,现场可编程门阵列)等硬件电路中以滤波器架构实现高斯成形滤波时,将带来较大电路面积的消耗,而在软件实现中,也将耗费较大的软件资源。
因此,如何简化高斯成形滤波的实现方式,以较小的资源消耗(包括硬件和/或软件资源的消耗)得到高斯成形滤波结果,成为本领域技术人员需要考虑的问题。
发明内容
有鉴于此,本发明实施例提供一种输出高斯成形滤波结果的方法及高斯成形滤波器,以简化高斯成形滤波的实现方式,以较小的资源消耗得到高斯成形滤波结果。
为实现上述目的,本发明实施例提供如下技术方案:
一种输出高斯成形滤波结果的方法,包括:
将当前输入的比特与前面输入的N-1个比特组成一个由N个比特组成的当前状态信息;其中,N为奇数,N个比特对应有2N个状态;
根据所述当前状态信息,从数据存储单元中预存的M个向量中确定目标向量;其中,M个向量对应2N个状态中的M个必要状态,所述2N个状态中除全-1状态和全1的状态外的其他状态,可由所述M个必要状态通过转换处理得到;
根据所述当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,得到高斯成形滤波结果并输出;其中,所得到的高斯成形滤波结果为所述当前输入的比特与前面输入的N-1个比特中的中间比特,经高斯成形滤波后的结果,所述目标向量进行转换处理后所对应的状态与所述当前状态信息相应。
其中,N为3,3个比特对应有8个状态;所述将当前输入的比特与前面输入的N-1个比特组成一个由N个比特组成的当前状态信息包括:
将当前输入的比特与前面输入的2个比特组成一个由3个比特组成的当前状态信息。
其中,M为2,所述数据存储单元中预存的M个向量包括:010和011。
其中,所述数据存储单元中预存的向量包括010的确定过程包括:
根据公式-sum(Gh(1:i))+sum(Gh(i+1:i+a))-sum(Gh(i+a+1:b)),确定数据存储单元中预存的向量包括010;其中,Gh为高斯成形滤波器的系数,Gh为由b个系数组成的高斯成形滤波器的系数向量,a为比特的过采样率,a为整数,i取1至a之间的整数,sum(Gh(1:i))表示从Gh的第一个系数到第i个系数的累加,sum(Gh(i+1:i+a))表示从Gh的第i+1个系数到第i+a个系数的累加,sum(Gh(i+a+1:b))表示从Gh的第i+a+1个系数到第b个系数的累加;
所述数据存储单元中预存的向量包括011的确定过程包括:
根据公式sum(Gh(1:i))+sum(Gh(i+1:i+a))-sum(Gh(i+a+1:b))确定数据存储单元中预存的向量包括011。
其中,a为8,b为17,i取1至8之间的整数。
其中,所述根据所述当前状态信息,从数据存储单元中预存的M个向量中确定目标向量包括:
若当前状态信息为010或101,则确定目标向量为010;
若当前状态信息为001或011或100或110,则确定目标向量为011。
其中,所述根据所述当前状态信息,对所述目标向量进行转换处理,得到高斯成形滤波结果并输出包括:
若当前状态信息为001,则将目标向量011按倒序方式输出,并取相反数;
若当前状态信息为010,则将目标向量010按正序方式输出;
若当前状态信息为011,则将目标向量011按正序方式输出;
若当前状态信息为100,则将目标向量011按正序方式输出,并取相反数;
若当前状态信息为101,则将目标向量010按正序方式输出,并取相反数;
若当前状态信息为110,则将目标向量011按倒序方式输出;
其中,所输出的高斯成形滤波结果为当前输入的比特与前面输入的2个比特中的中间比特,经高斯成形滤波后的结果。
其中,所述方法还包括:
若当前状态信息为000,则输出比特的过采样率倍数个的-1;
若当前状态信息为111,则输出比特的过采样率倍数个的1。
本发明实施例还提供一种高斯成形滤波器,包括:
状态生成器,用于将当前输入的比特与前面输入的N-1个比特组成一个由N个比特组成的当前状态信息;其中,N为奇数,N个比特对应有2N个状态;
数据存储单元,用于预存M个向量;其中,M个向量对应2N个状态中的M个必要状态,所述2N个状态中除全-1状态和全1的状态外的其他状态,可由所述M个必要状态通过转换处理得到;
分别与所述状态生成器和所述数据存储单元连接的译码电路,所述译码电路用于,接收所述当前状态信息;根据所述当前状态信息,从数据存储单元中预存的M个向量中确定目标向量;根据所述当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,以得到高斯成形滤波结果,并从数据存储单元中读取出所得到高斯成形滤波结果;其中,所得到的高斯成形滤波结果为所述当前输入的比特与前面输入的N-1个比特中的中间比特,经高斯成形滤波后的结果,所述目标向量进行转换处理后所对应的状态与所述当前状态信息相应。
其中,N为3,M为2,所述数据存储单元中预存的M个向量包括:010和011;
所述状态生成器具体用于,将当前输入的比特与前面输入的2个比特组成一个由3个比特组成的当前状态信息;
所述译码电路具体用于,若当前状态信息为001,则将数据存储单元中预存的目标向量011按倒序方式输出,并取相反数;若当前状态信息为010,则将数据存储单元中预存的目标向量010按正序方式输出;若当前状态信息为011,则将数据存储单元中预存的目标向量011按正序方式输出;若当前状态信息为100,则将数据存储单元中预存的目标向量011按正序方式输出,并取相反数;若当前状态信息为101,则将数据存储单元中预存的目标向量010按正序方式输出,并取相反数;若当前状态信息为110,则将数据存储单元中预存的目标向量011按倒序方式输出;若当前状态信息为000,则使数据存储单元输出比特的过采样率倍数个的-1;若当前状态信息为111,则使数据存储单元输出比特的过采样率倍数个的1;
其中,所输出的高斯成形滤波结果为当前输入的比特与前面输入的2个比特中的中间比特,经高斯成形滤波后的结果。
基于上述技术方案,本发明实施例通过在数据存储单元中存储M个向量,由该M个向量可实现2N个状态中除全-1状态和全1的状态外的其他状态的转换;在输出高斯成形滤波结果时,可确定当前输入的比特与前面输入的N-1个比特组成的当前状态信息,而后可从数据存储单元中预存的M个向量中确定可转换出当前状态信息的目标向量,从而根据当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,得到高斯成形滤波结果并输出,从而输出组成当前状态信息的中间比特的高斯成形滤波结果;由于本发明实施例可基于数据存储单元,且通过数据存储单元中预存的向量的转换,可实现高斯成形滤波结果的输出,因此本发明实施例仅需在数据存储单元中存储少量的向量,就可实现所有可能状态下的高斯成形滤波结果的输出,极大的减少了输出高斯成形滤波结果过程中的资源消耗;本发明实施例提供的输出高斯成形滤波结果的方法,可简化高斯成形滤波的实现方式,以较小的资源消耗得到高斯成形滤波结果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的输出高斯成形滤波结果的方法的流程图;
图2为本发明实施例提供的输出高斯成形滤波结果的示意图;
图3为本发明实施例提供的输出高斯成形滤波结果的方法的另一流程图;
图4为本发明实施例提供的010和011输出以及由010和011推演出的其他状态的输出的示意图;
图5为本发明实施例提供的输出高斯成形滤波结果的方法的再一流程图;
图6为本发明实施例提供的比特流及相应状态下所输出的高斯成形滤波结果的示意图;
图7为本发明实施例提供的高斯成形滤波器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的输出高斯成形滤波结果的方法的流程图,图2为输出高斯成形滤波结果的示意图,通过图2可辅助图1所示方法的说明;结合图1和图2所示,本发明实施例提供的输出高斯成形滤波结果的方法可以包括如下步骤:
步骤S100、将当前输入的比特与前面输入的N-1个比特组成一个由N个比特组成的当前状态信息;其中,N为奇数,N个比特对应有2N个状态;
在本发明实施例中,一个状态由N个比特组成,当前状态信息是由当前输入的比特与前面输入的N-1个比特组成的,当前状态信息决定了组成当前状态信息的中间比特经过高斯成形滤波后的结果;
可选的,N奇数,可选用3,5或7等,即本发明实施例可将当前输入的比特与前面输入的2个比特组成当前状态信息(当前状态信息决定了当前输入比特的前一个比特经过高斯成形滤波后的结果),也可将当前输入的比特与前面输入的4个比特组成当前状态信息(当前状态信息决定了当前输入比特的前第二个比特经过高斯成形滤波后的结果),还可将当前输入的比特与前面输入的6个比特组成当前状态信息(当前状态信息决定了当前输入比特的前第三个比特经过高斯成形滤波后的结果);
在本发明实施例中,N的数值选择表征了高斯成形滤波器的冲击响应长度的选择;即比特所组成的状态的长度对应于高斯成形滤波器的冲击响应的长度;高斯函数本身是一个无线长的函数,为了实用性,才有意截短成为有限长度的高斯成形滤波器,因此,比特所组成的状态长度增加后,对应的高斯成形滤波器的冲击响应长度也是增加的,从而更加逼近于真实的高斯函数形状;然而,实际应用中,超过7个符号(一个比特对应一个符号)长度的高斯成形滤波器是没有实际的应用价值的,而对于一般的通信系统中,使用3个符号长度的高斯成形滤波器就已经能够满足使用需求;
可选的,前面输入的N-1个比特可依时序排列在当前输入的比特的左边或右边,从而组成当前状态信息;具体是排列在左边还是右边,可根据实际应用情况选定;
可选的,比特主要为0和1(对应二进制),以N为3为例,当前状态信息可能是000,001,010,011,100,101,110或111。
步骤S110、根据所述当前状态信息,从数据存储单元中预存的M个向量中确定目标向量;其中,M个向量对应2N个状态中的M个必要状态,所述2N个状态中除全-1状态和全1的状态外的其他状态,可由所述M个必要状态通过转换处理得到;
可选的,全-1状态是指组成状态的比特全为0,如000,全1状态是指组成状态的比特全为1,如111;
值得注意的是,某些通信系统中也有采用比特全为0来表示全1状态,比特全为1表示全-1状态的状况;这种情况下,需将本发明实施例所示的比特的具体值取相反数;
数据存储单元中预存的M个向量可以为2N个状态中的M个必要状态(需排除全-1状态和全1状态);通过所预存的M个向量,本发明实施例可由对该M个向量的转换处理,得到2N个状态中除全-1状态和全1的状态外的其他状态;
如2N个状态为000,001,010,011,100,101,110和111,则M个必要状态可以是其中的010和011;排除000(全-1状态)和111(全1状态),2N个状态中的剩余6状态001,010,011,100,101和110均可由对010和011的转换处理得到;
目标向量是指数据存储单元所预存的M个向量中,通过转换处理能得到当前状态信息的向量;如010或101的目标向量可以为010;001或011或100或110的目标向量可以为011;
可选的,数据存储单元可以选用ROM(只读存储器)或LUT(Look Up Table,显示查找表)实现。
步骤S120、根据所述当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,得到高斯成形滤波结果并输出;其中,所得到的高斯成形滤波结果为所述当前输入的比特与前面输入的N-1个比特中的中间比特,经高斯成形滤波后的结果,所述目标向量进行转换处理后所对应的状态与所述当前状态信息相应。
在确定数据存储单元中预存的M个向量中的目标向量后,本发明实施例可对目标向量进行转换处理,从而得到与所述当前状态信息相应的高斯成形滤波结果,所得到的高斯成形滤波结果为组成当前状态信息的中间比特经高斯成形滤波后的结果;
如当前状态信息为001,则选定目标向量011后,可对目标向量011进行按倒序方式输出并取相反数的转换处理,从而得到与当前状态信息001相应的高斯成形滤波结果。
本发明实施例提供的高斯成形滤波结果的方法,包括:将当前输入的比特与前面输入的N-1个比特组成一个由N个比特组成的当前状态信息;其中,N为奇数,N个比特对应有2N个状态;根据所述当前状态信息,从数据存储单元中预存的M个向量中确定目标向量;其中,M个向量对应2N个状态中的M个必要状态,所述2N个状态中除全-1状态和全1的状态外的其他状态,可由所述M个必要状态通过转换处理得到;根据所述当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,得到高斯成形滤波结果并输出;其中,所得到的高斯成形滤波结果为所述当前输入的比特与前面输入的N-1个比特中的中间比特,经高斯成形滤波后的结果,所述目标向量进行转换处理后所对应的状态与所述当前状态信息相应。
可以看出,本发明实施例通过在数据存储单元中存储M个向量,由该M个向量可实现2N个状态中除全-1状态和全1的状态外的其他状态的转换;在输出高斯成形滤波结果时,可确定当前输入的比特与前面输入的N-1个比特组成的当前状态信息,而后可从数据存储单元中预存的M个向量中确定可转换出当前状态信息的目标向量,从而根据当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,得到高斯成形滤波结果并输出,从而输出组成当前状态信息的中间比特的高斯成形滤波结果;由于本发明实施例可基于数据存储单元,且通过数据存储单元中预存的向量的转换,可实现高斯成形滤波结果的输出,因此本发明实施例仅需在数据存储单元中存储少量的向量,就可实现所有可能状态下的高斯成形滤波结果的输出,极大的减少了输出高斯成形滤波结果过程中的资源消耗;本发明实施例提供的输出高斯成形滤波结果的方法,可简化高斯成形滤波的实现方式,以较小的资源消耗得到高斯成形滤波结果。
可选的,为便于方案说明,下面以3比特组成一个状态为例进行说明;对应的,N可以为3,当前状态信息可以由当前输入的比特与前面输入的2个比特组成,当前状态信息决定了当前输入的比特的前一个比特的高斯成形滤波结果;
可选的,3个比特对应有8个状态,分别为000,001,010,011,100,101,110和111;为实现高斯成形滤波结果的输出,本发明实施例需在排除全-1状态(000)和全1状态(111)后,从001,010,011,100,101,110这6个状态中选取出必要状态;
理论上,8个状态对应8个高斯成形滤波器输出的8个波形,不过通过对称性分析,8个状态中,有两个是全-1状态(000)和全1状态(111),这两个状态不需要在数据存储单元中预存;另外6个状态001,010,011,100,101,110可以分为两组:一组是由状态010和101组成,另外一组是由011,110,100和001组成;
可以看出,每一组内部的向量之间都具有一定的对称性,也就是说,向量010和101是互相相关的,向量011,110,100和001也是互相相关的;因此,只需要从这两组非全-1和非全1的状态组中各抽取出一个状态存储在数据存储单元中即可,其他的向量通过所抽取出的状态进行合适的转换处理即可得到;如此,就可以得到8个状态对应的全部8个向量。
可选的,本发明实施例通过分析,可在001,010,011,100,101和110这6个状态中选用010和011为必要状态,即M为2,在数据存储单元中预存的M个向量包括010和011;
进一步,本发明的发明人经过研究,给出了选取必要状态的公式,具体如下:
可根据公式-sum(Gh(1:i))+sum(Gh(i+1:i+a))-sum(Gh(i+a+1:b)),确定数据存储单元中预存的向量包括010;
其中,Gh为高斯成形滤波器的系数,Gh为由b个系数组成的高斯成形滤波器的系数向量,a为比特的过采样率,a为整数,i取1至a之间的整数,sum(Gh(1:i))表示从Gh的第一个系数到第i个系数的累加,sum(Gh(i+1:i+a))表示从Gh的第i+1个系数到第i+a个系数的累加,sum(Gh(i+a+1:b))表示从Gh的第i+a+1个系数到第b个系数的累加;
可根据公式sum(Gh(1:i))+sum(Gh(i+1:i+a))-sum(Gh(i+a+1:b))确定数据存储单元中预存的向量包括011;
可选的,以GFSK调制方式为例,一般高斯成形滤波器的冲击响应长度为2×n×osr+1,n为符号(symbol)数量,osr为每个符号的过采样倍数;一般应用下,n值取1,osr取8即可,如此设计出高斯成形滤波器具有17个系数;即在一种实现方式中,上述公式的b可选取17,a可选取8,i取1至8之间的整数(i=1,2,…8);
以数据存储单元为LUT为例,
可根据公式pLUT010(i)=-sum(Gh(1:i))+sum(Gh(i+1:i+8))-sum(Gh(i+9:17))确定数据存储单元中预存的向量包括010;
根据公式pLUT011(i)=sum(Gh(1:i))+sum(Gh(i+1:i+8))-sum(Gh(i+9:17))确定数据存储单元中预存的向量包括011;
其中,‘+’和‘-’分别表示正号和负号,sum为求和运算。
可选的,图3示出了本发明实施例提供的输出高斯成形滤波结果的方法的另一流程图,参照图3,该方法可以包括:
步骤S200、将当前输入的比特与前面输入的2个比特组成一个由3个比特组成的当前状态信息;3个比特对应有8个状态;
步骤S210、根据所述当前状态信息,从数据存储单元中预存的010和011向量中确定目标向量;
可选的,若当前状态信息为010或101,则确定目标向量为010;若当前状态信息为001或011或100或110,则确定目标向量为011。
步骤S220、根据所述当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,得到高斯成形滤波结果并输出;其中,所得到的高斯成形滤波结果为组成当前状态信息的中间比特,经高斯成形滤波后的结果,所述目标向量进行转换处理后所对应的状态与所述当前状态信息相应。
可选的,当前状态信息为010和101时,可由目标向量010的转换处理得到高斯成形滤波结果并输出,目标向量010转换处理后的结果与当前状态信息相应;
具体的,若当前状态信息为010,则将目标向量010按正序方式输出;若当前状态信息为101,则将目标向量010按正序方式输出,并取相反数;显然针对010和101,目标向量010也可有其他的转换处理方式;
可选的,当前状态信息为001,011,100和110时,可由目标向量011的转换处理得到高斯成形滤波结果并输出,目标向量011转换处理后的结果与当前状态信息相应;
具体的,若当前状态信息为001,则将目标向量011按倒序方式输出,并取相反数;若当前状态信息为011,则将目标向量011按正序方式输出;若当前状态信息为100,则将目标向量011按正序方式输出,并取相反数;若当前状态信息为110,则将目标向量011按倒序方式输出;显然,针对001,011,100和110,目标向量011也可有其他的转换处理方式;
图4示出了010和011输出以及由010和011推演出的其他状态的输出,可参照。
可选的,针对当前状态信息为000的情况,本发明实施例可输出比特的过采样率倍数个的-1,如比特的过采样率倍数为8,则可输出8个-1;针对当前状态信息为111的情况,本发明实施例可输出比特的过采样率倍数个的1,如比特的过采样率倍数为8,则可输出8个1。
优选的,以3个比特组成一个状态为情况,图5示出了本发明实施例提供的输出高斯成形滤波结果的方法的再一流程图,参照图5,该方法可以包括:
步骤S300、将当前输入的比特与前面输入的2个比特组成一个由3个比特组成的当前状态信息;3个比特对应有8个状态;
步骤S310、若当前状态信息为010或101,则从数据存储单元中预存的010和011向量中确定目标向量为010;若当前状态信息为001或011或100或110,则从数据存储单元中预存的010和011向量中确定目标向量为011;其中,数据存储单元中预存的向量为010和011;
步骤S320、若当前状态信息为001,则将目标向量011按倒序方式输出,并取相反数;若当前状态信息为010,则将目标向量010按正序方式输出;若当前状态信息为011,则将目标向量011按正序方式输出;若当前状态信息为100,则将目标向量011按正序方式输出,并取相反数;若当前状态信息为101,则将目标向量010按正序方式输出,并取相反数;若当前状态信息为110,则将目标向量011按倒序方式输出;其中,所输出的高斯成形滤波结果为当前输入的比特与前面输入的2个比特中的中间比特,经高斯成形滤波后的结果。
进一步,若当前状态信息为000,则输出比特的过采样率倍数个的-1;若当前状态信息为111,则输出比特的过采样率倍数个的1。
可选的,图6示出了3个比特组成一个状态情况下,比特流及相应状态下所输出的高斯成形滤波结果的示意图。
值得注意的是,上文描述的示例均是以3个比特组成状态为说明,这样示例说明的目的是为便于阐述本发明的具体方案,但并不能限制本发明的范围仅在由3个比特组成状态;基于图1所示的方案及原理,本领域技术人员有能力实现5、7等奇数个比特组成状态情况下的方案实施。
本发明实施例提供的输出高斯成形滤波结果的方法,可简化高斯成形滤波的实现方式,以较小的资源消耗得到高斯成形滤波结果。
下面对本发明实施例提供的高斯成形滤波器进行介绍,下文描述的高斯成形滤波器可与上文描述的输出高斯成形滤波结果的方法相互对应参照。
需要说明的是,基于上文所示的输出高斯成形滤波结果的方法,能够实现该方法的高斯成形滤波器结构有多种,并不唯一;如本发明实施例可基于上文所示的输出高斯成形滤波结果的方法,书写出相应的电路描述语言(RTL),由EDA(电子设计自动化)工具将电路描述语言翻译为具体电路,得到高斯成形滤波器;因此下文描述的高斯成形滤波器的结构,仅为实现上文所示的输出高斯成形滤波结果的方法的可选结构。
图7为本发明实施例提供的高斯成形滤波器的结构示意图,参照图7,该高斯成形滤波器可以包括:状态生成器1,数据存储单元2,译码电路3;
状态生成器1的输出与译码电路3的输入相接,译码电路3的输出与数据存储单元2的输入相接,以由译码电路3根据当前状态信息从数据存储单元2中读出相应的高斯成形滤波结果;
其中,状态生成器1可用于,将当前输入的比特与前面输入的N-1个比特组成一个由N个比特组成的当前状态信息;其中,N为奇数,N个比特对应有2N个状态;
数据存储单元2可用于,预存M个向量;其中,M个向量对应2N个状态中的M个必要状态,所述2N个状态中除全-1状态和全1的状态外的其他状态,可由所述M个必要状态通过转换处理得到;
译码电路3可用于,接收所述当前状态信息;根据所述当前状态信息,从数据存储单元中预存的M个向量中确定目标向量;根据所述当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,以得到高斯成形滤波结果,并从数据存储单元中读取出所得到高斯成形滤波结果;
其中,所得到的高斯成形滤波结果为所述当前输入的比特与前面输入的N-1个比特中的中间比特,经高斯成形滤波后的结果,所述目标向量进行转换处理后所对应的状态与所述当前状态信息相应。
以3个比特组成一个状态为例,N可为3,M可为2,数据存储单元中预存的M个向量可以包括:010和011;
基于此,状态生成器1具体可用于,将当前输入的比特与前面输入的2个比特组成一个由3个比特组成的当前状态信息;
译码电路3具体可用于,若当前状态信息为001,则将数据存储单元中预存的目标向量011按倒序方式输出,并取相反数;若当前状态信息为010,则将数据存储单元中预存的目标向量010按正序方式输出;若当前状态信息为011,则将数据存储单元中预存的目标向量011按正序方式输出;若当前状态信息为100,则将数据存储单元中预存的目标向量011按正序方式输出,并取相反数;若当前状态信息为101,则将数据存储单元中预存的目标向量010按正序方式输出,并取相反数;若当前状态信息为110,则将数据存储单元中预存的目标向量011按倒序方式输出;若当前状态信息为000,则使数据存储单元输出比特的过采样率倍数个的-1;若当前状态信息为111,则使数据存储单元输出比特的过采样率倍数个的1;
其中,所输出的高斯成形滤波结果为当前输入的比特与前面输入的2个比特中的中间比特,经高斯成形滤波后的结果。
可选的,比特的过采样率倍数可以为8。
可选的,状态生成器可选用移位寄存器实现,数据存储单元可以为ROM或LUT,译码电路可以为ROM或LUT的地址译码电路。
显然,在本发明实施例提供的高斯成形滤波器中,一个状态也可由5、7个等奇数个比特组成。
本发明实施例提供的高斯成形滤波器的结构较为简化,可以较小的资源消耗得到高斯成形滤波结果。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种输出高斯成形滤波结果的方法,其特征在于,包括:
将当前输入的比特与前面输入的N-1个比特组成一个由N个比特组成的当前状态信息;其中,N为奇数,N个比特对应有2N个状态;
根据所述当前状态信息,从数据存储单元中预存的M个向量中确定目标向量;其中,M个向量对应2N个状态中的M个必要状态,所述2N个状态中除全-1状态和全1的状态外的其他状态,可由所述M个必要状态通过转换处理得到;
根据所述当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,得到高斯成形滤波结果并输出;其中,所得到的高斯成形滤波结果为所述当前输入的比特与前面输入的N-1个比特中的中间比特,经高斯成形滤波后的结果,所述目标向量进行转换处理后所对应的状态与所述当前状态信息相应;
其中,N为3,3个比特对应有8个状态;所述将当前输入的比特与前面输入的N-1个比特组成一个由N个比特组成的当前状态信息包括:
将当前输入的比特与前面输入的2个比特组成一个由3个比特组成的当前状态信息;
M为2,所述数据存储单元中预存的M个向量包括:010和011。
2.根据权利要求1所述的输出高斯成形滤波结果的方法,其特征在于,所述数据存储单元中预存的向量包括010的确定过程包括:
根据公式-sum(Gh(1:i))+sum(Gh(i+1:i+a))-sum(Gh(i+a+1:b)),确定数据存储单元中预存的向量包括010;其中,Gh为高斯成形滤波器的系数,Gh为由b个系数组成的高斯成形滤波器的系数向量,a为比特的过采样率,a为整数,i取1至a之间的整数,sum(Gh(1:i))表示从Gh的第一个系数到第i个系数的累加,sum(Gh(i+1:i+a))表示从Gh的第i+1个系数到第i+a个系数的累加,sum(Gh(i+a+1:b))表示从Gh的第i+a+1个系数到第b个系数的累加;
所述数据存储单元中预存的向量包括011的确定过程包括:
根据公式sum(Gh(1:i))+sum(Gh(i+1:i+a))-sum(Gh(i+a+1:b))确定数据存储单元中预存的向量包括011。
3.根据权利要求2所述的输出高斯成形滤波结果的方法,其特征在于,a为8,b为17,i取1至8之间的整数。
4.根据权利要求1-3任一项所述的输出高斯成形滤波结果的方法,其特征在于,所述根据所述当前状态信息,从数据存储单元中预存的M个向量中确定目标向量包括:
若当前状态信息为010或101,则确定目标向量为010;
若当前状态信息为001或011或100或110,则确定目标向量为011。
5.根据权利要求4所述的输出高斯成形滤波结果的方法,其特征在于,所述根据所述当前状态信息,对所述目标向量进行转换处理,得到高斯成形滤波结果并输出包括:
若当前状态信息为001,则将目标向量011按倒序方式输出,并取相反数;
若当前状态信息为010,则将目标向量010按正序方式输出;
若当前状态信息为011,则将目标向量011按正序方式输出;
若当前状态信息为100,则将目标向量011按正序方式输出,并取相反数;
若当前状态信息为101,则将目标向量010按正序方式输出,并取相反数;
若当前状态信息为110,则将目标向量011按倒序方式输出;
其中,所输出的高斯成形滤波结果为当前输入的比特与前面输入的2个比特中的中间比特,经高斯成形滤波后的结果。
6.根据权利要求5所述的输出高斯成形滤波结果的方法,其特征在于,还包括:
若当前状态信息为000,则输出比特的过采样率倍数个的-1;
若当前状态信息为111,则输出比特的过采样率倍数个的1。
7.一种高斯成形滤波器,其特征在于,包括:
状态生成器,用于将当前输入的比特与前面输入的N-1个比特组成一个由N个比特组成的当前状态信息;其中,N为奇数,N个比特对应有2N个状态;
数据存储单元,用于预存M个向量;其中,M个向量对应2N个状态中的M个必要状态,所述2N个状态中除全-1状态和全1的状态外的其他状态,可由所述M个必要状态通过转换处理得到;
分别与所述状态生成器和所述数据存储单元连接的译码电路,所述译码电路用于,接收所述当前状态信息;根据所述当前状态信息,从数据存储单元中预存的M个向量中确定目标向量;根据所述当前状态信息,对数据存储单元中预存的所述目标向量进行转换处理,以得到高斯成形滤波结果,并从数据存储单元中读取出所得到高斯成形滤波结果;其中,所得到的高斯成形滤波结果为所述当前输入的比特与前面输入的N-1个比特中的中间比特,经高斯成形滤波后的结果,所述目标向量进行转换处理后所对应的状态与所述当前状态信息相应;
N为3,3个比特对应有8个状态;M为2,所述数据存储单元中预存的M个向量包括:010和011;
所述状态生成器具体用于,将当前输入的比特与前面输入的2个比特组成一个由3个比特组成的当前状态信息。
8.根据权利要求7所述的高斯成形滤波器,其特征在于,
所述译码电路具体用于,若当前状态信息为001,则将数据存储单元中预存的目标向量011按倒序方式输出,并取相反数;若当前状态信息为010,则将数据存储单元中预存的目标向量010按正序方式输出;若当前状态信息为011,则将数据存储单元中预存的目标向量011按正序方式输出;若当前状态信息为100,则将数据存储单元中预存的目标向量011按正序方式输出,并取相反数;若当前状态信息为101,则将数据存储单元中预存的目标向量010按正序方式输出,并取相反数;若当前状态信息为110,则将数据存储单元中预存的目标向量011按倒序方式输出;若当前状态信息为000,则使数据存储单元输出比特的过采样率倍数个的-1;若当前状态信息为111,则使数据存储单元输出比特的过采样率倍数个的1;
其中,所输出的高斯成形滤波结果为当前输入的比特与前面输入的2个比特中的中间比特,经高斯成形滤波后的结果。
CN201510652656.6A 2015-10-10 2015-10-10 一种输出高斯成形滤波结果的方法及高斯成形滤波器 Active CN105245201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510652656.6A CN105245201B (zh) 2015-10-10 2015-10-10 一种输出高斯成形滤波结果的方法及高斯成形滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510652656.6A CN105245201B (zh) 2015-10-10 2015-10-10 一种输出高斯成形滤波结果的方法及高斯成形滤波器

Publications (2)

Publication Number Publication Date
CN105245201A CN105245201A (zh) 2016-01-13
CN105245201B true CN105245201B (zh) 2018-02-13

Family

ID=55042726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510652656.6A Active CN105245201B (zh) 2015-10-10 2015-10-10 一种输出高斯成形滤波结果的方法及高斯成形滤波器

Country Status (1)

Country Link
CN (1) CN105245201B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834818A (zh) * 2010-04-20 2010-09-15 广州市广晟微电子有限公司 Gmsk调制装置及方法
CN202978883U (zh) * 2012-12-05 2013-06-05 天津光电通信技术有限公司 一种mpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路
CN103457573A (zh) * 2013-09-03 2013-12-18 苏州磐启微电子有限公司 一种数据率自适应的高斯滤波器
CN103744106A (zh) * 2014-01-01 2014-04-23 成都理工大学 一种基于高斯滤波成形多道脉冲幅度分析装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8625722B2 (en) * 2010-07-30 2014-01-07 Sensus Usa Inc. GFSK receiver architecture and methodology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834818A (zh) * 2010-04-20 2010-09-15 广州市广晟微电子有限公司 Gmsk调制装置及方法
CN202978883U (zh) * 2012-12-05 2013-06-05 天津光电通信技术有限公司 一种mpfsk、2cpfsk、gmsk波形信号发生器的数字逻辑电路
CN103457573A (zh) * 2013-09-03 2013-12-18 苏州磐启微电子有限公司 一种数据率自适应的高斯滤波器
CN103744106A (zh) * 2014-01-01 2014-04-23 成都理工大学 一种基于高斯滤波成形多道脉冲幅度分析装置

Also Published As

Publication number Publication date
CN105245201A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
Chen Graph theory and its engineering applications
Golumbic et al. Tolerance graphs
CN108596267A (zh) 一种图像重建方法、终端设备及计算机可读存储介质
CN102447554B (zh) 过采样并行数据恢复方法和装置
CN112114776A (zh) 一种量子乘法运算方法、装置、电子装置及存储介质
JPH09502066A (ja) 改良型romフィルタ
CN106253913A (zh) 极化码的块编码器及其编码方法
CN105262462B (zh) 一种用于集成电路的数字延时实现方法及电路
CN109951392A (zh) 一种基于深度学习的中大型网络智能路由选择方法
Jiang et al. Chaotic renormalization flow in the Potts model induced by long-range competition
CN106406813B (zh) 一种通用伺服控制算术逻辑单元
CN103941692B (zh) 基于驻留概率信息方法的随机切换系统h∞滤波信息处理方法
CN109993272A (zh) 卷积及降采样运算单元、神经网络运算单元和现场可编程门阵列集成电路
CN105245201B (zh) 一种输出高斯成形滤波结果的方法及高斯成形滤波器
CN204316468U (zh) 一种多路数字滤波器
CN105488237B (zh) 基于fpga的寄存器使能信号优化方法
CN106920573A (zh) 基于低功耗数字电路的信号处理装置
CN105874713B (zh) 一种可扩展可配置的逻辑元件和fpga器件
CN106716292B (zh) 高速率正弦曲线序列的生成
CN106708467B (zh) 一种宽位累加器电路及其设计方法、可编程逻辑器件
CN110109913A (zh) 一种zerocash挖矿算法的硬件实现方法及装置
CN114925640A (zh) 一种多级mprm逻辑电路功耗优化方法
CN110633574B (zh) 用于电力系统安全传输的椭圆曲线密码学ecc加密模块
CN105867876A (zh) 一种乘加器、乘加器阵列、数字滤波器及乘加计算方法
CN1822580B (zh) 使用双端口存储器的高斯最小移动键控调制

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 100084 floor 5F, No. 1, No. 1, Haidian District, Haidian District, Beijing

Patentee after: Beijing Angrui Microelectronics Technology Co., Ltd.

Address before: 100084 Beijing city Haidian District on the seven street 1 Huizhong Building 1 building 5F

Patentee before: BeiJing ZhongKe's Chinese is Electron Technology Co., Ltd all over the world

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100084 5F, building 1, No.1, shangdiqi street, Haidian District, Beijing

Patentee after: Beijing Angrui Microelectronics Technology Co.,Ltd.

Address before: 100084 5F, building 1, No.1, shangdiqi street, Haidian District, Beijing

Patentee before: Beijing Angrui Microelectronics Technology Co.,Ltd.