CN101420399B - 一种接收机、bpsk解调电路及bpsk解调方法 - Google Patents

Abstract

本发明公开了一种接收机、BPSK解调电路及BPSK解调方法，该BPSK解调电路包括载波同步电路、位同步电路、码元成形单元、码元判决输出单元和时钟单元，载波同步电路经过码元成形单元与码元判决输出单元连接，位同步电路连接在码元成形单元和码元判决输出单元之间。可变模分频器包括检测模块，检测模块按预定规则检测位同步基准脉冲，在检测不到位同步基准脉冲时，可变模分频器根据分频器模值及时钟信号输出位同步脉冲。本发明的BPSK解调电路在输入码元出现多个连零码元时，码元判决输出单元可以正常的对该输入码元进行判决输出调制信息，不会出现在输入码元为长连零码元时，码元判决输出单元长时间都不输出调制信息的问题。

Description

一种接收机、BPSK解调电路及BPSK解调方法

技术领域

本发明涉及一种接收机、BPSK解调电路及BPSK解调方法。

背景技术

“无线电”这一名称大约起源于1919年，为的是把接收话音的无线接收机与更早期的仅接收脉冲电码的接收机区别开。1921年，美国费里斯特、阿姆斯特朗与费森顿分别发明了再生式、外差式与超外差式电路，为现代接收机奠定了重要基础。较早的“再生式接收机”采用了从输出端到输入端的正反馈来提高增益。

不久，调谐直放式接收机(TRF)就取代了再生式接收机。它由多级级联的射频调谐放大器以及其后的检波器组成，这种结构接收机的最大问题在于难以将全部的射频放大器调谐到同一频率上，而且由于调谐滤波器的通带很宽，接收机的选择性差。TRF结构接收机的所有增益都在RF级完成，因此，随着频率的升高，这种接收机的实现难度越大。随后又出现了外差式与超外差式接收机，TRF接收机就被淘汰了。

现有技术中的基于中频数字化和BPSK解调技术的接收机的简化原理图如图1，其包括低噪声高频放大电路、第一中频电路、第二中频电路、振幅检波电路和BPSK解调电路，低噪声高频放大电路通过第一中频电路与第二中频电路的输入端连接，第二中频电路的输出端分别与振幅检波电路和BPSK解调电路连接。低噪声高频放大电路通过天线接收射频信号，对该信号进行低噪声放大处理，第一中频电路对接收到的射频信号进行混频、滤波、放大处理，将信号变频为中频信号，该中频信号之后分别经过第二中频电路的混频、滤波、放大处理后，一路输出到振幅检波电路进行检波处理得到接收机周围环境场强信号，另一路输出到BPSK解调电路；BPSK解调电路从中频信号中解调出调制信息。

其中BPSK解调电路如图2，包括依次连接的AD转换器、正交的乘法器1和乘法器2、CIC(梳状滤波抽取)滤波器、低通滤波器、乘法器3、环路滤波器、NCO(数字控制器)、时钟单元、码元成形单元、位同步单元和码元判决输出单元。AD转换器的输出分别接乘法器1和乘法器2，乘法器1和乘法器2的输出端依次经过CIC滤波器和低通滤波器与乘法器3连接，乘法器3的输出端经过环路滤波器与NCO连接，NCO的输出分别接乘法器1和乘法器2；码元成形单元的输入端与低通滤波器的输出端连接，其输出端分别与位同步单元的输入端及码元判决单元连接，位同步单元的输出端与码元判决输出单元连接；时钟单元分别与环路滤波器、码元成形单元、位同步单元及码元判决输出单元连接。AD转换器将模拟中频信号转换为数字信号，该两路数字信号与正交的乘法器1和乘法器2分别相乘，经过CIC滤波器完成数据的速率变换和低通滤波器的滤波(滤除高频部分)之后，所述两路数字信号在乘法器3的作用下相乘，环路滤波器对相乘后的数字信号进行滤波处理，NCO根据环路滤波器输出的数字信号进行控制乘法器1和乘法器2的相位；码元成形单元根据边缘位同步信号及时钟单元输出的时钟信号对低通滤波器输出的数字信号变换成数字码元输出到位同步单元，位同步单元根据该输入的数字码元输出位同步脉冲到码元判决单元，码元判决单元根据位同步脉冲及时钟单元的时钟信号对码元成形单元输出的数字码元进行判决输出调制信息。

所述位同步单元具体包括，如图3，位同步基准提取单元、可变模分频器、相位比较器和分频器模值存储器，位同步基准提取单元输入端与码元成形单元连接，输出端与可变模分频器连接，相位比较器的一端与可变模分频器连接，另一端通过分频器模值存储器与可变模分频器连接。位同步基准提取单元提取输入码元的位同步基准脉冲，位同步基准脉冲作为相位比较器的触发脉冲，当位同步基准脉冲出现时，相位比较器从可变模分频器中读取分频器计数值，并判别是同步、滞后或超前状态，再根据判别结果来修改分频器模值存储器中的模值。可变模分频器在位同步基准脉冲出现时，根据分频器模值存储器中的模值及时钟单元的时钟信号输出位同步脉冲到码元判决输出单元。

但当码元成形单元输出的数据包含多个字节的连零码元时，则相位比较器在较长时间内都检测不到位基准脉冲，这样造成可变模分频器在较长时间内不输出位同步脉冲，出现较长时间内码元判决输出单元不能输出调制信息。

发明内容

本发明提供了一种接收机、BPSK解调电路及BPSK解调方法，在数据输入码元出现多个字节的连零码元时，BPSK解调电路可以正常的判决输出调制信息。

本发明的技术方案是：一种BPSK解调电路，包括载波同步电路、位同步电路、码元成形单元、码元判决输出单元和时钟单元，所述载波同步电路的输出端经过所述码元成形单元与所述码元判决输出单元连接，所述位同步电路连接在所述码元成形单元的输出端和所述码元判决输出单元之间，所述时钟单元分别与所述载波同步电路、码元成形单元、位同步电路及码元判决输出单元连接；

所述位同步电路包括位同步基准提取单元、可变模分频器、相位比较器及分频器模值存储器，所述码元成形单元的输出端依次经过所述位同步基准提取单元、可变模分频器与所述码元判决输出单元连接，所述相位比较器的一端与所述可变模分频器连接，另一端经过所述分频器模值存储器与所述可变模分频器连接，所述时钟单元与所述可变模分频器连接；

所述位同步基准提取单元用于提取所述码元成形单元输出的输入码元的位同步基准脉冲，并输出到所述可变模分频器；所述可变模分频器在所述位同步基准脉冲出现时，根据所述时钟单元的时钟信号及所述分频器模值存储器中的分频器模值输出位同步脉冲到所述码元判决输出单元；所述相位比较器在所述位同步基准脉冲出现时，从所述可变模分频器中读取分频器计数值，根据所述分频器计数值调整所述分频器模值存储器中的分频器模值；

所述可变模分频器包括检测模块，所述检测模块按固定时间间隔或预定时间间隔检测所述位同步基准脉冲，在检测不到所述位同步基准脉冲时，所述可变模分频器根据所述分频器模值及所述时钟单元的时钟信号输出位同步脉冲。

本发明还揭示了一种接收机，其包括低噪声高频放大电路、第一中频电路、第二中频电路和BPSK解调电路，所述低噪声高频放大电路依次通过所述第一中频电路、第二中频电路与BPSK解调电路连接；

所述BPSK解调电路，包括载波同步电路、位同步电路、码元成形单元、码元判决输出单元和时钟单元，所述载波同步电路的输出端经过所述码元成形单元与所述码元判决输出单元连接，所述位同步电路连接在所述码元成形单元的输出端和所述码元判决输出单元之间，所述时钟单元分别与所述载波同步电路、码元成形单元、位同步电路及码元判决输出单元连接；

所述位同步电路包括位同步基准提取单元、可变模分频器、相位比较器及分频器模值存储器，所述码元成形单元的输出端依次经过所述位同步基准提取单元、可变模分频器与所述码元判决输出单元连接，所述相位比较器的一端与所述可变模分频器连接，另一端经过所述分频器模值存储器与所述可变模分频器连接，所述时钟单元与所述可变模分频器连接；

所述位同步基准提取单元用于提取所述码元成形单元输出的输入码元的位同步基准脉冲，并输出到所述可变模分频器；所述可变模分频器在所述位同步基准脉冲出现时，根据所述时钟单元的时钟信号及所述分频器模值存储器中的分频器模值输出位同步脉冲到所述码元判决输出单元；所述相位比较器在所述位同步基准脉冲出现时，从所述可变模分频器中读取分频器计数值，根据所述分频器计数值调整所述分频器模值存储器中的分频器模值；

所述可变模分频器包括检测模块，所述检测模块按固定时间间隔或预定时间间隔检测所述位同步基准脉冲，在检测不到所述位同步基准脉冲时，所述可变模分频器根据所述分频器模值存储器中的分频器模值及所述时钟单元的时钟信号输出位同步脉冲。

本发明还揭示了一种BPSK解调方法，其包括步骤：

对输入的模拟中频信号进行载波同步处理，将载波同步处理后的信号转换成数字输入码元；

提取所述输入码元的位同步基准脉冲；在所述位同步基准脉冲出现时，读取可变模分频器的分频器计数值，根据所述分频器计数值调整预先存储的分频器模值；所述可变模分频器在所述位同步基准脉冲出现时，根据时钟信号及所述分频器模值输出位同步脉冲；

且所述可变模分频器按固定时间间隔或预定时间间隔检测所述位同步基准脉冲，在检测不到所述位同步基准脉冲时，根据时钟信号及所述分频器模值输出位同步脉冲；

根据所述位同步脉冲及时钟信号对所述输入码元进行码元判决输出。

本发明的接收机、BPSK解调电路及BPSK解调方法，可变模分频器按固定时间间隔或预定时间间隔检测输入码元的位同步基准脉冲，在检测不到位同步基准脉冲时，会自动根据时钟信号及分频器模值输出位同步脉冲，保证了可变模分频器可以持续输出位同步脉冲到码元判决输出单元，保证了在输入码元出现多个连零码元时，码元判决输出单元还可以持续接收到可变模分频器输出的位同步脉冲，这样码元判决输出单元可以正常的对该输入码元进行判决输出调制信息，不会出现在输入码元为长连零码元时，码元判决输出单元长时间都不输出调制信息的问题。

附图说明

图1为现有技术中接收机的结构原理框图；

图2为现有技术中接收机的BPSK解调电路的电路原理图；

图3是现有技术中BPSK解调电路中的位同步电路的原理框图；

图4是本发明BPSK解调电路的原理框图；

图5是本发明BPSK解调电路中的载波同步电路的原理图；

图6是本发明BPSK解调的方法流程图。

具体实施方式

本发明的接收机、BPSK解调电路及BPSK解调方法，可变模分频器按预定规则检测输入码元的位同步基准脉冲，在检测不到位同步基准脉冲时，会自动根据时钟信号及分频器模值输出位同步脉冲，保证了在输入码元出现多个连零码元时，码元判决输出单元还可以持续接收到可变模分频器输出的位同步脉冲，这样码元判决输出单元可以正常的对该输入码元进行判决输出调制信息，不会出现在输入码元为长连零码元时，码元判决输出单元长时间都不输出调制信息的问题。

下面结合附图和具体实施例对本发明做一详细的阐述：

实施例一

本发明的接收机包括，低噪声高频放大电路、第一中频电路、第二中频电路和BPSK解调电路，所述低噪声高频放大电路依次通过所述第一中频电路、第二中频电路与BPSK解调电路连接；低噪声高频放大电路通过天线接收射频信号，对该信号进行低噪声放大处理，第一中频电路对接收到的射频信号进行混频、滤波、放大处理，将信号变频为中频信号，该中频信号之后经过第二中频电路的变频、滤波及放大处理后输出到BPSK解调电路；BPSK解调电路从中频信号中解调出射频信号的调制信息。

其中所述BPSK解调电路，如图4，包括载波同步电路、位同步电路、码元成形单元、码元判决输出单元和时钟单元，所述载波同步电路的输出端经过所述码元成形单元与所述码元判决输出单元连接，所述位同步电路连接在所述码元成形单元的输出端和所述码元判决输出单元之间，所述时钟单元分别与所述载波同步电路、码元成形单元、位同步电路及码元判决输出单元连接，为他们提供时钟信号。载波同步电路实现中频信号的载波同步，在载波同步之后，载波同步电路输出解调数据；码元成形单元根据边缘位同步信号及时钟单元输出的时钟信号将输出的解调数据变换成数字码元(该码元为1、0码)输出到位同步电路，位同步电路根据该输入的数字码元输出位同步脉冲到码元判决单元，码元判决单元根据位同步脉冲及时钟单元的时钟信号对码元成形单元输出的数字码元进行判决输出射频信号的调制信息。

其中，所述位同步电路包括位同步基准提取单元、可变模分频器、相位比较器及分频器模值存储器，所述码元成形单元的输出端依次经过所述位同步基准提取单元、可变模分频器与所述码元判决输出单元连接，所述相位比较器的一端与所述可变模分频器连接，另一端经过所述分频器模值存储器与所述可变模分频器连接，所述时钟单元与所述可变模分频器连接。所述位同步基准提取单元用于提取所述码元成形单元输出的输入码元的位同步基准脉冲，并输出到所述可变模分频器，其中在码元为1时输出位同步基准脉冲，在码元为0时不输出位同步基准脉冲；所述可变模分频器在所述位同步基准脉冲出现时，根据所述时钟单元的时钟信号及所述分频器模值存储器中的分频器模值输出位同步脉冲到所述码元判决输出单元；所述相位比较器在所述位同步基准脉冲出现时，从所述可变模分频器中读取分频器计数值，并判断是同步、滞后或超前状态，并根据该判断结果调整所述分频器模值存储器中的分频器模值。

所述可变模分频器包括检测模块，所述检测模块按预定规则检测所述位同步基准脉冲，在检测不到所述位同步基准脉冲时，所述可变模分频器根据所述分频器模值及所述时钟单元的时钟信号输出位同步脉冲。

所述预定规则在一具体实施例中可以是固定时间间隔，即所述检测模块按固定时间间隔检测所述位同步基准脉冲，在该固定时间间隔内检测不到位同步基准脉冲时，所述可变模分频器根据所述分频器模值及所述时钟单元的时钟信号输出位同步脉冲。该固定时间间隔可以根据实际需要来设计，分频器模值是根据相位比较器的判断结果来调整，在长时间不出现位同步基准脉冲时，可变模分频器根据上一次位同步基准脉冲出现时相位比较器调整的分频器模值及时钟信号来输出位同步脉冲，以保证码元判决输出单元可以接收到持续的位同步脉冲信号。

所述预定规则在一具体实施例中还可以是预定时间间隔，该预定时间间隔可以是不固定的时间间隔，根据设计者实际需要来设计。

由此可见，可变模分频器按预定规则检测输入码元的位同步基准脉冲，在检测不到位同步基准脉冲时，会自动根据时钟信号及分频器模值输出位同步脉冲，保证了在输入码元出现多个连零码元时，码元判决输出单元还可以持续接收到可变模分频器输出的位同步脉冲，这样码元判决输出单元可以正常的对该输入码元进行判决输出调制信息，不会出现在输入码元为长连零码元时，码元判决输出单元长时间都不输出调制信息的问题。

为了进一步的提高第一中频电路输出的中频信号的信噪比，信噪比比较小的话影响BPSK解调电路的解调过程。为此在一具体实施例中，在第一中频电路和第二中频电路之间还连接有降噪电路，用于对第一中频电路输出的中频信号进行降噪处理，以提高中频信号的信噪比。

另外在第二中频电路的输出端还连接有振幅检波电路，用于对第二中频电路放大处理的中频信号进行检波处理得到接收机周围环境场强信号，以便对接收机进行操作控制。

其中在一具体实施例中，所述载波同步电路可以采用COSTAS环电路来实现，其包括，如图5，模数(AD)转换器、第一乘法器、第二乘法器、梳状滤波抽取(CIC)滤波器、低通滤波器、第三乘法器、环路滤波器和数字控制器(NCO)，所述AD转换器的输出分别接第一乘法器和第二乘法器的输入端，第一乘法器和第二乘法器的输出端经过CIC滤波器和低通滤波器与第三乘法器的输入端连接，第三乘法器的输出端经过所述环路滤波器与所述NCO连接，所述NCO分别接第一乘法器和第二乘法器。

所述AD转换器将模拟中频信号转换为数字信号，该两路数字信号分别经过所述第一乘法器和第二乘法器进行混频处理，其中，所述第一乘法器和所述第二乘法器的本振信号相位正交，经过混频处理后的两路数字信号分别经过CIC滤波器完成数据的速率抽取变换和所述低通滤波器的低通滤波后，所述两路数字信号在所述第三乘法器的作用下相乘，所述环路滤波器对相乘后的数字信号进行环路滤波处理，所述数字控制器根据所述环路滤波器输出的数字信号调整所述第一乘法器和第二乘法器的相位，以达到载波同步。

实施例二

本发明的BPSK解调方法，如图6，包括步骤：

S101、对输入的模拟中频信号进行载波同步处理。该步骤主要是完成模拟中频信号的载波同步，之后输出解调数据。

S102、将载波同步处理后的信号转换成数字输入码元。该步骤在具体实施例时可以根据边缘位同步信号和时钟信号将信号转换为数字输入码元，该输入码元为1、0码。

S103、提取所述输入码元的位同步基准脉冲。在具体实施时，码元为1时可以提取出位同步基准脉冲，在码元为0时提取不出位同步基准脉冲。

S104、在所述位同步基准脉冲出现时，读取可变模分频器的分频器计数值，根据所述分频器计数值调整预先存储的分频器模值。可以根据分频器计数值判断同步、滞后或超前状态，并根据该判断结果来调整预先存储的分频器模值，以建立位同步。

S105、所述可变模分频器在所述位同步基准脉冲出现时，根据时钟信号及所述分频器模值输出位同步脉冲。

S106、且所述可变模分频器按预定规则检测所述位同步基准脉冲，在检测不到所述位同步基准脉冲时，根据时钟信号及所述分频器模值输出位同步脉冲。在具体实施时，该预定规则可以是固定时间间隔，即所述可变模分频器按固定时间间隔检测所述位同步基准脉冲，在该固定时间间隔内检测不到位同步基准脉冲时，根据时钟信号及所述分频器模值输出位同步脉冲。该固定时间间隔可以根据实际需要来设计，在长时间不出现位同步基准脉冲时，可变模分频器根据上一次位同步基准脉冲出现时调整的分频器模值及时钟信号来输出位同步脉冲，以保证可变模分频器可以持续的输出位同步脉冲信号。另外该预定规则还可以是预定时间间隔，该预定时间间隔可以是不固定的时间间隔，设计者可以根据实际需要来设计。

S107、根据所述位同步脉冲及时钟信号对所述输入码元进行码元判决输出。

由此可见，本发明的BPSK解调方法，可变模分频器可以按固定时间间隔检测位同步基准脉冲，在该固定时间间隔内检测不到位同步基准脉冲时，可以根据分频器模值及时钟信号自动输出位同步脉冲，保证了后面可以持续的对输入码元进行判决输出调制信息，不会出现长时间不能对输入码元进行判决输出调制信息的问题。

其中，步骤，对输入的模拟中频信号进行载波同步处理，具体可以为：

将所述模拟中频信号转换为数字信号，该数字信号分别通过第一乘法器和第二乘法器进行混频处理，其中，所述第一乘法器和所述第二乘法器的本振信号相位正交；

分别对经过混频处理后的两路数字信号进行速率变换处理和低通滤波处理；

经过所述速率变换处理和低通滤波处理的两路所述数字信号在第三乘法器的作用下相乘，并对该相乘后的数字信号进行环路滤波处理；

根据所述环路滤波处理后的数字信号调整所述第一乘法器和第二乘法器的相位。

综上所述，本发明的接收机、BPSK解调电路及BPSK解调方法，可变模分频器按预定规则检测输入码元的位同步基准脉冲，在检测不到位同步基准脉冲时，会自动根据时钟信号及分频器模值输出位同步脉冲，保证了在输入码元出现多个连零码元时，码元判决输出单元还可以持续接收到可变模分频器输出的位同步脉冲，这样码元判决输出单元可以正常的对该输入码元进行判决输出调制信息，不会出现在输入码元为长连零码元时，码元判决输出单元长时间都不输出调制信息的问题。

以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。

Claims (7)

1.一种BPSK解调电路，包括载波同步电路、位同步电路、码元成形单元、码元判决输出单元和时钟单元，所述载波同步电路的输出端经过所述码元成形单元与所述码元判决输出单元连接，所述位同步电路连接在所述码元成形单元的输出端和所述码元判决输出单元之间，所述时钟单元分别与所述载波同步电路、码元成形单元、位同步电路及码元判决输出单元连接；

所述位同步电路包括位同步基准提取单元、可变模分频器、相位比较器及分频器模值存储器，所述码元成形单元的输出端依次经过所述位同步基准提取单元、可变模分频器与所述码元判决输出单元连接，所述相位比较器的一端与所述可变模分频器连接，另一端经过所述分频器模值存储器与所述可变模分频器连接，所述时钟单元与所述可变模分频器连接；

所述位同步基准提取单元用于提取所述码元成形单元输出的输入码元的位同步基准脉冲，并输出到所述可变模分频器；所述可变模分频器在所述位同步基准脉冲出现时，根据所述时钟单元的时钟信号及所述分频器模值存储器中的分频器模值输出位同步脉冲到所述码元判决输出单元；所述相位比较器在所述位同步基准脉冲出现时，从所述可变模分频器中读取分频器计数值，根据所述分频器计数值调整所述分频器模值存储器中的分频器模值；

其特征在于：所述可变模分频器包括检测模块，所述检测模块按固定时间间隔或预定时间间隔检测所述位同步基准脉冲，在检测不到所述位同步基准脉冲时，所述可变模分频器根据所述分频器模值及所述时钟单元的时钟信号输出位同步脉冲。

2.根据权利要求1所述的BPSK解调电路，其特征在于：所述载波同步电路包括模数转换器、第一乘法器、第二乘法器、梳状滤波抽取滤波器、低通滤波器、第三乘法器、环路滤波器和数字控制器，所述模数转换器的输出分别接所述第一乘法器和第二乘法器的输入端，所述第一乘法器和第二乘法器的输出端经过所述梳状滤波抽取滤波器和所述低通滤波器与所述第三乘法器的输入端连接，所述第三乘法器的输出端经过所述环路滤波器与所述数字控制器连接，所述数字控制器的输出端分别接第一乘法器和第二乘法器；

所述模数转换器将模拟中频信号转换为数字信号，该数字信号分别经过所述第一乘法器和第二乘法器进行混频处理，其中，所述第一乘法器和所述第二乘法器的本振信号相位正交，经过混频处理后的两路数字信号分别经过梳状滤波抽取滤波器进行数据的速率变换，以及所述低通滤波器进行低通滤波，然后所述两路数字信号在所述第三乘法器的作用下相乘，所述环路滤波器对相乘后的数字信号进行环路滤波处理，所述数字控制器根据所述环路滤波器输出的数字信号调整所述第一乘法器和第二乘法器的相位。

3.一种接收机，包括低噪声高频放大电路、第一中频电路、第二中频电路和BPSK解调电路，所述低噪声高频放大电路依次通过所述第一中频电路、第二中频电路与BPSK解调电路连接；

所述BPSK解调电路，包括载波同步电路、位同步电路、码元成形单元、码元判决输出单元和时钟单元，所述载波同步电路的输出端经过所述码元成形单元与所述码元判决输出单元连接，所述位同步电路连接在所述码元成形单元的输出端和所述码元判决输出单元之间，所述时钟单元分别与所述载波同步电路、码元成形单元、位同步电路及码元判决输出单元连接；

所述位同步电路包括位同步基准提取单元、可变模分频器、相位比较器及分频器模值存储器，所述码元成形单元的输出端依次经过所述位同步基准提取单元、可变模分频器与所述码元判决输出单元连接，所述相位比较器的一端与所述可变模分频器连接，另一端经过所述分频器模值存储器与所述可变模分频器连接，所述时钟单元与所述可变模分频器连接；

所述位同步基准提取单元用于提取所述码元成形单元输出的输入码元的位同步基准脉冲，并输出到所述可变模分频器；所述可变模分频器在所述位同步基准脉冲出现时，根据所述时钟单元的时钟信号及所述分频器模值存储器中的分频器模值输出位同步脉冲到所述码元判决输出单元；所述相位比较器在所述位同步基准脉冲出现时，从所述可变模分频器中读取分频器计数值，根据所述分频器计数值调整所述分频器模值存储器中的分频器模值；

其特征在于：所述可变模分频器包括检测模块，所述检测模块按固定时间间隔或预定时间间隔检测所述位同步基准脉冲，在检测不到所述位同步基准脉冲时，所述可变模分频器根据所述分频器模值及所述时钟单元的时钟信号输出位同步脉冲。

4.根据权利要求3所述的接收机，其特征在于：在所述第一中频电路和第二中频电路之间还连接有降噪回路。

5.根据权利要求4所述的接收机，其特征在于：还包括振幅检波电路，其与所述第二中频电路的输出端连接。

6.一种BPSK解调方法，其特征在于，包括步骤：

对输入的模拟中频信号进行载波同步处理，将载波同步处理后的信号转换成数字输入码元；

提取所述输入码元的位同步基准脉冲；在检测到所述位同步基准脉冲时，读取可变模分频器的分频器计数值，根据所述分频器计数值调整预先存储的分频器模值；所述可变模分频器在检测到所述位同步基准脉冲时，根据时钟信号及所述分频器模值输出位同步脉冲；

且所述可变模分频器按固定时间间隔或预定时间间隔检测所述位同步基准脉冲，在检测不到所述位同步基准脉冲时，根据时钟信号及所述分频器模值输出位同步脉冲；

根据所述位同步脉冲及时钟信号对所述输入码元进行码元判决输出。

7.根据权利要求6所述的BPSK解调方法，其特征在于：步骤，对输入的模拟中频信号进行载波同步处理，具体为：

将所述模拟中频信号转换为数字信号，该数字信号分别经过所述第一乘法器和第二乘法器进行混频处理，其中，所述第一乘法器和所述第二乘法器的本振信号相位正交；

分别对经过混频处理后的两路数字信号进行速率变换处理和低通滤波处理；

经过所述速率变换处理和低通滤波处理的两路数字信号在第三乘法器的作用下相乘，并对该相乘后的数字信号进行环路滤波处理；

根据所述环路滤波处理后的数字信号调整所述第一乘法器和第二乘法器的相位。

Images