CN106059708A - 一种多码率数据无线传输系统 - Google Patents

Abstract

本发明公开了一种多码率数据无线传输系统，该系统包括晶体振荡器、时钟产生电路、数字发射链路、射频前端和数字接收链路；其中，晶体振荡器产生初始时钟；时钟产生电路对初始时钟进行分频，获得第一时钟、第二时钟和第三时钟；数字发射链路采用第二时钟对数据进行组帧处理，再采用第一时钟进行过采样和数字调制处理；射频前端用于数模转换数字调制产生的正交数据，并经处理后发送至信道，还用于处理接收到的载波调制信号，并经模数转换器调制器处理得到串行正交数据；数字接收链路采用初始时钟对串行数据进行下变频，再采用第三时钟进行抽取滤波和解调处理，并采用第一时钟进行数据恢复。本发明的码率调节范围大，且复杂度低，灵活性更高。

Description

一种多码率数据无线传输系统

技术领域

本发明涉及无线通信，尤其涉及一种可根据实际需要对码率进行设置的数据无线传输系统。

背景技术

随着通信技术、无线传感网技术和半导体技术的飞速发展，无线通信技术已经成为新的热门研究点，引起了人们的极大关注。无线通信技术在工业、民用等领域有着广泛的研究和应用，如无线智能家居、无线点菜、无线数据采集、无线设备管理等，无线通信技术的应用范围逐渐增加，并日趋走向成熟。

无线通信系统中，要发送的数据通常以二进制数据流的形式存在，其目标是将这些数据通过给定的通信信道可靠地传输到目的地加以利用。由于信道的带通特性，不能直接对基带信号进行传送，因为数字基带信号有丰富的低频分量，需要对数字基带信号进行载波调制，使之变成频率较高的带通信号，从而适合在带通信道中传输。目前，广泛应用的调制方式为频移键控(Frequency-shift keying，FSK)调制，FSK调制实现简单，抗噪声和抗衰落性能较好。

FSK调制是利用载波的频率变化来传递二进制信息，它可以表示为：

$\left\{\begin{array}{c}{S}_0=\sqrt{2E_b/T_b}cos\&lsqb;2\mathrm{\&pi;}(f_c-f_d)t\&rsqb;,0<t<T_b,\left({0_{\&prime;\&prime;}}^{\&prime;\&prime;}\right)\\ S_1=\sqrt{2E_b/T_b}cos\&lsqb;2\mathrm{\&pi;}(f_c+f_d)t\&rsqb;,0<t<T_b,\left({1_{\&prime;\&prime;}}^{\&prime;\&prime;}\right)\end{array}\right.$

式中，f_c表示载波频率，f_d表示频率偏移，E_b表示单位比特能量，而T_b表示比特周期。在常见的FSK调制电路中，由两个频率振荡器产生所需要的两个频率信号，根据要发送的数据序列选择两个频率信号中的一个进行输出。此类调制电路无记忆能力，它们的相位是不连续的，而且从一个振荡器的输出切换到另一个振荡器的输出会造成信号频谱中出现较大的旁瓣，采用此种方式进行调制需要较宽的频带。

为了避免调制信号中出现较大的频谱旁瓣，在调制过程中使载波的频率变化连续，所得的调制信号的相位也连续，称为连续相位频移键控(Continuous-Phase FrequencyShift Keying,CPFSK)。CPFSK调制主要通过直接数字频率调制电路来实现，首先将基带信号映射为频率控制字，在时钟作用下对频率控制字进行累加，得到相位；然后，通过数字电路求得相位所对应的正余弦值；最后，数模转换器将正余弦值转换为模拟信号，通过混频器电路与载波信号混频，从而实现载波调制。

常见接收机结构主要有超外差结构、零中频结构和数字中频结构，其中超外差结构是使用最广泛的接收机结构，但是越来越多的接收机采用了数字中频结构。数字电路设计简单，便于集成，随着数字信号处理技术的发展，越来越多的模拟电路被数字电路所取代。与超外差结构中的中频链路采用模拟电路处理不同，数字中频结构将中频链路放在数字域进行处理，模数转换器对中频信号进行采样，然后进行数字下变频，经低通滤波器滤波后进行解调。和超外差结构相比，数字中频结构减少了模拟电路的运用，便于系统的集成。

现有无线通信系统时钟的获取是对晶体振荡器或者锁相环进行分频，得到一种或者几种特定的时钟频率，从而使系统具有一种或者几种码率。而如今处理器型号多种多样，处理速度也各有不同，在处理器和无线通信芯片共存的系统中，会造成处理速度不匹配的问题；而且在不同场合，所需要的数据传输速率不同，往往需要根据系统要求采用不同数据传输速率的无线通信芯片。因此采用码率大范围可调的数据无线传输系统，对无线通信系统的发展起着重要作用。

发明内容

发明目的：本发明针对现有技术存在的问题，提供一种多码率数据无线传输系统，该系统的码率可大范围调节，且复杂度低，灵活性更高。

技术方案：本发明所述的多码率数据无线传输系统包括：

晶体振荡器，用于产生初始时钟信号；

时钟产生电路，用于根据设置的码率控制字，对所述初始时钟信号进行小数分频得到第一时钟信号，再根据设置的过采样倍数，对所述第一时钟信号进行整数分频得到第二时钟信号；还用于根据设置的抽取倍数，对所述初始时钟信号进行整数分频得到第三时钟信号；

数字发射链路，用于采用所述第二时钟信号，对需要发送的数据进行组帧处理，再采用所述第一时钟信号进行过采样和数字调制处理；

射频前端，用于对数字调制处理后的数据进行数模转换，并经上混频和功率放大后发送至信道；还用于处理接收到的载波信号，并进行模数转换；

数字接收链路，用于采用所述初始时钟信号，对射频前端调制器发送的串行数据进行下变频处理，再采用所述第三时钟信号进行抽取滤波和解调处理，之后采用所述第一时钟信号进行数据恢复处理。

进一步的，所述时钟产生电路具体包括：

第一设置模块，用于设置码率控制字和过采样倍数；

第二设置模块，用于设置抽取倍数；

小数分频器，用于根据所述第一设置模块设置的码率控制字，对所述初始时钟信号进行小数分频得到第一时钟信号；其中，所述第一时钟信号的频率f₁为：

式中，f_xosc表示初始时钟信号的频率，REG_R_decimal表示码率控制字小数部分，REG_R_integer表示码率控制字整数部分，m表示码率控制字小数部分的位数；

第一整数分频器，用于根据所述第一设置模块设置的过采样倍数N，对所述第一时钟信号进行整数分频得到第二时钟信号；其中，所述第二时钟信号的频率f₂为：

$f_2=\frac{f_1}{N}$

第二整数分频器，用于根据所述第二设置模块设置的抽取倍数D，对所述初始时钟信号进行整数分频得到第三时钟信号；其中，所述第三时钟信号的频率f₃为：

$f_3=\frac{f_{xosc}}{D}.$

进一步的，所述数字发射链路具体包括：

组帧器，用于采用所述第二时钟信号，对需要发送的数据进行组帧；

过采样器，用于采用所述第一时钟信号，对组帧处理后的数据进行过采样；

数字调制器，用于采用所述第一时钟信号，对过采样的数据进行数字调制处理。

进一步的，所述射频前端具体包括：

数模转换器，用于对数字调制处理后的数据进行数模转换；

上混频器，用于将数模转换后的信号和载波信号进行混频处理；

功率放大器，用于放大载波调制信号；

低噪声放大器，用于将接收到的载波调制信号进行放大处理；

下混频器，用于将载波调制信号下变频至中频；

带通滤波器，用于滤除中频外的噪声；

Sigma-Delta ADC调制器，用于将模拟中频信号转换为串行数字信号。

进一步的，所述数字接收链路具体包括：

数字下变频器，用于采用所述初始时钟信号，对射频前端调制器发送的串行数据进行下变频处理；

移位抽取滤波器，用于采用所述第三时钟信号，对下变频处理后的数据进行移位抽取滤波；

解调器，用于采用所述第三时钟信号，对抽取滤波后的数据进行解调；

数据恢复器，用于采用所述第一时钟信号，对解调后的数据进行数据恢复处理。

进一步的，所述第一整数分频器和所述第二整数分频器，均是以计数方式实现分频，所得第二时钟信号和第三时钟信号的高电平维持时间为晶体振荡器产生的初始时钟信号的一个周期。

进一步的，所述抽取滤波器采用多级CIC抽取滤波器电路，用于根据不同抽取倍数，对输入信号进行移位抽取滤波处理，其中，向高位移位的位数为小于M-(nlog₂D+B_in)的最大正整数，式中，B_in为抽取滤波电路的输入数据位数，D为抽取滤波器的抽取倍数，n为抽取滤波器的级数，M为抽取倍数最大时CIC滤波器的位宽，即M为大于nlog₂D_max+B_in的最小正整数，D_max为抽取倍数最大时的值。

有益效果：本发明与现有技术相比，其显著优点是：本发明通过所需要的码率R_data设置码率控制字R、过采样倍数N和抽取倍数D，从而使时钟产生电路产生不同的时钟，发射链路和接收链路再根据不同的时钟进行数据处理，从而使传输系统达到所需码率，实现码率大范围可调节。因此应用本发明可以根据需要设置不同的数据传输速率发送接收数据，数据传输速率设置范围大，灵活性更高，且复杂度低，结构简单、易于实现。

附图说明

图1是本发明无线通信系统的系统框图；

图2是本发明的工作流程示意图；

图3是时钟产生电路的结构示意图；

图4是小数分频器的结构示意图；

图5是第一时钟信号和第二时钟信号的波形示意图；

图6是数字发射链路的结构示意图；

图7是数字调制器的结构示意图；

图8是根据相位求正余弦值的电路结构图；

图9是射频前端的结构示意图；

图10是数字接收链路的结构示意图；

图11是数字下变频电路的示意图；

图12是移位抽取滤波器的结构示意图；

图13是解调器的结构示意图；

图14是基于状态机CORDIC算法求相位原理图。

具体实施方式

本实施例公开了一种多码率数据无线传输系统，如图1所示，该系统包括晶体振荡器、时钟产生电路、数字发射链路、射频前端和数字接收链路。具体的，如图2所示，其中，晶体振荡器用于产生初始时钟信号。时钟产生电路用于根据设置的码率控制字，对初始时钟信号进行小数分频得到第一时钟信号，再根据设置的过采样倍数，对第一时钟信号进行整数分频得到第二时钟信号；还用于根据设置的抽取倍数，对初始时钟信号进行整数分频得到第三时钟信号。数字发射链路用于采用第二时钟信号，对需要发送的数据进行组帧处理，再采用第一时钟信号进行过采样和数字调制处理。射频前端用于对数字调制处理后的数据进行数模转换，并经上混频和功率放大后发送至信道；还用于处理接收到的载波调制信号，并进行模数转换，得到串行数字信号。数字接收链路用于采用初始时钟信号，对射频前端发送的串行数据进行下变频处理，再采用第三时钟信号进行抽取滤波和解调处理，之后采用第一时钟信号进行数据恢复处理。

如图3所示，时钟产生电路具体包括第一设置模块、第二设置模块、小数分频器、第一整数分频器和第二整数分频器。其中，第一设置模块用于设置码率控制字R和过采样倍数N。第二设置模块用于设置抽取倍数D。小数分频器用于根据第一设置模块设置的码率控制字，对初始时钟信号进行小数分频得到第一时钟信号，第一时钟信号的频率f₁为：式中，f_xosc表示初始时钟信号的频率，REG_R_decimal表示码率控制字小数部分，REG_R_integer表示码率控制字整数部分，m表示码率控制字小数部分的位数。第一整数分频器用于根据第一设置模块设置的过采样倍数N，对第一时钟信号进行整数分频得到第二时钟信号；其中，第二时钟信号的频率f₂为：第二整数分频器用于根据第二设置模块设置的抽取倍数D，对初始时钟信号进行整数分频得到第三时钟信号；其中，第三时钟信号的频率f₃为：通过该时钟产生电路可实现的码率为

如图4所示，小数分频器具体包含一组加法器、一组寄存器和一个计数分频电路，设码率控制字小数部分位宽为m，则需要的寄存器位数为m，加法器中需要一个半加器和m-1位全加器，在晶体振荡器时钟的作用下，加法器将寄存器中的值和码率控制字小数部分R_decimal进行累加，将加法器的结果除溢出位外的低m位放入寄存器中，加法器的溢出位根据码率控制字整数部分R_integer进行计数分频，分频所得结果即第一时钟信号。

如图5所示，为小数分频器产生的第一时钟信号和第一整数分频器产生的第二时钟信号的信号波形图。图中过采样倍数N设置为4，从图中可以看出，小数分频器输出的第一时钟信号的高电平维持时间为晶体振荡器的初始时钟的一个周期，第一整数分频器对小数分频器的第一时钟信号进行计数分频，第一整数分频器输出的第二时钟信号高电平维持时间为晶体振荡器时钟的一个周期。第二整数分频器同样是以计数方式实现分频，所得第三时钟信号的高电平维持时间也为晶体振荡器产生的初始时钟信号的一个周期。当检测到分频所得信号为高电平时，电路模块进行相应处理。

如图6所示，数字发射链路具体包括组帧器、过采样器和数字调制器。其中，组帧器用于采用第二时钟信号，对需要发送的数据进行组帧。过采样器用于采用第一时钟信号，对组帧处理后的数据进行过采样。数字调制器用于采用第一时钟信号，对过采样的数据进行数字调制处理。

数字调制器采用直接数字频率调制电路，直接数字频率调制电路如图7所示，首先，对基带信号进行频率控制字映射，其次，对频率控制字进行积分处理得到相位信号，然后求得相位所对应的正余弦值，最后经过DAC转换与载波信号进行混频处理。数字调制电路中，求相位所对应的正余弦值主要有三种电路结构，分别是基于查表法、基于CORDIC算法和基于乘法器的电路结构。基于查找表的电路设计简单，但是需要保存大量的正余弦值，电路所需的面积较大；而CORDIC算法是利用多次迭代的方法求得正余弦值，但是在迭代过程中需要保存一定的数值，需要使用相对较多的寄存器；基于乘法器的电路结构，任何一个相位值都可以分解为两个相位值相加的形式，基于三角函数公式即可求得当前相位所对应的正余弦值，所用到的三角函数公式为：

$\left\{\begin{array}{c}sin(a+b)=\sin a*\cos b+\cos a*\sin b\\ cos(a+b)=\cos a*\cos b-\sin a*\sin b\end{array}\right.$

首先将圆周分为N份，得到N个相位值，其范围为-π～π，将每一个相位值所对应的正余弦值保存起来为sina和cosa，再将0～2π/N分为M份，可得M个相位值，将每一个相位值所对应的正余弦值保存起来为sinb和cosb，-π～π范围内的每一个相位值都可以分解为a+b的形式，通过简单的运算即可求得当前相位的正余弦值。从仿真结果看，cosb的值趋近于1，所以上式可以写为：

$\left\{\begin{array}{c}sin(a+b)=\sin a+\cos a*\sin b\\ \cos (a+b)=\cos a-\sin a*\sin b\end{array}\right.$

根据相位求正余弦值的电路结构如图8所示，积分器在第一时钟信号的作用下对频率控制字进行累加，得到13位的相位信号，相位信号的范围为0～2π，对相位信号进行八等分处理，每一部分的相位信号范围为0～π/4，则获得相位的正余弦值有三个步骤，首先，求得相位信号范围为0～π/4的正余弦值，ROM1中保存的是相位为N[9:5]/2^8*2π的正弦值，ROM2中保存的是相位为N[9:5]/2^8*2π的余弦值，ROM3中保存的是相位为N[4:0]/2^13*2π的正弦值，而相位为N[4:0]/2^13*2π的余弦值约等于1，对正余弦值的求解几乎无影响，不用保存，采用两个乘法器和两个加法器求取相位范围为0～π/4的正余弦值，然后根据N[10]求取相位范围为0～π/2的正余弦值，若N[10]为1，则正余弦值交换，否则正余弦值保持不变，最后，根据N[12:11]的值对正余弦值做象限变换即可求得相位范围为0～2π的正余弦值。

如图9所示，射频前端具体包括数模转换器、上混频器、功率放大器、低噪声放大器、下混频器、带通滤波器和Sigma-Delta ADC调制器，其中，数模转换器用于对数字调制处理后的数据进行数模转换；上混频器用于将数模转换后的信号和载波信号进行混频处理；功率放大器用于放大载波调制信号；低噪声放大器用于将接收到的载波调制信号进行放大处理；下混频器用于将载波调制信号下变频至中频；带通滤波器用于滤除中频外的噪声；Sigma-Delta ADC调制器，用于将模拟中频信号转换为串行数字信号。现有技术通常是采用模数转换器转换为并行数据，浪费电路资源，而本实施例转换为串行数据，对串行数据进行数字下变频可以有效节约电路资源。

如图10所示，数字接收链路具体包括数字下变频器、移位抽取滤波器、解调器和数据恢复器。其中，数字下变频器用于采用初始时钟信号，对射频前端发送的正交串行数据进行下变频处理。移位抽取滤波器用于采用第三时钟信号，对下变频处理后的数据进行移位抽取滤波。解调器用于采用第三时钟信号，对抽取滤波后的数据进行解调。数据恢复器用于采用第一时钟信号，对解调后的数据进行数据恢复处理。

如图11所示，数字下变频电路采用Weaver结构，数字中频正交本振信号通过NCO电路产生，NCO电路采用如图8所示的基于乘法器的电路结构，数字下变频过程中，产生的高频信号由移位抽取滤波电路滤除。

如图12所示，移位抽取滤波器采用多级CIC(级联积分梳状滤波器)抽取滤波器电路，用于根据不同抽取倍数，对输入信号进行移位抽取滤波处理，其中，向高位移位的位数为小于M-(nlog₂D+B_in)的最大正整数，式中，B_in为抽取滤波电路的输入数据位数，D为抽取滤波器的抽取倍数，n为抽取滤波器的级数，M为抽取倍数最大时CIC滤波器的位宽，即M为大于nlog₂D_max+B_in的最小正整数，D_max为抽取倍数最大时的值。

如图13所示，解调器首先基于CORDIC算法求得抽取滤波后正交信号的相位，再经过差分处理和判决后即可得到过采样后的基带数据。为获得正交信号的相位采用基于状态机CORDIC算法的电路，如图14所示，在电路中，需要设计一个状态机，首先保存输入数据的符号位，并对数据进行象限变换，并根据状态机将数据保存至寄存器，在迭代处理时，对正交数据的右移位数由状态机来确定，根据正交分量的符号位数据分别进行加或减运算，所得结果根据状态机保存至寄存器，在相位计算单元中，迭代加或者减的相位值根据状态机进行查表获取，经过N次迭代处理后，所得相位根据最初保存的正交数据的符号位进行象限变换，所得相位即为正交数据的相位。基于状态机的迭代结构，采用一级结构迭代计算实现流水线结构中的N级处理，节省资源，状态机及处理单元的时钟以晶体振荡器时钟为参考，相位输出速率和输入正交数据的速率相同。最后经过数据恢复电路获得正确的采样时刻，即可得到发送端所发送的基带数据，数据恢复电路采用基于积分型位同步电路。

Claims (8)

1.一种多码率数据无线传输系统，其特征在于该系统包括：

晶体振荡器，用于产生初始时钟信号；

时钟产生电路，用于根据设置的码率控制字，对所述初始时钟信号进行小数分频得到第一时钟信号，再根据设置的过采样倍数，对所述第一时钟信号进行整数分频得到第二时钟信号；还用于根据设置的抽取倍数，对所述初始时钟信号进行整数分频得到第三时钟信号；

数字发射链路，用于采用所述第二时钟信号，对需要发送的数据进行组帧处理，再采用所述第一时钟信号进行过采样和数字调制处理；

射频前端，用于对数字调制处理后的数据进行数模转换，并经上混频和功率放大后发送至信道；还用于处理接收到的载波信号，并进行模数转换；

数字接收链路，用于采用所述初始时钟信号，对射频前端调制器发送的串行数据进行下变频处理，再采用所述第三时钟信号进行抽取滤波和解调处理，之后采用所述第一时钟信号进行数据恢复处理。

2.根据权利要求1所述的多码率数据无线传输系统，其特征在于：所述时钟产生电路具体包括：

第一设置模块，用于设置码率控制字和过采样倍数；

第二设置模块，用于设置抽取倍数；

小数分频器，用于根据所述第一设置模块设置的码率控制字，对所述初始时钟信号进行小数分频得到第一时钟信号；

第一整数分频器，用于根据所述第一设置模块设置的过采样倍数N，对所述第一时钟信号进行整数分频得到第二时钟信号；

第二整数分频器，用于根据所述第二设置模块设置的抽取倍数D，对所述初始时钟信号进行整数分频得到第三时钟信号。

3.根据权利要求2所述的多码率数据无线传输系统，其特征在于：

所述第一时钟信号的频率f₁为：

式中，f_xosc表示初始时钟信号的频率，REG_R_decimal表示码率控制字小数部分，REG_R_integer表示码率控制字整数部分，m表示码率控制字小数部分的位数；

所述第二时钟信号的频率f₂为：

$f_2=\frac{f_1}{N}$

所述第三时钟信号的频率f₃为：

$f_3=\frac{f_{xosc}}{D}.$

4.根据权利要求1所述的多码率数据无线传输系统，其特征在于：所述数字发射链路具体包括：

组帧器，用于采用所述第二时钟信号，对需要发送的数据进行组帧；

过采样器，用于采用所述第一时钟信号，对组帧处理后的数据进行过采样；

数字调制器，用于采用所述第一时钟信号，对过采样的数据进行数字调制处理。

5.根据权利要求1所述的多码率数据无线传输系统，其特征在于：所述射频前端具体包括：

数模转换器，用于对数字调制处理后的数据进行数模转换；

上混频器，用于将数模转换后的信号和载波信号进行混频处理；

功率放大器，用于放大载波调制信号；

低噪声放大器，用于将接收到的载波调制信号进行放大处理；

下混频器，用于将载波调制信号下变频至中频；

带通滤波器，用于滤除中频外的噪声；

Sigma-Delta ADC调制器，用于将模拟中频信号转换为串行数字信号。

6.根据权利要求1所述的多码率数据无线传输系统，其特征在于：所述数字接收链路具体包括：

数字下变频器，用于采用所述初始时钟信号，对射频前端ADC调制器输出的串行数据进行下变频处理；

移位抽取滤波器，用于采用所述第三时钟信号，对下变频处理后的数据进行移位抽取滤波；

解调器，用于采用所述第三时钟信号，对移位抽取滤波后的数据进行解调；

数据恢复器，用于采用所述第一时钟信号，对解调后的数据进行数据恢复处理。

7.根据权利要求2所述的多码率数据无线传输系统，其特征在于：所述第一整数分频器和所述第二整数分频器，均是以计数方式实现分频，所得第二时钟信号和第三时钟信号的高电平维持时间为晶体振荡器产生的初始时钟信号的一个周期。

8.根据权利要求6所述的多码率数据无线传输系统，其特征在于：所述移位抽取滤波器采用多级CIC抽取滤波器电路，用于根据不同抽取倍数，对输入信号进行移位抽取滤波处理，其中，向高位移位的位数为小于M-(nlog₂D+B_in)的最大正整数，式中，B_in为抽取滤波电路的输入数据位数，D为抽取滤波器的抽取倍数，n为抽取滤波器的级数，M为抽取倍数最大时CIC滤波器的位宽，即M为大于nlog₂D_max+B_in的最小正整数，D_max为抽取倍数最大时的值。