CN101662822A

CN101662822A - 一种基于恒模信号的节能型无线通信收发机

Info

Publication number: CN101662822A
Application number: CN200910024121A
Authority: CN
Inventors: 王文杰; 王晨; 蒲恺; 刘海霞; 刘晴
Original assignee: Xian Jiaotong University
Current assignee: Xian Jiaotong University
Priority date: 2009-09-28
Filing date: 2009-09-28
Publication date: 2010-03-03
Anticipated expiration: 2029-09-28
Also published as: CN101662822B

Abstract

本发明公开了一种基于恒模信号的节能型无线通信收发机，包括发射部分和接收部分，发射部分包括基带信号处理单元、第一硬限幅电路、射频发射单元和发射天线；接收部分包括接收天线、射频接收单元、第二硬限幅电路和中频信号处理单元；与常规收发机相比，本发明的有益效果是：简化了收发机的复杂度；用耗能较少的硬限幅电路代替耗能较大的ADC和DAC(模数/数模转化器)；有效降低能耗，同时保证通信性能达到要求，制造成本大幅度降低。

Description

一种基于恒模信号的节能型无线通信收发机

技术领域

本发明涉及一种无线通信收发机，特别涉及一种基于恒模信号的节能型无线通信收发机。

背景技术

作为通信技术的重要组成部分，无线通信技术因具有不用架线、灵活性强等优点而备受青睐，近年来更是得到迅猛发展，应用范围也越来越广。然而在大多数的应用领域无线通信收发机一直沿用常规收发机的设计方式，虽然可以满足通信性能，但可能无法满足特定的需求。例如在WSN(无线传感器网络)中，通常依靠电池供电且一般难以更换，如何高效使用能量、最大化网络生命周期是传感器网络面临的重要挑战，而不是一味的追求通信速率的提高。因此WSN中一个重要的设计目的是如何降低功耗和设备成本，而并不是追求数据的高速传输和吞吐量。若使用常规的收发机，传感器网络的使用寿命就会减少。

为了能够在有噪环境中使用简单低成本的设备进行通信，同时保持相对较好的性能，可以充分利用通信信号的特性来简化收发机的设计。

目前有众多专利文献涉及收发机节能问题。如标题为“功耗受控的收发机”的中国专利CN200580004330.7，它通过控制发射功率来减小功耗，但增加了控制装置，又使成本上升。再如标题为“Low cost/low power analogtransceiver architecture”的美国专利7,184,716，将模拟音频信号转化为单边带信号后发射，从而降低功耗，但其并不针对恒模信号做特别的功率优化。在2006年1月IEEE Radio and Wireless Symposium上发表的题为“Simple demodulator for 802.15.4 low-cost receivers”的文献中提出了一种将O-QPSK(偏移四相相移键控)看作调制指数为0.5的连续相位FSK(移频键控)，即MSK(最小移频键控)，利用MSK检测器进行解调，随后再配合匹配滤波器进行解扩的接收方式。但这种常规的接收方式并不是以符号为单位进行匹配而是对每个码字进行判决后再做匹配，因此没有充分利用扩频所带来的好处。还有在2007年12月14th IEEE International Conferenceon Electronics，Circuits and Systems，(ICECS 2007)上发表的题为“Theoretical and Practical Limits to Sensitivity in IEEE 802.15.4Receivers”的文献表明这种非相干解调与硬判决相关检测的组合比理想的软判决进行相关方式会带来6.6dB的灵敏度损失。若将接收信号与本地扩频后的波形模板进行匹配，需要使用ADC对接收信号进行采样，而ADC也是接收通道中一个主要的耗能器件，同时这种接收方式还需要进行运算复杂的相关运算，更加大了接收机的复杂度和能耗。

发明内容

本发明的目的在于提供一种充分利用恒模信号的特点，在满足IEEE802.15.4协议要求的性能指标条件下降低收发机的复杂度，从而有效降低能耗和成本的节能型无线通信收发机。

为达到以上目的，本发明是采取如下技术方案予以实现的：

一种基于恒模信号的节能型无线通信收发机，包括发射部分和接收部分，其特征在于，发射部分包括基带信号处理单元、第一硬限幅电路、射频发射单元和发射天线；其中基带信号处理单元包括比特到符号映射模块和恒模调制器，用于完成从二进制比特输入信号到发送符号的转换并将其调制到中频；第一硬限幅电路用于将中频信号转化为二进制序列；射频发送单元包括滤波器、混频器、丙类功放和选频回路，用于完成对硬限幅中频信号的成型滤波、上变频、功率放大以及频率选择。

接收部分包括接收天线、射频接收单元、第二硬限幅电路和中频信号处理单元；其中射频接收单元包括低噪放、混频器和滤波器，用于完成对接收信号的放大、下变频和滤波，形成中频模拟信号；第二硬限幅电路将中频模拟信号量化为二进制序列；中频信号处理单元包括匹配滤波器组、比较判决模块和符号到比特映射模块，用于完成从接收信号到二进制比特输出信号的转换。

上述方案中，所述匹配滤波器组中的相关运算使用同或逻辑、可逆计数器实现，同时采用本地码串行信号产生器产生码片序列，该码片序列与需要解的符号相对应，以便实现直接从中频信号解出符号。

所述基带信号处理单元、第一硬限幅电路、中频信号处理单元由一个现场可编程门阵列FPGA实现，该FPGA包括时钟产生模块、发送模块和接收模块；时钟模块作为一个独立的模块为接收模块提供50M采样时钟、为发送模块提供50M采样时钟和1M片序列时钟；发送模块包含映射扩频和O-QPSK调制两个子模块，映射扩频子模块根据IEEE802.15.4协议的要求，将4bit的符号转换为长度为32的片序列，其中偶数位置的码片组成I路信号，奇数位置的码片组成Q路信号；O-QPSK调制子模块用于实现半正弦成型及数字中频调制，将基带信号最终搬移到中频。

接收模块包含标准信号生成子模块，相关匹配子模块和最大匹配值子模块，用于完成对信号的解调，将接收到的中频信号与16个标准的复中频信号做相关匹配，对应相关匹配值最大的符号就是解调出的符号。

所述第一、第二硬限幅电路使用非门实现，高于阈值电压的电平置1，低于阈值电压的电平置-1。

与常规收发机相比，本发明的有益效果是：

a)简化了收发机的复杂度。使用硬限幅电路代替常规收发机中的ADC和DAC；将接收信号进行硬限幅相当于将信号无限放大，因此可以省略传统接收机中的AGC(自动增益控制)电路；接收机直接在中频处理信号省略掉将中频信号解调到基带的解调器；同时，接收机直接解符号也简化了传统的先从信号解出码片再从码片解出符号的过程；由于接收信号被量化为二进制序列，与本地码相乘的结果只能是0或1(-1或1)，因此相关运算中的乘法器可简化为同或逻辑，加法器可简化为一个可逆计数器，进一步降低接收机的复杂度。

b)有效降低能耗。用耗能较少的硬限幅电路代替耗能较大的ADC和DAC；在发射部分使用高效的丙类功放提高了能源利用效率；同时混频器可以工作于开关状态也降低了能耗。接收部分省掉了AGC电路，简化了硬限幅信号的处理过程，减少了能耗。经测试，本发明的能耗较常规收发机能耗降低大约20％。

c)保证通信性能达到要求。对于恒模信号来说有用信息完全寄托在频率或相位中，幅度的变化和失真不会引起有用信息的丢失，因此使用硬限幅代替ADC和DAC后，通信性能会有所下降，但不会导致通信性能的显著恶化。

d)降低成本。以IEEE 802.15.4协议为例，采用中频硬限幅达到协议规定的误符号率所需要的最小信噪比为-2.5dB，考虑多径、频偏等因素后大约需要0dB左右的信噪比，而协议要求提供26dB的信噪比输入，这表明接收机的噪声系数具有较大的设计余地，所以可以采用廉价的CMOS(互补金属氧化物半导体)工艺制造以降低成本。

附图说明

图1是本发明收发机的结构框图。

图2是本发明在图1基础上采用FPGA的收发机结构框图。

图3是图1匹配滤波器组的相关运算简化算法。

图4是图2FPGA模块内部连接关系。

图5是图4中求最大匹配值模块的算法流程框图。

图6是接收测试硬件实验平台。

图7是接收通道误符号率仿真与实测对比图。

具体实施方式

下面结合附图及具体实例对本发明做进一步的详细说明。

如图1所示，一种基于恒模信号的无线通信收发机，包括：

a).发射部分

发射部分由基带信号处理单元、硬限幅电路I、射频发射单元和发射天线组成。信号处理单元包括比特到符号映射模块和恒模调制器，完成从二进制比特输入信号到发送符号的转换并采用恒模调制技术将其调制到中频；硬限幅电路I将中频信号转化为(0，1)或(-1，1)的二进制序列；射频发送单元包括滤波器、混频器、丙类功放和选频回路，完成对硬限幅中频信号的成型滤波、上变频、功率放大以及频率选择。与常规发射机相比，本发明由于采用了硬限幅技术所以混频器工作在开关状态，功放使用高效率的丙类功放。如果使用大规模数字集成电路例如FPGA来实现基带信号处理单元(图2)，由于数字电路本身只输出二进制序列，因此可以省略掉硬限幅电路I，同时可以使用查表法简单实现恒模调制器。

b).接收部分

接收部分由天线、射频接收单元、硬限幅电路II和中频信号处理单元组成。射频接收单元包括低噪放、混频器和滤波器，完成对接收信号的放大、下变频和滤波功能，形成中频模拟信号；硬限幅电路II将中频模拟信号量化为1bit(0，1)或(-1，1)二进制序列，代替常规发射机中的ADC；中频信号处理单元包括匹配滤波器组、比较判决模块和符号到比特映射模块，完成从接收信号到二进制比特输出信号的转换。与常规接收机相比，本发明不需要AGC电路；不用将接收信号解调到基带而是直接在中频进行处理。

如图3所示，由于采用了硬限幅技术匹配滤波器组中的相关运算使用同或逻辑和可逆计数器即可简单实现；同时图3中本地码串行信号发生器产生与符号相对应的码片序列，以便实现直接从中频信号解出符号，简化了常规接收机中先从接收信号解码片再从码片解符号的过程。

IEEE 802.15.4协议采用的O-QPSK半正弦成型调制方式是一种恒模调制方式，因此下面以基于IEEE 802.15.4协议的无线传感器网络应用为例来说明本发明的具体实施方式。

参考图2，本发明可以使用FPGA、硬限幅电路I、II和射频电路实现。

1).硬限幅电路

硬限幅电路的输入输出特性可以表达为下式：

y = \{\begin{matrix} 1, x &GreaterEqual; 0 \\ - 1, x < 0 \end{matrix}

式中：x为输入电平；y为输出电平。该功能可以使用非门实现，高于阈值0的电平置1，低于阈值0的电平置-1。

2).射频电路

射频电路分为射频发射单元和射频接收单元。收发共用天线，混频器、丙类功放、选频回路和天线均使用公知电路或器件。

3).FPGA电路结构

如图4所示，FPGA内部电路包括时钟产生模块、发送模块和接收模块。时钟模块作为一个独立的模块为其它模块提供不同的时钟。发送模块包含映射扩频和O-QPSK调制两个子模块，映射扩频的主要功能是根据IEEE802.15.4协议的要求，将4bit的符号转换为长度为32的片序列，其中偶数位置的码片组成I路信号，奇数位置的码片组成Q路信号。O-QPSK调制模块实现了半正弦成型及数字中频调制的功能，将基带信号最终搬移到中频。接收模块包括标准信号生成模块，相关匹配模块和最大匹配值模块，主要完成对信号的解调工作，将接收到的中频信号与16个标准的复中频信号做相关匹配，对应相关匹配值最大的符号就是解调出的符号。具体包括：

a).时钟产生模块

为使整个系统能够按节拍有序的工作，需要有一个时钟产生模块来统一生成其他模块所需的工作时钟。FPGA的晶振为16MHz，将此时钟作为基准时钟。符号时钟和片序列时钟可以通过基准时钟分频获得，50MHz采样时钟通过基准时钟倍频获得。

b).发送模块

主要实现了信号的调制，包括映射扩频和O-QPSK调制两个子模块。

映射扩频模块的主要功能是将4bit的符号转换成长度为32的片序列，其中偶数位置的码片组成I路信号，奇数位置的码片组成Q路信号，为了产生I-Q两路调制的偏差，Q路数据要相对I路数据延迟T_c，其中T_c为码片速率的倒数其值为0.5微秒。该模块可通过查表的方法来方便的实现。

首先，将需要发送的符号存放在ROM表中，该表的地址产生比较简单，只需一个计数器逐次顺序递增即可；其次，将16个符号所对应的16种片序列值分为I、Q两路，分别存放在I路序列表和Q路序列表中。由于一个符号对应的I序列或Q序列为16个，因此对于这16种符号，可选取深度为256，宽度为2的两个ROM来存放映射扩频后的所有IQ序列值。但是，I、Q序列表的地址不能简单的通过计数器递增来实现，而要根据发送的是哪一个符号来产生此序列的首地址，以后则顺次递增，也就是说每次发送的符号变化，序列的地址就会相应改变。又由于Q路数据要相对I路数据延迟T_c，所以，I路序列的地址经过一个延时器后得到Q路序列的地址。

经过映射扩频后的I、Q路序列需要进行半正弦成型，即序列值如果为1，则用正的半正弦表示，如果是0就用负的半正弦表示，其中半正弦采用50倍的过采样率。经过半正弦成型后的序列，还需与中频载波相乘以后才能调制到10MHz的数字中频上。因此，按常规做法，实现该模块首先需要三个ROM表来分别存放50倍过采样的半正弦、中频载波信号cosω_ct和中频载波信号sinω_ct，其次，半正弦信号调制到10MHz数字中频上还需两个乘法器和一个加法器才能完成。

通过计算发现，一个半正弦的周期恰好是载波信号的整数倍，即在一个半正弦信号中会出现五个载波信号，因此，为减少运算量，可以将一个半正弦和五个载波信号相乘后的信号合成在一个ROM表中，这样就可以把半正弦成型及中频调制两步并作一步，只需要两个表，不需要乘法器就可完成整个调制过程。

c).接收模块

主要完成信号解调工作。信号的解调采用匹配接收的方式，将接收到的经过限幅器限幅后的实中频信号与标准的16个的复中频信号做匹配相关运算，在得到的16个匹配值当中选取模值最大的符号，说明接收到的数据与该符号匹配度最好，当然解调的结果就是该符号。因此解调模块应该包括产生16个标准复中频信号的模块，匹配相关模块以及求最大模值的模块。

在标准信号生成模块中，将经过映射扩频、半正弦成型和中频调制后的复中频信号存放在16个ROM表中，其中高位存放实部，低位存放虚部。另外，映射扩频后的IQ序列在经过半正弦成型时，Q路的序列需要延时半个码元周期，在这延时的半个码元周期中，当前的I路数据需要和上一个Q路的数据结合，同样在最后半个码元周期，当前的Q路数据需要和下一个I路的数据结合，这就导致在调制好的标准数据中有一个码元周期的数据是我们无法预先知道的，因此，正常情况下，经过50倍的半正弦成型后及中频调制后，一个符号对应825个数据点，由于一个码元周期的数据未知，故舍去这50个数据点，在标准的ROM表中，只存放数据点为775个的标准波形。

解调过程就是一个匹配接收的过程，在相关匹配模块中，对接收到的实中频信号也掐头去尾只保留中间的775个数据点，与标准的16个复中频信号做相关运算。由于采用了硬限幅，因此相关运算使用同或逻辑和可逆计数器即可实现。

16个匹配相关值是在同一时间产生的，要在16个匹配结果中找到最大匹配值，其实现流程如图5所示。

整个接收通道的硬件实测平台如图6所示。测试过程如下：信号发生器1循环发出测试帧信号，帧结构按照IEEE 802.15.4的协议要求。为了简化测试，由接收测试电路产生触发信号来触发信号发生器以实现同步。信号发生器1产生的10MHz中频信号。信号发生器2产生中心频率为10MHz的噪声，与信号发生器1输出的信号合路后，经限幅器限幅，送入接收模块。接收模块直接对中频信号进行相关匹配解调。

解调的结果由DSP读出并与发送的数据相比较，算出误符号率。图7是硬件实测结果与仿真结果对比图，看出实测结果和仿真结果吻合，满足IEEE802.15.4的协议要求，由此体现了本发明的有效性。

Claims

1、一种基于恒模信号的节能型无线通信收发机，包括发射部分和接收部分，其特征在于，发射部分包括基带信号处理单元、第一硬限幅电路、射频发射单元和发射天线；其中基带信号处理单元包括比特到符号映射模块和恒模调制器，用于完成从二进制比特输入信号到发送符号的转换并将其调制到中频；第一硬限幅电路用于将中频信号转化为二进制序列；射频发送单元包括滤波器、混频器、丙类功放和选频回路，用于完成对硬限幅中频信号的成型滤波、上变频、功率放大以及频率选择，

2、如权利要求1所述的基于恒模信号的节能型无线通信收发机，其特征在于，所述匹配滤波器组中的相关运算使用同或逻辑、可逆计数器实现，同时采用本地码串行信号产生器产生码片序列，该码片序列与需要解的符号相对应，以便实现直接从中频信号解出符号。

3、如权利要求1所述的基于恒模信号的节能型无线通信收发机，其特征在于，所述基带信号处理单元、第一硬限幅电路、中频信号处理单元由一个现场可编程门阵列FPGA实现，该FPGA包括时钟产生模块、发送模块和接收模块；时钟模块作为一个独立的模块为接收模块提供50M采样时钟、为发送模块提供50M采样时钟和1M片序列时钟；发送模块包含映射扩频和O-QPSK调制两个子模块，映射扩频子模块根据IEEE802.15.4协议的要求，将4bit的符号转换为长度为32的片序列，其中偶数位置的码片组成I路信号，奇数位置的码片组成Q路信号；O-QPSK调制子模块用于实现半正弦成型及数字中频调制，将基带信号最终搬移到中频；接收模块包含标准信号生成子模块，相关匹配子模块和最大匹配值子模块，用于完成对信号的解调，将接收到的中频信号与16个标准的复中频信号做相关匹配，对应相关匹配值最大的符号就是解调出的符号。

4、如权利要求1所述的基于恒模信号的节能型无线通信收发机，其特征在于，所述第一、第二硬限幅电路使用非门实现，高于阈值电压的电平置1，低于阈值电压的电平置-1。