KR100431768B1 - Ｆｓｋ 데이터 검출 시스템 - Google Patents

Abstract

본 발명은 수신된 FSK 신호로부터 정확한 데이터 신호를 검출할 수 있는 ＦＳＫ 데이터 검출 시스템을 개시한다. 개시된 본 발명은 복조된 FSK 변조 신호를 인가 받아 샘플링 하프 클럭(sampling half clock)에 의하여 샘플링시 상기 FSK 신호의 펄스폭이 소정 값 이하이면 노이즈 신호로 판단하여 제거하는 노이즈 제거부;상기 노이즈 제거부로 부터 노이즈 신호를 제거한 상기 FSK 신호를 인가 받아 샘플링 클럭에 의하여 샘플링하는 샘플링부; 상기 샘플링부에서 샘플링되는 상기 FSK 신호의 펄스 폭의 변화에 따라 일정한 래치 클럭을 발생하는 래치 클럭 발생기; 및 상기 래치 클럭 발생기에서 발생하는 래치 클럭과 상기 샘플링부에서 샘플링되는 FSK 신호를 인가 받아 FSK 데이터를 검출하는 레지스터부를 포함하는 것을 특징으로 한다.

Description

ＦＳＫ 데이터 검출 시스템{FREQUENCY SHIFT KEYING DATA DETECTION SYSTEM}

본 발명은 데이터 검출 시스템에 관한 것으로, 보다 구체적으로는 FSK(Frequency Shift Keying)로 변조된 데이터 신호로부터 노이즈를 제거하고, 원 데이터 신호를 정확히 검출할 수 있는 FSK 데이터 검출 시스템에 관한 것이다.

일반적으로, 데이터 신호를 송수신할 때에는 신호를 FSK 방식으로 주파수 변조한 다음, RF(Radio Frequency)의 형태로 송신하는데, 이를 복원하기 위해서는 수신기에서 RF신호를 수신하여 복조 과정을 거쳐 디지털 신호로 복원한다.

이때, FSK 방식으로 변조된 신호를 송신할 때 사용되는 반송파 주파수(carrier frequency)는 수~ 수십GHz대의 주파수를 사용하는데, 수신 측에서는 이렇게 반송파(carrier RF)에 의하여 실려온 신호로부터 중간 주파수( Intermediate Frequency)를 기준으로 ±8MHz로 편이 된 로직 "하이"와 "로우" 신호를 아날로그 신호 처리 과정에서 변조 과정을 거쳐 "하이"와 "로우"의 디지털 신호로 만들고, 샘플링 처리를 거쳐 원래의 디지털 신호를 복원한다.

상기 FSK 방식이란, 주파수 편이 변조 방식이라고도 하는데, 디지털 신호의 0과 1의 값에 따라 반송파의 주파수를 달리하는 방식이다. 데이터 신호 중 높은 주파수를 갖는 것을 1로 하고, 낮은 주파수를 갖는 것을 0으로 할당하여 데이터를 전송하는데, 0과 1이 주기적으로 대응하지만 진폭은 항상 일정하다.

또한, 일정한 진폭의 반송파 주파수( carrier RF frequency)를 두 가지로 정한 다음, 주기적으로 0과 1로 변할 때 두개의 주파수중 할당된 주파수를 수신 측에 보내고 수신 측에서는 이를 약속된 원래의 0과 1의 상태로 복원시키는 방식이다.

이러한, FSK 방식은 신호가 단지 0과 1의 두 가지의 변화만 있으므로 잡음에 강하고, 연속적으로 수신되는 데이터 신호에 사용하는 것이 적합하다.

도 1은 일반적인 FSK 데이터 신호의 송수신 과정을 설명하기 위한 도면으로서, 도시된 바와 같이, 데이터 신호를 주고받는 송신기와 수신기가 소정 거리 떨어져 위치하고, 상기 송신기에서는 송신하고자하는 데이터 신호를 FSK 방식으로 변조한 다음, 수~수십 GHz의 반송파 주파수에 실어 수신기에 송신한다.

상기 반송파 주파수에 의하여 전송된 FSK 신호는 송수신부를 거쳐, 중간 주파수 단에서 +8MHz 편이된 신호를 로직 "하이"로 사용하고, 중간 주파수 단에서 -8MHz 편이된 신호를 로직 "로우"로 사용한다. 이때, 각 신호의 펄스 폭은 수신되는 신호의 에너지 크기에 따라서, 중간 주파수 신호 처리 과정에서 1bit의 250ns의 펄스 폭을 기준으로 높은 에너지일 경우에는 대략, 250+80ns로 증가하고, 낮은 에너지일 경우에는 대략, 250-80ns로 감소된 디지털 FSK 데이터가 나타난다.

그리고, 상기 중간 주파수대에서 추출한 로직 "하이"와 로직 "로우"는 2개의 채널로 출력되며, 상기 로직 "하이"가 하이 상태(state)일 때에는 "1"로 나타내고, 상기 로직 "로우"가 하이 상태(state)일 때 "0"의 값을 나타낸다.

이와 같이, 수신기 안테나를 통하여 수신되는 수~수십 GHz대역의 RF 신호를 중간 주파수 대역으로 다운 컨버젼(conversion)하고, 이러한 중간 주파수 대역의 신호로부터 디지털 로직 레벨을 추출한다.

도 2는 종래 기술에 따라 FSK 데이터 신호를 검출하는 과정을 도시한 도면으로서, 도시된 바와 같이, 도 2의 (a)와 같은 로직 "하이" 신호와 이를 인버팅한 도 2의 (b)와 같은 로직 "로우"를 도 2의(d)와 같은 12MHz의 샘플링(sampling) 클럭(clock)으로 각각 샘플링하여 도 2의 (c)와 같은 FSK 데이터를 샘플링한다. 즉, 12MHz의 샘플링 클럭에 의해 도 2의 (e)와 같은 4MHz의 래치 클럭이 동기되어 상기 로직 "하이"와 로직 "로우" 신호로부터 FSK 데이타 "101"을 래치하게 된다.

여기서, 래치 클럭은 샘플링 클럭의 1/3배의 주파수(4MHz)를 갖기 때문에 상기 샘플링 클럭의 펄스가 세번 뜰 때마다 한번씩 래치 클럭 펄스가 떠서 동기화 된다.

따라서, 1bit의 데이터를 판독할 때 로직 신호가 펄스 폭의 변동이 없다면 3개의 샘플링 클럭의 펄스가 1비트(bit)의 데이터를 읽는다. 즉, 래치 클럭(latch clock)과 동기화 된다.

그러나, 상기와 같이 FSK로 변조된 신호로부터 데이터를 판단하는 방법은 데이터의 펄스 폭이 일정한 경우에는 문제되지 않지만, 펄스 폭이 수신되는 에너지의 크기에 따라 중간 주파수 신호처리 과정에서 변하는 경우에는 정확한 FSK 데이터를 올바르게 판독하지 못하게된다.

도 3은 종래 기술에 따라 펄스 폭이 변동된 FSK 데이터 신호를 검출할 경우 발생되는 문제점을 도시한 도면이다.

도 3의 (a)와 같이, 수신된 FSK 변조된 신호의 펄스 폭이 정상적인 경우보다 하이 영역에서는 170ns(250-80ns)로 줄어들고, 로우 영역에서는 330ns(250+80ns)로 넓어진 경우에 즉, 수신되는 에너지가 작은 경우 도 3의 (b)와 같이, 12MHz의 샘플링 클럭으로 샘플링을 하면, 170ns의 펄스 폭에서는 12MHz의 샘플링 클럭 펄스가 두개 들어 가고, 330ns의 펄스 폭에서는 데이터 처리 과정에서 로직들의 프로파게이션 딜레이(Propagation Delay)에 의해 12MHz의 샘플링 클럭 펄스가 5개가 들어가는 경우가 생긴다.

이때, 도 3의 (c)와 같이, 4MHz의 래치 클럭이 동기화 되어 상기 FSK의 변조된 데이터를 래치하는데, 처음, 170ns의 펄스 폭에서는 상기 샘플링 클럭의 두개의 펄스와 동기화되어 유효한 데이터를 읽어내지만, 330ns의 펄스 폭에서는 래치 클럭 두개가 샘플링 클럭과 동기화 되어, 다음 데이터를 "0"으로 래치하게 된다. 즉, 1bit의 데이터를 2bit로 인식하게 된다.

따라서, 펄스 폭이 변동된 도 3의 (a)의 FSK 변조된 신호의 정확한 데이터는 "101"이지만, "100"으로 래치하게 되어 오류가 발생하는 문제점이 발생한다.

또한, 데이터를 FSK 신호로 변조하고, 송수신하는 과정에서 노이즈가 포함되는데, 이러한 노이즈 신호는 수신 측에서 신호를 수신할 때 에러율 증가의 원인이 된다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, FSK 변조된 신호를 복조하는 과정에서, 즉 디지털화하는 과정에서 섞여있는 노이즈 신호를 제거하고, 펄스 폭이 변동된 FSK 데이터를 정확하게 검출할 수 있는 ＦＳＫ 데이터 검출 시스템을 제공함에 그 목적이 있다.

도 1은 일반적인 FSK 데이터 신호의 송수신 과정을 설명하기 위한 도면.

도 2는 종래 기술에 따라 FSK 데이터 신호를 검출하는 과정을 도시한 도면.

도 3은 종래 기술에 따라 펄스 폭이 변동된 FSK 데이터 신호를 검출할 경우 발생되는 문제점을 도시한 도면.

도 4는 본 발명에 따른 FSK 데이터 검출 시스템의 데이터 검출 과정을 설명하기 위한 블럭도.

도 5a는 본 발명에 따른 FSK 데이터 검출 시스템의 노이즈 제거부에서 노이즈 신호의 제거 과정을 설명하기 위한 블럭도.

도 5b는 상기 도 5a의 노이즈 신호를 검출하는 과정을 나타낸 도면.

도 6a 및 도 6b는 본 발명에 따른 FSK 데이터 검출 시스템의 레지스터부에서 FSK 데이터를 정확히 검출하는 과정을 설명하기 위한 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

11: 노이즈 제거부 13: 샘플링부

15: 래치 클럭 발생기 15a: 제1 클럭 발생부

15b: 제2 클럭 발생부 17: 레지스터부

상기한 목적을 달성하기 위한, 본 발명에 따른 ＦＳＫ 데이터 검출 시스템은,

복조된 FSK 변조 신호를 인가 받아 샘플링 하프 클럭(sampling half clock)에 의하여 샘플링시 상기 FSK 신호의 펄스폭이 소정 값 이하이면 노이즈 신호로 판단하여 제거하는 노이즈 제거부;

상기 노이즈 제거부로 부터 노이즈 신호를 제거한 상기 FSK 신호를 인가 받아 샘플링 클럭에 의하여 샘플링하는 샘플링부;

상기 샘플링부에서 샘플링되는 상기 FSK 신호의 펄스 폭의 변화에 따라 일정한 래치 클럭을 발생하는 래치 클럭 발생기; 및

상기 래치 클럭 발생기에서 발생하는 래치 클럭과 상기 샘플링부에서 샘플링되는 FSK 신호를 인가 받아 FSK 데이터를 검출하는 레지스터부를 포함하는 것을 특징으로 한다.

여기서, 상기 샘플링 하프 클럭은 12MHz 이상의 클럭이고, 상기 샘플링 하프 클럭은 샘플링 클럭의 반주기를 사용하는 신호인 것을 특징으로 한다.

또한, 상기 래치 클럭 발생기는 1비트(bit) 데이터를 읽기 위한 래치 클럭을 발생하는 제1 클럭 발생부와 2비트(bit) 이상의 데이터를 읽기 위한 래치 클럭을 발생하는 제2 클럭 발생부로 구성되어 있는 것을 특징으로 하는 FSK 데이터 검출 시스템.

본 발명에 의하면, 수신되는 FSK 데이터 신호에 존재하는 잡음을 제거하고, 변동된 펄스 폭에 따라 적정한 래치 클럭을 발생시켜 정확한 데이터를 검출할 수 있는 이점이 있다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.

도 4는 본 발명에 따른 FSK 데이터 검출 시스템의 데이터 검출 과정을 설명하기 위한 블럭도이다.

도 4에 도시된 바와 같이, FSK로 변조된 데이터 신호는 송신 측에서 수~수십 GHz의 반송파 주파수에 실려 수신 측에 수신되는데, 수신된 RF(Radio Frequency) 신호로부터 중간 주파수 대역(Intermediate Frequency Band)에서 ±8MHz로 편이된 로직 "하이"( Logic high) 신호와 로직 "로우"(Logic low) 신호를 구분하여 FSK로 디지털 신호를 추출한다. 이렇게, 추출된 상기 FSK 신호는 많은 노이즈 신호가 포함되어 있을 수 있으므로, 이를 제거하기 위하여 노이즈 제거부(11)에서 필터링 된다.

그런 다음, 상기 노이즈 제거부(11)에서 노이즈 신호가 제거된 상기 FSK 신호는 샘플링부(13)로 인가되어 12MHz의 샘플링 클럭(sampling clock)으로 샘플링된다. 샘플링된 FSK 신호는 레지스트부(17)에 입력되는데, 이때 상기 샘플링 클럭과 동기화 되어 상기 FSK 신호를 래치하는 래치 클럭을 래치 클럭 발생기(15)에서 상기 레지스터부(17)로 인가한다. 상기 래치 클럭 발생기(15)는 상기 FSK 신호의 비트(bit) 수에 따라 래치 클럭(latch clock)을 발생시키는 제1 클럭 발생부(15a)와 제2 클럭 발생부(15b)로 구성되어 있다.

상기 레지스터부(17)에 인가된 상기 샘플링된 FSK 신호와 래치 클럭은 펄스 폭이 변한 FSK 신호를 적절히 동기화 시켜 정확한 데이터를 래치한다.

도 5a는 본 발명에 따른 FSK 데이터 검출 시스템의 노이즈 제거부에서 노이즈 신호의 제거 과정을 설명하기 위한 블럭도이다.

도 5a에 도시된 바와 같이, 수신된 RF 신호의 중간 주파수 대역에서 상기 FSK 디지털 신호를 얻은 후, 상기 노이즈 제거부(11)에서 필터링 되는데, 상기 FSK 신호는 상기 노이즈 제거부(11)의 신호 비교부(21)에서 노이즈 제거 과정을 거친다.

상기 신호 비교부(21)에서는 FSK 신호 샘플링에 영향을 미치지 않는 샘플링 하프 클럭(sampling half clock), 즉 펄스 폭이 42ns인 클럭으로 인가된 FSK 신호를 샘플링하고 상기 FSK 신호에서 노이즈를 검출해 낸다.여기서, 상기 인가된 FSK 신호를 샘플링 하프 클럭으로 판단하여 상기 인가된 FSK 신호의 펄스폭이 약 42ns(40~42ns)보다 큰 경우에는 데이터 신호로 판단(23)하여 샘플링부로 전송하고, 약 42ns 보다 작은 경우에는 노이즈 신호로 판단된 판단하여(22) 제거한다.

도 5b는 상기 도 5a의 노이즈 신호를 검출하는 과정을 나타낸 도면이다.

도 5b에 도시된 바와 같이, 노이즈 신호가 포함된 FSK 신호(도 5b의 (a))가 샘플링 하프 클럭(도 5b의 (b))에 의하여 샘플링된다. 상기 샘플링 하프 클럭이 샘플링하는 펄스 폭은 약42ns(40~42ns) 정도인데, 이것은 FSK 신호의 샘플링 클럭의 펄스 폭의 절반 정도 하여 샘플링부에서 FSK 신호를 샘플링 하는데 영향을 미치지 않게 하기 위해서이다.

상기 샘플링 하프 클럭에 의하여 노이즈 신호가 샘플링될때, 도 5b의 (c)에서와 같이, 샘플링 클럭의 라이징 가장자리에서 래치 클럭(Rising Edge Latch)을 인가하고, 도 5b의 (d)에서와 같이, 샘플링 클럭의 폴링 가장자리에서 래치 클럭(Falling Edge Latch)을 인가한다.

이때, 상기 샘플링 하프 클럭의 펄스가 시작할 때와 끝날 때에 래치 클럭과 동기되는 값을 읽게되어 노이즈 신호를 제거한다.즉, 노이즈 신호를 제거하는 방식은 상기 샘플링 클럭 라이징 가장자리에서 인가되는 래치 클럭이 데이터를 래치하고 상기 샘플링 클럭 폴링 가장자리에서 인가되는 래치 클럭이 데이터를 래치하였을 때에는, 래치되는 신호가 약42ns이상의 펄스 폭을 가지므로 데이터 신호로 파악한다.

그러나, 상기 샘플링 클럭 라이징 가장자리와 폴링 가장자리에서 인가되는 래치 클럭이 데이터를 래치하지 못하거나, 어느 하나의 래치 클럭만 데이터를 래치하는 경우에는 래치되는 신호가 모두 약 42ns보다 작은 펄스 폭을 가지므로 노이즈 신호로 파악하여 제거한다.

도 6a 및 도 6b는 본 발명에 따른 FSK 데이터 검출 시스템의 레지스터부에서 FSK 데이터를 정확히 검출하는 과정을 설명하기 위한 도면이다.

도 6a에 도시된 바와 같이, 도 6a의 (a)와 같은 1bit의 로직 "하이" 신호와 도 6a의 (b)와 같은 로직 "로우"를 도 6a의 (d)와 같은 12MHz의 샘플링 클럭으로 샘플링을 실시한다. 그런 다음, 도 6a의 (e)와 같이, FSK 데이터와 동기화 되는 래치 클럭을 발생하여, 도 6a의 (c)와 같은 FSK 데이터를 래치한다.

상기 래치 클럭은 다음 수식에 의하여 데이터의 bit수에 따라, 상기 샘플링 클럭의 펄스 각각에 발생된다.

데이터 bit 수에 따른 래치 클럭의 발생 위치=2+3(N-1) (단, N는 비트 수)

따라서, 도 6a의 (a) 또는 (b)의 로직 "하이", 로직 "로우"의 데이터 펄스폭이 변동이 없는 경우(250ns)에는 상기 수학식 1에 의하여 1bit 데이터 펄스 폭의 중심인 2번째 클럭에서 래치 클럭이 발생한다. 이럴 경우, 펄스 폭이 250±80ns로 변동되더라도 정확하게 데이터를 래치할 수 있게된다. 즉, 정상적인 1bit 데이터를 샘플링 할 경우 적어도 2번은 샘플링을 하게되는데 2번 샘플링된 값이 동일한 경우 유효한 값으로 판단하고, 래치 클럭에 의하여 데이터를 읽는다.

도 6b는 2bit의 데이터를 래치하는 과정으로서, 도 6b의 (a)와 같이 로직 "하이" 혹은 로직 "로우" 신호 중 2비트의 하이 인 데이터 신호가 도 6b의 (c)와 같이 12MHz의 샘플링 클럭에 의하여 샘플링하면, 2비트의 펄스 폭은 500ns±80ns의 변화가 있으므로 최소 펄스 폭(420ns)인 경우 적어도 5번은 샘플링된다.

따라서, 상기 수학식 1을 이용하여 도 6b의 (d)와 같이, 샘플링 클럭의 2번째와 5번째의 펄스에서 래치 클럭을 동시화 시켜야 도 6b의 (b)와 같이, 정확한 데이터 "11"을 래치할 수 있다.

상기의 실시 예에서는 샘플링 클럭 주파수를 12MHz를 사용하였지만, 이보다 더 높은 주파수의 샘플링 클럭을 사용하여 데이터 판단율을 높일 수 있다.

상기에서 설명한 본 발명은 송수신되는 RF 신호를 FSK 데이터 신호로 변환하면, 신호의 세기에 따라 신호의 펄스 폭 변동이 있는데, 정형적으로 일정하게 래치 클럭을 발생하는 것이 아니라, 데이터의 펄스 폭에 따른 샘플링 클럭수에 따라 항상 데이터의 가운데에 래치 클럭이 발생하게 하여 정확한 데이터를 검출한다.

이상에서 자세히 설명한 바와 같이, 본 발명은 수신되는 RF 신호의 에너지크기에 따라 아날로그 신호 처리 과정에서 펄스 폭이 변화한 FSK 신호를 샘플링하는 과정에서 데이터 비트 수에 따라 데이터의 가운데에 래치 클럭을 발생하여 정확한 데이터를 검출하는 효과가 있다.

또한, 수신된 FSK 데이터 신호에 포함된 노이즈 신호를 샘플링 하기 전에 제거시켜 데이터 검출시 에러(error)율을 줄일 수 있는 효과가 있다.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

1. 복조된 FSK 변조 신호를 인가 받아 샘플링 하프 클럭(sampling half clock)에 의하여 샘플링시 상기 FSK 신호의 펄스폭이 소정 값 이하이면 노이즈 신호로 판단하여 제거하는 노이즈 제거부;

   상기 노이즈 제거부로 부터 노이즈 신호를 제거한 상기 FSK 신호를 인가 받아 샘플링 클럭에 의하여 샘플링하는 샘플링부;

   상기 샘플링부에서 샘플링되는 상기 FSK 신호의 펄스 폭의 변화에 따라 일정한 래치 클럭을 발생하는 래치 클럭 발생기; 및

   상기 래치 클럭 발생기에서 발생하는 래치 클럭과 상기 샘플링부에서 샘플링되는 FSK 신호를 인가 받아 FSK 데이터를 검출하는 레지스터부를 포함하는 것을 특징으로 하는 FSK 데이터 검출 시스템.
2. 제 1항에 있어서,

   상기 샘플링 하프 클럭은 12MHz 이상의 클럭인 것을 특징으로 하는 FSK 데이터 검출 시스템.
3. 제 1항에 있어서,

   상기 샘플링 하프 클럭은 샘플링 클럭의 반주기를 사용하는 신호인 것을 특징으로 하는 FSK 데이터 검출 시스템.
4. 제 1항에 있어서,

   상기 래치 클럭 발생기는 1비트(bit) 데이터를 읽기 위한 래치 클럭을 발생하는 제1 클럭 발생부와 2비트(bit) 이상의 데이터를 읽기 위한 래치 클럭을 발생하는 제2 클럭 발생부로 구성되어 있는 것을 특징으로 하는 FSK 데이터 검출 시스템.