JP2657596B2 - 二値化回路 - Google Patents
二値化回路Info
- Publication number
- JP2657596B2 JP2657596B2 JP4216354A JP21635492A JP2657596B2 JP 2657596 B2 JP2657596 B2 JP 2657596B2 JP 4216354 A JP4216354 A JP 4216354A JP 21635492 A JP21635492 A JP 21635492A JP 2657596 B2 JP2657596 B2 JP 2657596B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- baseband signal
- signal
- potential
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、パケットデータの伝送
における受信ベースバンド信号を二値化する二値化回路
に関する。
における受信ベースバンド信号を二値化する二値化回路
に関する。
【０００２】
【従来の技術】一般に、ベースバンド信号の二値化信号
は、図３に示すようにベースバンド信号をコンパレータ
１の非反転入力端子（＋）に印加し、ベースバンド信号
の中心電位に等しい閾値電位をコンパレータ１の反転入
力端子（−）に印加することによりコンパレータ１の出
力端子から得られる。ここで、二値化回路としては、図
４に示すようにベースバンド信号の中心電位を固定電圧
としてコンパレータ１の反転入力端子（−）に印加する
方法が最も簡単であるが、この場合には、図５（ａ）に
示すようにベースバンド信号の電位が変動すると、図５
（ｂ）、（ｃ）に示すように正しい二値化信号を得るこ
とができないので、パケットデータの伝送における受信
ベースバンド信号を二値化する二値化回路としては適さ
ない。
は、図３に示すようにベースバンド信号をコンパレータ
１の非反転入力端子（＋）に印加し、ベースバンド信号
の中心電位に等しい閾値電位をコンパレータ１の反転入
力端子（−）に印加することによりコンパレータ１の出
力端子から得られる。ここで、二値化回路としては、図
４に示すようにベースバンド信号の中心電位を固定電圧
としてコンパレータ１の反転入力端子（−）に印加する
方法が最も簡単であるが、この場合には、図５（ａ）に
示すようにベースバンド信号の電位が変動すると、図５
（ｂ）、（ｃ）に示すように正しい二値化信号を得るこ
とができないので、パケットデータの伝送における受信
ベースバンド信号を二値化する二値化回路としては適さ
ない。
【０００３】ここで、パケットデータの伝送におけるモ
デムでは、図６に示すように送信側においてデータ信号
をＦＳＫ（周波数シフトキーイング）等の変調器２によ
りブロードバンド信号に変換し、ＲＦ送信機３により無
線で送信する。そして、受信側ではこの無線信号をＲＦ
受信機４で受信してＦＳＫ復調器５によりベースバンド
信号に変換し、このベースバンド信号を二値化回路６に
より元のデータ信号に復元する。
デムでは、図６に示すように送信側においてデータ信号
をＦＳＫ（周波数シフトキーイング）等の変調器２によ
りブロードバンド信号に変換し、ＲＦ送信機３により無
線で送信する。そして、受信側ではこの無線信号をＲＦ
受信機４で受信してＦＳＫ復調器５によりベースバンド
信号に変換し、このベースバンド信号を二値化回路６に
より元のデータ信号に復元する。
【０００４】したがって、変調器２における搬送波の周
波数ずれや、復調器５における温度ドリフトにより受信
ベースバンド信号の電位が変動するので、図７に示すよ
うに受信ベースバンド信号の中心電位を検出して閾値電
位をコンパレータ１の反転入力端子（−）に印加する中
心電位検出回路７を設けることが望ましい。
波数ずれや、復調器５における温度ドリフトにより受信
ベースバンド信号の電位が変動するので、図７に示すよ
うに受信ベースバンド信号の中心電位を検出して閾値電
位をコンパレータ１の反転入力端子（−）に印加する中
心電位検出回路７を設けることが望ましい。
【０００５】この中心電位検出回路７としては、例えば
図８に示すようにＣＲ積分回路７ａが最も簡単な構成で
ある。図１０は他の二値化回路を示す。この回路ではプ
リアンブルが１、０、１、０．．．のパターンのとき図
１１に示すように、スイッチＳＷを制御することにより
ＣＲ積分回路７ａによる積分を受信信号のプリアンブル
部分で行い、データ部分ではこの積分値を高入力インピ
ーダンスバッファ８でホールドしてコンパレータ１に印
加している。したがって、この回路ではデータパターン
に関係ない閾値電圧を得ることができる。図１２は他の
二値化回路を示し、ベースバンド信号の最大値Ｖmaxと
最小値ＶminをそれぞれＭＡＸホールド回路９とＭＩＮ
ホールド回路１０によりホールドして平均値演算回路１
１により平均値（Ｖmax＋Ｖmin）／２を求めて中心電位
を検出している。
図８に示すようにＣＲ積分回路７ａが最も簡単な構成で
ある。図１０は他の二値化回路を示す。この回路ではプ
リアンブルが１、０、１、０．．．のパターンのとき図
１１に示すように、スイッチＳＷを制御することにより
ＣＲ積分回路７ａによる積分を受信信号のプリアンブル
部分で行い、データ部分ではこの積分値を高入力インピ
ーダンスバッファ８でホールドしてコンパレータ１に印
加している。したがって、この回路ではデータパターン
に関係ない閾値電圧を得ることができる。図１２は他の
二値化回路を示し、ベースバンド信号の最大値Ｖmaxと
最小値ＶminをそれぞれＭＡＸホールド回路９とＭＩＮ
ホールド回路１０によりホールドして平均値演算回路１
１により平均値（Ｖmax＋Ｖmin）／２を求めて中心電位
を検出している。
【０００６】
【発明が解決しようとする課題】しかしながら、図８お
よび図１０に示す従来の二値化回路では、ＣＲ積分回路
７ａが所定の引きこみ時間を必要とするので、この引き
込み時間に相当する分だけプリアンブルを送信信号に対
して追加しなければならず、また、二値化をプリアンブ
ルにたよらない場合、図９に示すようにデータパターン
によっては積分電位と中心電位が一致しなくなるので、
一致させるためには送信側においてデータをスクランブ
ルする等の対応が必要になるという問題点がある。
よび図１０に示す従来の二値化回路では、ＣＲ積分回路
７ａが所定の引きこみ時間を必要とするので、この引き
込み時間に相当する分だけプリアンブルを送信信号に対
して追加しなければならず、また、二値化をプリアンブ
ルにたよらない場合、図９に示すようにデータパターン
によっては積分電位と中心電位が一致しなくなるので、
一致させるためには送信側においてデータをスクランブ
ルする等の対応が必要になるという問題点がある。
【０００７】また、図１２に示す従来の二値化回路で
は、全て「１」や全て「０」のデータを除いてデータパ
ターンの影響を受けないが、最大値Ｖmaxと最小値Ｖmin
を検出する時間を要しプリアンブル部分で引き込ませる
ようにしたとしても同様に検出に時間を要し、また、回
路規模が増大するという問題点がある。
は、全て「１」や全て「０」のデータを除いてデータパ
ターンの影響を受けないが、最大値Ｖmaxと最小値Ｖmin
を検出する時間を要しプリアンブル部分で引き込ませる
ようにしたとしても同様に検出に時間を要し、また、回
路規模が増大するという問題点がある。
【０００８】本発明は上記従来の問題点に鑑み、簡単な
回路構成でかつ短い引き込み時間でベースバンド信号の
中心電位を検出し、ベースバンド信号を正しく二値化す
ることができる二値化回路を提供することを目的とす
る。
回路構成でかつ短い引き込み時間でベースバンド信号の
中心電位を検出し、ベースバンド信号を正しく二値化す
ることができる二値化回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために、予めデータに対して所定のプリアンブルパ
ターンを付加したベースバンド信号を微分し、この微分
信号のプリアンブルパターンの位相情報に基づいてベー
スバンド信号の中心電位のタイミングを検出し、このタ
イミングでベースバンド信号の中心電位をホールドし、
この中心電位を閾値としてベースバンド信号を二値化す
るようにしたものである。すなわち本発明によれば、デ
ータに対して所定のプリアンブルパターンが付加された
ベースバンド信号を微分する微分手段と、前記微分手段
により微分された信号のプリアンブルパターンの位相情
報に基づいてベースバンド信号の中心電位のタイミング
を検出するサンプリング手段と、前記サンプリング手段
により検出されたタイミングでベースバンド信号の中心
電位をホールドするホールド手段と、前記ホールド手段
により保持された中心電位を閾値としてベースバンド信
号を二値化する二値化手段とを有する二値化回路が提供
される。
するために、予めデータに対して所定のプリアンブルパ
ターンを付加したベースバンド信号を微分し、この微分
信号のプリアンブルパターンの位相情報に基づいてベー
スバンド信号の中心電位のタイミングを検出し、このタ
イミングでベースバンド信号の中心電位をホールドし、
この中心電位を閾値としてベースバンド信号を二値化す
るようにしたものである。すなわち本発明によれば、デ
ータに対して所定のプリアンブルパターンが付加された
ベースバンド信号を微分する微分手段と、前記微分手段
により微分された信号のプリアンブルパターンの位相情
報に基づいてベースバンド信号の中心電位のタイミング
を検出するサンプリング手段と、前記サンプリング手段
により検出されたタイミングでベースバンド信号の中心
電位をホールドするホールド手段と、前記ホールド手段
により保持された中心電位を閾値としてベースバンド信
号を二値化する二値化手段とを有する二値化回路が提供
される。
【００１０】
【作用】本発明は上記構成を有するので、予めデータに
対して所定のプリアンブルパターンを付加したベースバ
ンド信号の微分信号のプリアンブルパターンの位相情報
に基づいてベースバンド信号の中心電位のタイミングが
検出され、このタイミングでベースバンド信号の中心電
位がホールドされる。したがって、プリアンブルパター
ンを予め適宜設定することにより引き込み時間を短縮す
ることができ、また、中心電位を簡単なサンプルホール
ド回路により保持することができるので、簡単な二値化
回路を実現することができる。
対して所定のプリアンブルパターンを付加したベースバ
ンド信号の微分信号のプリアンブルパターンの位相情報
に基づいてベースバンド信号の中心電位のタイミングが
検出され、このタイミングでベースバンド信号の中心電
位がホールドされる。したがって、プリアンブルパター
ンを予め適宜設定することにより引き込み時間を短縮す
ることができ、また、中心電位を簡単なサンプルホール
ド回路により保持することができるので、簡単な二値化
回路を実現することができる。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明に係る二値化回路の一実施例を示
す回路図、図２は、図１の回路における主要信号を示す
波形図である。
する。図１は、本発明に係る二値化回路の一実施例を示
す回路図、図２は、図１の回路における主要信号を示す
波形図である。
【００１２】まず、この実施例では、図２（ａ）に示す
ように引き込み用として、「１」、「０」のデータが交
互に現われるプリアンブルパターンがデータ信号に付加
されている。図１に示す復調回路５は、受信信号をベー
スバンド信号ａに復調するとともに、パケットデータの
有無を検出することにより図２（ｂ）に示すようなキャ
リアセンス信号ｂを出力し、ベースバンド信号ａはコン
デンサＣと抵抗Ｒにより構成される微分手段２１により
図２（ｃ）に示すような信号ｃに微分される。ベースバ
ンド信号ａはまた、スイッチ２７の入力側と第２のコン
パレータ３０の非反転入力端子（＋）に印加されてい
る。
ように引き込み用として、「１」、「０」のデータが交
互に現われるプリアンブルパターンがデータ信号に付加
されている。図１に示す復調回路５は、受信信号をベー
スバンド信号ａに復調するとともに、パケットデータの
有無を検出することにより図２（ｂ）に示すようなキャ
リアセンス信号ｂを出力し、ベースバンド信号ａはコン
デンサＣと抵抗Ｒにより構成される微分手段２１により
図２（ｃ）に示すような信号ｃに微分される。ベースバ
ンド信号ａはまた、スイッチ２７の入力側と第２のコン
パレータ３０の非反転入力端子（＋）に印加されてい
る。
【００１３】微分手段２１により微分された信号ｃは、
第１のコンパレータ２２の非反転入力端子（＋）に印加
され、また、コンパレータ２２の反転入力端子（−）は
抵抗２３を介して接地されている。したがって、コンパ
レータ２２の出力信号は、ベースバンド信号ａが微分し
た位相分だけ進相した方形波となる。
第１のコンパレータ２２の非反転入力端子（＋）に印加
され、また、コンパレータ２２の反転入力端子（−）は
抵抗２３を介して接地されている。したがって、コンパ
レータ２２の出力信号は、ベースバンド信号ａが微分し
た位相分だけ進相した方形波となる。
【００１４】ついで、このコンパレータ２２の出力信号
は、ディレイ回路２４により上記進相分だけ遅延され、
この信号ｄはＤ−ＦＦ（フリップフロップ回路）２５の
ＣＫ（クロック）入力端子に印加される。すなわち、Ｄ
−ＦＦ２５のＣＫ入力端子に入力する方形波ｄのエッジ
は、ベースバンド信号ａのゼロクロスポイントと一致し
ている。他方、復調回路５により検出されたキャリアセ
ンス信号ｂは、ディレイ回路２６により図２（ｅ）に示
すように信号ｅに遅延され、この信号ｅがＤ−ＦＦ２５
のＤ端子に印加される。
は、ディレイ回路２４により上記進相分だけ遅延され、
この信号ｄはＤ−ＦＦ（フリップフロップ回路）２５の
ＣＫ（クロック）入力端子に印加される。すなわち、Ｄ
−ＦＦ２５のＣＫ入力端子に入力する方形波ｄのエッジ
は、ベースバンド信号ａのゼロクロスポイントと一致し
ている。他方、復調回路５により検出されたキャリアセ
ンス信号ｂは、ディレイ回路２６により図２（ｅ）に示
すように信号ｅに遅延され、この信号ｅがＤ−ＦＦ２５
のＤ端子に印加される。
【００１５】ここで、キャリアセンス信号ｂは、パケッ
トデータの非受信時にローレベルであって受信時（時点
Ｔ1）にハイレベルになる信号であり、したがって、デ
ィレイ回路２６の遅延時間を適当に、この例では２ビッ
ト分より遅い時間に設定することにより、キャリアセン
ス信号ｂがハイレベルに変化した後、Ｄ−ＦＦ２５のＣ
Ｋ入力端子に対して最初の立ち上がりエッジが印加され
た時点（時点Ｔ2）で、Ｄ−ＦＦ２５の反転出力ｆのハ
イレベルが確保されて保持される。
トデータの非受信時にローレベルであって受信時（時点
Ｔ1）にハイレベルになる信号であり、したがって、デ
ィレイ回路２６の遅延時間を適当に、この例では２ビッ
ト分より遅い時間に設定することにより、キャリアセン
ス信号ｂがハイレベルに変化した後、Ｄ−ＦＦ２５のＣ
Ｋ入力端子に対して最初の立ち上がりエッジが印加され
た時点（時点Ｔ2）で、Ｄ−ＦＦ２５の反転出力ｆのハ
イレベルが確保されて保持される。
【００１６】ついで、ディレイ回路２６により遅延され
た信号ｅがハイレベルになると（時点Ｔ3）、Ｄ−ＦＦ
２５のＣＫ入力端子に対してその後の最初の立ち上がり
エッジが印加された時点（時点Ｔ4）で、Ｄ−ＦＦ２５
の反転出力ｆがローレベルになり、また、このローレベ
ルが時点Ｔ4から確保される。したがって、Ｄ−ＦＦ２
５の反転出力ｆは、図２（ｆ）に示すようにキャリアセ
ンス信号ｂの検出時点Ｔ1からハイレベルになり、２ビ
ットに対応する時間経過後ベースバンド信号ａのゼロク
ロスポイントに一致したタイミングＴ4でローレベルに
変化し、このローレベルがパケットの終了まで保持され
る。すなわち、第１のコンパレータ２２と、抵抗２３
と、遅延回路２４、２６と、Ｄ−ＦＦ２５は、プリアン
ブルパターンのベースバンド信号ａの中心電位のタイミ
ングを検出するサンプリング手段を構成している。
た信号ｅがハイレベルになると（時点Ｔ3）、Ｄ−ＦＦ
２５のＣＫ入力端子に対してその後の最初の立ち上がり
エッジが印加された時点（時点Ｔ4）で、Ｄ−ＦＦ２５
の反転出力ｆがローレベルになり、また、このローレベ
ルが時点Ｔ4から確保される。したがって、Ｄ−ＦＦ２
５の反転出力ｆは、図２（ｆ）に示すようにキャリアセ
ンス信号ｂの検出時点Ｔ1からハイレベルになり、２ビ
ットに対応する時間経過後ベースバンド信号ａのゼロク
ロスポイントに一致したタイミングＴ4でローレベルに
変化し、このローレベルがパケットの終了まで保持され
る。すなわち、第１のコンパレータ２２と、抵抗２３
と、遅延回路２４、２６と、Ｄ−ＦＦ２５は、プリアン
ブルパターンのベースバンド信号ａの中心電位のタイミ
ングを検出するサンプリング手段を構成している。
【００１７】このＤ−ＦＦ２５の反転出力ｆは、スイッ
チ２７のコントロール信号として用いられ、このスイッ
チ２７はコントロール電圧がハイレベルの場合に閉、ロ
ーレベルの場合に開に制御される。スイッチ２７の入力
側にはベースバンド信号ａが印加され、スイッチ２７の
出力側はコンデンサ２８を介して接地されるとともに高
入力インピーダンスバッファ２９の入力端子に接続され
ている。したがって、ベースバンド信号ａはキャリアセ
ンス信号ｂの検出時点Ｔ2で高入力インピーダンスバッ
ファ２９に接続され、２ビットに対応する時間経過後ベ
ースバンド信号ａのゼロクロスポイントに一致したタイ
ミングＴ4で高入力インピーダンスバッファ２９から切
り離される。また、この切り離された状態は、少なくと
もパケットの終了まで維持される。
チ２７のコントロール信号として用いられ、このスイッ
チ２７はコントロール電圧がハイレベルの場合に閉、ロ
ーレベルの場合に開に制御される。スイッチ２７の入力
側にはベースバンド信号ａが印加され、スイッチ２７の
出力側はコンデンサ２８を介して接地されるとともに高
入力インピーダンスバッファ２９の入力端子に接続され
ている。したがって、ベースバンド信号ａはキャリアセ
ンス信号ｂの検出時点Ｔ2で高入力インピーダンスバッ
ファ２９に接続され、２ビットに対応する時間経過後ベ
ースバンド信号ａのゼロクロスポイントに一致したタイ
ミングＴ4で高入力インピーダンスバッファ２９から切
り離される。また、この切り離された状態は、少なくと
もパケットの終了まで維持される。
【００１８】ここで、高入力インピーダンスバッファ２
９の入力端子は、コンデンサ２８を介して接地されてい
るので、スイッチ２７が開となる直前の電位を保持して
いる。したがって、このバッファ２９はベースバンド信
号ａのゼロクロスポイント時点Ｔ4における電位に等し
い電圧すなわち中心電位を保持し、また、この中心電位
をパケットの終了まで第２のコンパレータ３０の反転入
力端子（−）に出力している。すなわち、スイッチ２７
と、コンデンサ２８と高入力インピーダンスバッファ２
９は、ベースバンド信号ａの中心電位をホールドするホ
ールド手段を構成している。
９の入力端子は、コンデンサ２８を介して接地されてい
るので、スイッチ２７が開となる直前の電位を保持して
いる。したがって、このバッファ２９はベースバンド信
号ａのゼロクロスポイント時点Ｔ4における電位に等し
い電圧すなわち中心電位を保持し、また、この中心電位
をパケットの終了まで第２のコンパレータ３０の反転入
力端子（−）に出力している。すなわち、スイッチ２７
と、コンデンサ２８と高入力インピーダンスバッファ２
９は、ベースバンド信号ａの中心電位をホールドするホ
ールド手段を構成している。
【００１９】したがって、第２のコンパレータ３０は、
図６に示す変調器２における搬送波の周波数ずれや、復
調器５における温度ドリフトにより受信ベースバンド信
号ａの電位が変動しても、受信ベースバンド信号ａを正
しく二値化することができる。
図６に示す変調器２における搬送波の周波数ずれや、復
調器５における温度ドリフトにより受信ベースバンド信
号ａの電位が変動しても、受信ベースバンド信号ａを正
しく二値化することができる。
【００２０】なお、上記実施例では、サンプルホールド
回路２１〜２９のサンプル時間を２ビットに対応する時
間に設定した場合について説明したが、このサンプル時
間はディレイ回路２６の遅延時間を適宜選択することに
より任意に設定することができ、送受信機の要求に応じ
て設定することができる。また、上記実施例では、キャ
リアセンス信号ｂの検出時点Ｔ2以前におけるサンプル
ホールド動作を特に説明しなかったが、この場合にも同
様に送受信機の要求に応じて設定することができる。
回路２１〜２９のサンプル時間を２ビットに対応する時
間に設定した場合について説明したが、このサンプル時
間はディレイ回路２６の遅延時間を適宜選択することに
より任意に設定することができ、送受信機の要求に応じ
て設定することができる。また、上記実施例では、キャ
リアセンス信号ｂの検出時点Ｔ2以前におけるサンプル
ホールド動作を特に説明しなかったが、この場合にも同
様に送受信機の要求に応じて設定することができる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
予めデータに対して所定のプリアンブルパターンを付加
したベースバンド信号の微分信号のプリアンブルパター
ンの位相情報に基づいてベースバンド信号の中心電位の
タイミングが検出され、このタイミングでベースバンド
信号の中心電位がホールドされるので、プリアンブルパ
ターンを予め適宜設定することにより引き込み時間を短
縮することができる。また、中心電位を簡単なサンプル
ホールド回路により保持することができるので、簡単な
二値化回路を実現することができる。
予めデータに対して所定のプリアンブルパターンを付加
したベースバンド信号の微分信号のプリアンブルパター
ンの位相情報に基づいてベースバンド信号の中心電位の
タイミングが検出され、このタイミングでベースバンド
信号の中心電位がホールドされるので、プリアンブルパ
ターンを予め適宜設定することにより引き込み時間を短
縮することができる。また、中心電位を簡単なサンプル
ホールド回路により保持することができるので、簡単な
二値化回路を実現することができる。
【図１】本発明に係る二値化回路の一実施例を示す回路
図である。
図である。
【図２】図１の回路における主要信号を示す波形図であ
る。
る。
【図３】二値化回路の原理を示す回路図である。
【図４】従来の二値化回路を示す回路図である。
【図５】図４の回路における主要信号を示す波形図であ
る。
る。
【図６】本実施例の二値化回路が用いられる送受信機を
示すブロック図である
示すブロック図である
【図７】中心電位検出回路を備えた二値化回路を示す回
路図である。
路図である。
【図８】従来の中心電位検出回路を示す回路図である。
【図９】図８の回路における主要信号を示す波形図であ
る。
る。
【図１０】他の従来の中心電位検出回路を示す回路図で
ある。
ある。
【図１１】図１０の回路における主要信号を示す波形図
である。
である。
【図１２】他の従来の中心電位検出回路を示す回路図で
ある。
ある。
２１ 微分手段 ２２，３０ コンパレータ（二値化手段） ２４，２６ ディレイ回路 ２５ Ｄ−フリップフロップ回路 ２７ スイッチ ２８ コンデンサ ２９ 高入力インピーダンスバッファ ２２〜２６ サンプリング手段 ２７〜２９ ホールド手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 雅道 東京都港区虎ノ門１丁目26番５号 エ ヌ・ティ・ティ・データ通信株式会社内 (56)参考文献 特開 昭63−23413（ＪＰ，Ａ) 特開 昭63−131719（ＪＰ，Ａ) 特開 平３−22612（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 データに対して所定のプリアンブルパタ
ーンが付加されたベースバンド信号を微分する微分手段
と、 前記微分手段により微分された信号のプリアンブルパタ
ーンの位相情報に基づいて前記ベースバンド信号の中心
電位のタイミングを検出するサンプリング手段と、 前
記サンプリング手段により検出されたタイミングで前記
ベースバンド信号の中心電位をホールドするホールド手
段と、 前記ホールド手段により保持された中心電位を閾値とし
て前記ベースバンド信号を二値化する二値化手段とを有
する二値化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216354A JP2657596B2 (ja) | 1992-07-22 | 1992-07-22 | 二値化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216354A JP2657596B2 (ja) | 1992-07-22 | 1992-07-22 | 二値化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0646051A JPH0646051A (ja) | 1994-02-18 |
| JP2657596B2 true JP2657596B2 (ja) | 1997-09-24 |
Family
ID=16687248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216354A Expired - Lifetime JP2657596B2 (ja) | 1992-07-22 | 1992-07-22 | 二値化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2657596B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162936A (ja) * | 1995-12-11 | 1997-06-20 | Nec Corp | 周波数オフセット補正機能付き通信装置 |
| JP2006332878A (ja) * | 2005-05-24 | 2006-12-07 | Japan Radio Co Ltd | ２シンボル区間積分出力の閾値設定装置 |
| JP4642563B2 (ja) * | 2005-06-29 | 2011-03-02 | パナソニック株式会社 | Ｆｓｋ受信装置 |
| JP4508960B2 (ja) * | 2005-06-29 | 2010-07-21 | 株式会社ケンウッド | 変調信号のシンボル判定装置、変調信号のシンボル判定方法、変調信号のシンボル判定プログラム及び記録媒体 |
| US7652932B2 (en) | 2007-07-19 | 2010-01-26 | Mosaid Technologies Incorporated | Memory system having incorrupted strobe signals |
-
1992
- 1992-07-22 JP JP4216354A patent/JP2657596B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646051A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497121A (en) | Automatically correcting data detection circuit and method for FSK modulated signals | |
| US4897857A (en) | FSK demodulating device | |
| US6434194B1 (en) | Combined OOK-FSK/PPM modulation and communication protocol scheme providing low cost, low power consumption short range radio link | |
| KR100627218B1 (ko) | 무선 송수신기의 로버스트 동기화를 제공하는 방법 및 장치 | |
| US3959726A (en) | Pilot signal transmission system | |
| JPH08107429A (ja) | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 | |
| US7733991B2 (en) | Apparatus for determining a frequency offset error and receiver based thereon | |
| JPH11234045A (ja) | カウンタを備えた周波数遷移キーイング復調器 | |
| JP2657596B2 (ja) | 二値化回路 | |
| US20020106038A1 (en) | Data Slicer and RF receiver employing the same | |
| KR100359596B1 (ko) | 수신희망신호의수신을인식할수있는신호통신시스템 | |
| US20100014613A1 (en) | Demodulation of a digitally frequency-modulated analog received signal by evaluation of the time intervals between the zero crossings | |
| US20030086516A1 (en) | Compensation circuit and method for compensating for an offset | |
| US5187720A (en) | Synchronous serial communication circuit | |
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| JP2653284B2 (ja) | データ同期検出装置 | |
| EP0257301B1 (en) | PSK system and modem | |
| JP3482031B2 (ja) | Ｆｓｋ復調回路 | |
| JPH05183593A (ja) | 遅延検波回路 | |
| US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
| KR100431768B1 (ko) | Ｆｓｋ 데이터 검출 시스템 | |
| JPH07123121A (ja) | 復調方式 | |
| JP2000013451A (ja) | 光デ−タの受信装置 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JPH05103023A (ja) | データ同期検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 16 |