JP3482031B2 - Ｆｓｋ復調回路 - Google Patents
Ｆｓｋ復調回路Info
- Publication number
- JP3482031B2 JP3482031B2 JP07274595A JP7274595A JP3482031B2 JP 3482031 B2 JP3482031 B2 JP 3482031B2 JP 07274595 A JP07274595 A JP 07274595A JP 7274595 A JP7274595 A JP 7274595A JP 3482031 B2 JP3482031 B2 JP 3482031B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- bpf
- capacitor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＦＳＫ復調回路に関し、
特に、インターホン装置の様な広帯域の専用線で音声及
びデータを送受する際、任意の帯域がＦＳＫ復調用帯域
として設定でき、かつ信頼性の高いデータ通信が可能な
ＦＳＫ復調回路に係わる。 【０００２】 【従来の技術】従来から、図４に示すＦＳＫ復調回路が
提案されている。図４に示すＦＳＫ復調回路は低周波側
ＢＰＦ６１、高周波側ＢＰＦ６２、ダイオードＤ71、抵
抗Ｒ71及びコンデンサＣ71を設けた低周波側包絡線検波
回路７１、ダイオードＤ72、抵抗Ｒ72及びコンデンサＣ
72を設けた高周波側包絡線検波回路７２及びコンパレー
タ７３で構成され、低周波信号ｆ61および高周波信号ｆ
62が入力される入力端子Ｔ3は、低周波側ＢＰＦ６１及
び高周波側ＢＰＦ６２の入力側とそれぞれ接続されてい
る。 【０００３】低周波側ＢＰＦ６１の出力側は、ピンＰ61
を介して低周波側包絡線検波回路７１に設けられたダイ
オードＤ71のアノードと接続され、カソードは抵抗Ｒ71
の一端と接続されている。抵抗Ｒ71の他端は、一端が基
準電位点と接続されているコンデンサＣ71の他端と接続
され、抵抗Ｒ71とコンデンサＣ71の接続点はピンＰ71を
介してコンパレータ７３の（−）入力側と接続されてい
る。 【０００４】高周波側ＢＰＦ６２の出力側は、ピンＰ62
を介して高周波側包絡線検波回路７２に設けられたダイ
オードＤ72のアノードと接続され、カソードは抵抗Ｒ72
の一端と接続されている。抵抗Ｒ72の他端は、一端が基
準電位点と接続されているコンデンサＣ72の他端と接続
され、抵抗Ｒ72とコンデンサＣ72の接続点はピンＰ72を
介してコンパレータ７３の（＋）入力側と接続されてい
る。 【０００５】コンパレータ７３の出力側は、ＦＳＫ復調
信号ｆ63が出力される出力端子Ｔ4と接続されている。
このようなＦＳＫ復調回路で図４に示す入力端子Ｔ3に
低周波信号ｆ61と高周波信号ｆ62が順次入力されると入
力端子Ｔ3には図５（Ａ）に示す波形が生成される。 【０００６】低周波信号ｆ61が低周波側ＢＰＦ６１を通
過するとＰ61には図５（Ｂ）に示す波形が出力される。
この波形が低周波側包絡線検波回路７１に設けられたダ
イオードＤ71で半波整流され、抵抗Ｒ71を介してコンデ
ンサＣ71へ充電電流が流れ第５図（Ｃ）に示すの波形と
なる。コンパレータ回路７３の（−）入力側がＨレベル
になると、コンパレータ回路７３の出力側がＬレベルに
なり図５（Ｆ）のに示すように出力端子Ｔ4には０が
出力される。 【０００７】高周波信号ｆ62が高周波側ＢＰＦ６２を通
過するとＰ62には図５（Ｄ）に示す波形が出力される。
この波形が高周波側包絡線検波回路７２に設けられたダ
イオードＤ72で半波整流され、抵抗Ｒ72を介してコンデ
ンサＣ72へ充電電流が流れ第５図（Ｄ）に示すの波形と
なる。コンパレータ回路７３の（＋）入力側がＨレベル
になると、コンパレータ回路７３の出力側がＨレベルに
なり図５（Ｆ）のに示すように出力端子Ｔ4には１が
出力される。 【０００８】図６に示すように低周波側ＢＰＦ６１の中
心周波数と低周波側ＢＰＦ６１を通過する低周波信号ｆ
61の周波数及び高周波側ＢＰＦ６２の中心周波数と高周
波側ＢＰＦ６２を通過する高周波信号ｆ62の周波数はそ
れぞれ正確に一致し、かつ低周波側ＢＰＦ６１、高周波
側ＢＰＦ６２は通過帯域ができるだけ狭いほうがよい。 【０００９】 【発明が解決しようとする課題】従来のＦＳＫ復調回路
は以上の様に構成されるので、低周波側ＢＰＦ６１及び
高周波側ＢＰＦ６２の中心周波数が低周波信号ｆ61およ
び高周波信号ｆ62の周波数と一致していないと通過した
低周波信号ｆ61および高周波信号ｆ62のレベルが低下し
ノイズマージンがなくなるという難点がある。 【００１０】また、通過帯域幅を狭くしないと他の雑音
信号が通過しやすくなるという難点がある。また包絡線
検波は、半波整流された電流でコンデンサを充放電する
原理であるから時定数が長くなり、高速の信号の処理が
困難になるという難点がある。 【００１１】 【発明の目的】本発明は、このような難点を解決するた
めになされたもので、インターホン装置の様な広帯域の
専用線で音声及びデータを送受する際、任意の帯域がＦ
ＳＫ復調用帯域として設定可能で、低周波および高周波
の２種類の周波数の中間周波数の前後で２種類のデータ
信号の位相をそれぞれ９０度遅延する位相フィルタ回路
を用いることにより、バンドパスフィルタの精度に依存
せずにより高速のデータ信号を受信できるＦＳＫ復調回
路を提供することを目的とする。 【００１２】 【課題を解決するための手段】このような目的を達成す
るため本発明によるＦＳＫ復調回路は、低周波および高
周波の２種類の周波数のデータ信号を通過するＢＰＦ
と、ＢＰＦの出力側に接続され、２種類のデータ信号の
中間周波数の前後で２種類のデータ信号の位相をそれぞ
れ９０度遅延させる位相フィルタ回路と、位相フィルタ
回路の出力側に接続された微分回路と、微分回路で微分
された微分信号によりオン、オフするアナログスイッチ
と、アナログスイッチがオンしている時のみ一定の時定
数で充電、放電するコンデンサーと、コンデンサーの両
端の電圧と予め決められた閾値電圧を比較し１または０
の論理データを出力するコンパレータ回路とを備えてい
る。 【００１３】 【作用】ＢＰＦで低周波および高周波の２種類の周波数
のデータ信号を通過させる。この通過した２種類のデー
タ信号の中間周波数の前後で２種類のデータ信号の位相
をそれぞれ位相フィルタ回路で９０度遅延させる。位相
フィルタ回路の出力側に接続された微分回路で９０度遅
延した信号を微分し、微分信号によりアナログスイッチ
をオン、オフする。 【００１４】アナログスイッチがオンしている時のみ一
定の時定数でコンデンサーを充電、放電し、コンデンサ
ーの両端の電圧と予め決められた閾値電圧を比較し１ま
たは０の論理データをコンパレータ回路から出力する。 【００１５】 【実施例】以下、本発明のＦＳＫ復調回路の一実施例を
図にしたがって詳述する。図１に示すように、本発明に
よるＦＳＫ復調回路は、低周波および高周波の２種類の
周波数のデータ信号ｆL、ｆHを通過するＢＰＦ１と、Ｂ
ＰＦの出力側に接続され、２種類のデータ信号の中間周
波数ｆmの前後で、２種類のデータ信号の位相をそれぞ
れ９０度遅延させる位相フィルタ回路２と、位相フィル
タ回路の出力側に接続された微分回路３と、微分回路で
微分された微分信号ｆDによりオン、オフするアナログ
スイッチ４と、アナログスイッチがオンしている時のみ
一定の時定数で充電、放電するコンデンサーＣ2と、コ
ンデンサーの両端の電圧と予め決められた閾値電圧Ｖ1
を比較し１または０の論理データＦRを出力するコンパ
レータ回路５とを備えている。 【００１６】図１に示すようにデータ信号ｆL、ｆHが入
力される入力端子Ｔ1はＢＰＦ１を介して中間周波数ｆm
の前後で２種類のデータ信号の位相を遅延させる位相フ
ィルタ回路２の入力側と接続され、位相フィルタ回路２
の出力側は、微分回路３に設けられたコンデンサＣ1を
介して一端が基準電位点に接続された抵抗Ｒ1の他端と
接続されている。 【００１７】抵抗Ｒ1の他端は、一端が基準電位点に接
続されたダイオードＤ1のアノードと接続され、カソー
ドは抵抗Ｒ1の他端と接続されている。抵抗Ｒ1の他端
は、微分信号ｆDを出力するピンＰ1を介して常開形のア
ナログスイッチ４の制御側と接続されている。アナログ
スイッチ４の入力側は、ＢＰＦ１の出力側と接続され、
出力側は抵抗Ｒ2を介してコンパレータ５の（＋）入力
側と接続されている。 【００１８】コンパレータ５の（＋）入力側は、一端が
基準電位点に接続されたコンデンサＣ2の他端が接続さ
れ、コンパレータ５の（−）入力側は−側が基準電位点
に接続されている閾値電圧Ｖ1が接続されている。コン
パレータ５の出力側は論理データＦRを出力する出力端
子Ｔ2と接続されている。 【００１９】つぎに本発明によるＦＳＫ復調回路に使用
されるＢＰＦ１と位相フィルタ回路２の特性を図２にし
たがって説明する。図２（Ａ）に示すようにＢＰＦ１は
低周波側のデータ信号ｆLと高周波側のデータ信号ｆHを
通過させる特性をもっており、低周波側のデータ信号ｆ
L及び高周波側のデータ信号ｆH以外のノイズ周波数を確
実に除去するようになっている。 【００２０】位相フィルタ回路２は図２（Ｂ）に示すよ
うに、中間周波数ｆmで位相が反転し低周波側のデータ
信号ｆLと高周波側のデータ信号ｆHの位相を中間周波数
ｆmの前後でそれぞれ９０度遅延するような特性をもっ
ている。つまり、低周波側のデータ信号ｆLと高周波側
のデータ信号ｆHの位相は中間周波数ｆmを中心にして相
互に１８０度離れており、位相フィルタ回路２を通過す
ると低周波側のデータ信号ｆLの位相は高周波側のデー
タ信号ｆHに対し位相を反転させる機能をもつている。 【００２１】このようなＦＳＫ復調回路で入力端子Ｔ1
に図３（Ａ）のに示す低周波側のデータ信号ｆLが入
力されると、位相フィルタ回路２は低周波側のデータ信
号ｆLの位相を９０度遅延させる。この遅延された低周
波側のデータ信号ｆLが微分回路３で微分され、図３
（Ｂ）のに示す微分信号ｆDが低周波側のデータ信号
ｆLのに示す最低レベルの時点でピンＰ1を介してアナ
ログスイッチ４へ送出される。 【００２２】アナログスイッチ４がオンする間に、微分
信号ｆDでサンプルホールドされた低周波側のデータ信
号ｆLは、抵抗Ｒ2を介してコンデンサＣ2の両端の電位
となって、図３（Ｃ）に示す波形となる。この波形が予
め決められた閾値電圧Ｖ1以下になった時点で図３
（Ｄ）のようにコンパレータ回路５の出力側が接続され
ている出力端子Ｔ2の論理データＦRは０レベルとなる。 【００２３】入力端子Ｔ1に図３（Ａ）のに示す高周
波側のデータ信号ｆHが入力されると、位相フィルタ回
路２は高周波側のデータ信号ｆHの位相を２７０度遅延
させる。この遅延された高周波側のデータ信号ｆHが微
分回路３で微分され、図３（Ｂ）のに示す微分信号ｆ
Dが高周波側のデータ信号ｆHのに示す最高レベルの時
点でピンＰ1を介してアナログスイッチ４へ送出され
る。 【００２４】この波形のに示す最高レベルの時点で高
周波のデータ信号ｆHが微分され、の微分信号ｆDがピ
ンＰ1を介してアナログスイッチ４へ送出される。アナ
ログスイッチ４がオンする間に、微分信号ｆDでサンプ
ルホールドされた高周波のデータ信号ｆHは、抵抗Ｒ2を
介してコンデンサＣ2の両端の電位となって、図３
（Ｃ）に示す波形となる。この波形が予め決められた閾
値電圧Ｖ1以上になったの時点で図３（Ｄ）のように
コンパレータ回路５の出力側が接続されている出力端子
Ｔ2の論理データＦRは１レベルとなる。 【００２５】図３（Ｅ）に示すように入力端子Ｔ1に高
周波のデータ信号ｆHと低周波側のデータ信号ｆLが交互
に入力されると、論理データＦRは図３（Ｆ）に示すよ
うに１レベル、０レベル、１レベル、０レベルと順次変
化する。上記、実施例では微分回路にコンデンサーと抵
抗、ダイオードを用いた回路について説明したが、他の
回路で構成しても同様である。また、サンプルホールド
および比較回路は抵抗、コンデンサー、コンパレータを
用いたが他の回路で構成しても同様である。 【００２６】またＦＳＫ復調以外に特定周波数の検出
や、最終段のコンパレーターをアンプ回路に変えればＦ
Ｍ復調回路にも応用可能である。 【００２７】 【発明の効果】以上の説明から明らかなように、本発明
のＦＳＫ復調回路によれば、低周波および高周波の２種
類の周波数のデータ信号を通過するＢＰＦと、ＢＰＦの
出力側に接続され、２種類のデータ信号の中間周波数で
２種類のデータ信号の位相をそれぞれ９０度遅延させる
位相フィルタ回路と、位相フィルタ回路の出力側に接続
された微分回路と、微分回路で微分された微分信号によ
りオン、オフするアナログスイッチと、アナログスイッ
チがオンしている時のみ一定の時定数で充電、放電する
コンデンサーと、コンデンサーの両端の電圧と予め決め
られた閾値電圧を比較し１または０の論理データを出力
するコンパレータ回路とを備えているので、インターホ
ン装置の様な広帯域の専用線で音声及びデータを送受す
る際、任意の帯域がＦＳＫ復調用帯域として設定可能
で、バンドパスフィルタの精度に依存せずにより高速の
データ信号を受信できる。
特に、インターホン装置の様な広帯域の専用線で音声及
びデータを送受する際、任意の帯域がＦＳＫ復調用帯域
として設定でき、かつ信頼性の高いデータ通信が可能な
ＦＳＫ復調回路に係わる。 【０００２】 【従来の技術】従来から、図４に示すＦＳＫ復調回路が
提案されている。図４に示すＦＳＫ復調回路は低周波側
ＢＰＦ６１、高周波側ＢＰＦ６２、ダイオードＤ71、抵
抗Ｒ71及びコンデンサＣ71を設けた低周波側包絡線検波
回路７１、ダイオードＤ72、抵抗Ｒ72及びコンデンサＣ
72を設けた高周波側包絡線検波回路７２及びコンパレー
タ７３で構成され、低周波信号ｆ61および高周波信号ｆ
62が入力される入力端子Ｔ3は、低周波側ＢＰＦ６１及
び高周波側ＢＰＦ６２の入力側とそれぞれ接続されてい
る。 【０００３】低周波側ＢＰＦ６１の出力側は、ピンＰ61
を介して低周波側包絡線検波回路７１に設けられたダイ
オードＤ71のアノードと接続され、カソードは抵抗Ｒ71
の一端と接続されている。抵抗Ｒ71の他端は、一端が基
準電位点と接続されているコンデンサＣ71の他端と接続
され、抵抗Ｒ71とコンデンサＣ71の接続点はピンＰ71を
介してコンパレータ７３の（−）入力側と接続されてい
る。 【０００４】高周波側ＢＰＦ６２の出力側は、ピンＰ62
を介して高周波側包絡線検波回路７２に設けられたダイ
オードＤ72のアノードと接続され、カソードは抵抗Ｒ72
の一端と接続されている。抵抗Ｒ72の他端は、一端が基
準電位点と接続されているコンデンサＣ72の他端と接続
され、抵抗Ｒ72とコンデンサＣ72の接続点はピンＰ72を
介してコンパレータ７３の（＋）入力側と接続されてい
る。 【０００５】コンパレータ７３の出力側は、ＦＳＫ復調
信号ｆ63が出力される出力端子Ｔ4と接続されている。
このようなＦＳＫ復調回路で図４に示す入力端子Ｔ3に
低周波信号ｆ61と高周波信号ｆ62が順次入力されると入
力端子Ｔ3には図５（Ａ）に示す波形が生成される。 【０００６】低周波信号ｆ61が低周波側ＢＰＦ６１を通
過するとＰ61には図５（Ｂ）に示す波形が出力される。
この波形が低周波側包絡線検波回路７１に設けられたダ
イオードＤ71で半波整流され、抵抗Ｒ71を介してコンデ
ンサＣ71へ充電電流が流れ第５図（Ｃ）に示すの波形と
なる。コンパレータ回路７３の（−）入力側がＨレベル
になると、コンパレータ回路７３の出力側がＬレベルに
なり図５（Ｆ）のに示すように出力端子Ｔ4には０が
出力される。 【０００７】高周波信号ｆ62が高周波側ＢＰＦ６２を通
過するとＰ62には図５（Ｄ）に示す波形が出力される。
この波形が高周波側包絡線検波回路７２に設けられたダ
イオードＤ72で半波整流され、抵抗Ｒ72を介してコンデ
ンサＣ72へ充電電流が流れ第５図（Ｄ）に示すの波形と
なる。コンパレータ回路７３の（＋）入力側がＨレベル
になると、コンパレータ回路７３の出力側がＨレベルに
なり図５（Ｆ）のに示すように出力端子Ｔ4には１が
出力される。 【０００８】図６に示すように低周波側ＢＰＦ６１の中
心周波数と低周波側ＢＰＦ６１を通過する低周波信号ｆ
61の周波数及び高周波側ＢＰＦ６２の中心周波数と高周
波側ＢＰＦ６２を通過する高周波信号ｆ62の周波数はそ
れぞれ正確に一致し、かつ低周波側ＢＰＦ６１、高周波
側ＢＰＦ６２は通過帯域ができるだけ狭いほうがよい。 【０００９】 【発明が解決しようとする課題】従来のＦＳＫ復調回路
は以上の様に構成されるので、低周波側ＢＰＦ６１及び
高周波側ＢＰＦ６２の中心周波数が低周波信号ｆ61およ
び高周波信号ｆ62の周波数と一致していないと通過した
低周波信号ｆ61および高周波信号ｆ62のレベルが低下し
ノイズマージンがなくなるという難点がある。 【００１０】また、通過帯域幅を狭くしないと他の雑音
信号が通過しやすくなるという難点がある。また包絡線
検波は、半波整流された電流でコンデンサを充放電する
原理であるから時定数が長くなり、高速の信号の処理が
困難になるという難点がある。 【００１１】 【発明の目的】本発明は、このような難点を解決するた
めになされたもので、インターホン装置の様な広帯域の
専用線で音声及びデータを送受する際、任意の帯域がＦ
ＳＫ復調用帯域として設定可能で、低周波および高周波
の２種類の周波数の中間周波数の前後で２種類のデータ
信号の位相をそれぞれ９０度遅延する位相フィルタ回路
を用いることにより、バンドパスフィルタの精度に依存
せずにより高速のデータ信号を受信できるＦＳＫ復調回
路を提供することを目的とする。 【００１２】 【課題を解決するための手段】このような目的を達成す
るため本発明によるＦＳＫ復調回路は、低周波および高
周波の２種類の周波数のデータ信号を通過するＢＰＦ
と、ＢＰＦの出力側に接続され、２種類のデータ信号の
中間周波数の前後で２種類のデータ信号の位相をそれぞ
れ９０度遅延させる位相フィルタ回路と、位相フィルタ
回路の出力側に接続された微分回路と、微分回路で微分
された微分信号によりオン、オフするアナログスイッチ
と、アナログスイッチがオンしている時のみ一定の時定
数で充電、放電するコンデンサーと、コンデンサーの両
端の電圧と予め決められた閾値電圧を比較し１または０
の論理データを出力するコンパレータ回路とを備えてい
る。 【００１３】 【作用】ＢＰＦで低周波および高周波の２種類の周波数
のデータ信号を通過させる。この通過した２種類のデー
タ信号の中間周波数の前後で２種類のデータ信号の位相
をそれぞれ位相フィルタ回路で９０度遅延させる。位相
フィルタ回路の出力側に接続された微分回路で９０度遅
延した信号を微分し、微分信号によりアナログスイッチ
をオン、オフする。 【００１４】アナログスイッチがオンしている時のみ一
定の時定数でコンデンサーを充電、放電し、コンデンサ
ーの両端の電圧と予め決められた閾値電圧を比較し１ま
たは０の論理データをコンパレータ回路から出力する。 【００１５】 【実施例】以下、本発明のＦＳＫ復調回路の一実施例を
図にしたがって詳述する。図１に示すように、本発明に
よるＦＳＫ復調回路は、低周波および高周波の２種類の
周波数のデータ信号ｆL、ｆHを通過するＢＰＦ１と、Ｂ
ＰＦの出力側に接続され、２種類のデータ信号の中間周
波数ｆmの前後で、２種類のデータ信号の位相をそれぞ
れ９０度遅延させる位相フィルタ回路２と、位相フィル
タ回路の出力側に接続された微分回路３と、微分回路で
微分された微分信号ｆDによりオン、オフするアナログ
スイッチ４と、アナログスイッチがオンしている時のみ
一定の時定数で充電、放電するコンデンサーＣ2と、コ
ンデンサーの両端の電圧と予め決められた閾値電圧Ｖ1
を比較し１または０の論理データＦRを出力するコンパ
レータ回路５とを備えている。 【００１６】図１に示すようにデータ信号ｆL、ｆHが入
力される入力端子Ｔ1はＢＰＦ１を介して中間周波数ｆm
の前後で２種類のデータ信号の位相を遅延させる位相フ
ィルタ回路２の入力側と接続され、位相フィルタ回路２
の出力側は、微分回路３に設けられたコンデンサＣ1を
介して一端が基準電位点に接続された抵抗Ｒ1の他端と
接続されている。 【００１７】抵抗Ｒ1の他端は、一端が基準電位点に接
続されたダイオードＤ1のアノードと接続され、カソー
ドは抵抗Ｒ1の他端と接続されている。抵抗Ｒ1の他端
は、微分信号ｆDを出力するピンＰ1を介して常開形のア
ナログスイッチ４の制御側と接続されている。アナログ
スイッチ４の入力側は、ＢＰＦ１の出力側と接続され、
出力側は抵抗Ｒ2を介してコンパレータ５の（＋）入力
側と接続されている。 【００１８】コンパレータ５の（＋）入力側は、一端が
基準電位点に接続されたコンデンサＣ2の他端が接続さ
れ、コンパレータ５の（−）入力側は−側が基準電位点
に接続されている閾値電圧Ｖ1が接続されている。コン
パレータ５の出力側は論理データＦRを出力する出力端
子Ｔ2と接続されている。 【００１９】つぎに本発明によるＦＳＫ復調回路に使用
されるＢＰＦ１と位相フィルタ回路２の特性を図２にし
たがって説明する。図２（Ａ）に示すようにＢＰＦ１は
低周波側のデータ信号ｆLと高周波側のデータ信号ｆHを
通過させる特性をもっており、低周波側のデータ信号ｆ
L及び高周波側のデータ信号ｆH以外のノイズ周波数を確
実に除去するようになっている。 【００２０】位相フィルタ回路２は図２（Ｂ）に示すよ
うに、中間周波数ｆmで位相が反転し低周波側のデータ
信号ｆLと高周波側のデータ信号ｆHの位相を中間周波数
ｆmの前後でそれぞれ９０度遅延するような特性をもっ
ている。つまり、低周波側のデータ信号ｆLと高周波側
のデータ信号ｆHの位相は中間周波数ｆmを中心にして相
互に１８０度離れており、位相フィルタ回路２を通過す
ると低周波側のデータ信号ｆLの位相は高周波側のデー
タ信号ｆHに対し位相を反転させる機能をもつている。 【００２１】このようなＦＳＫ復調回路で入力端子Ｔ1
に図３（Ａ）のに示す低周波側のデータ信号ｆLが入
力されると、位相フィルタ回路２は低周波側のデータ信
号ｆLの位相を９０度遅延させる。この遅延された低周
波側のデータ信号ｆLが微分回路３で微分され、図３
（Ｂ）のに示す微分信号ｆDが低周波側のデータ信号
ｆLのに示す最低レベルの時点でピンＰ1を介してアナ
ログスイッチ４へ送出される。 【００２２】アナログスイッチ４がオンする間に、微分
信号ｆDでサンプルホールドされた低周波側のデータ信
号ｆLは、抵抗Ｒ2を介してコンデンサＣ2の両端の電位
となって、図３（Ｃ）に示す波形となる。この波形が予
め決められた閾値電圧Ｖ1以下になった時点で図３
（Ｄ）のようにコンパレータ回路５の出力側が接続され
ている出力端子Ｔ2の論理データＦRは０レベルとなる。 【００２３】入力端子Ｔ1に図３（Ａ）のに示す高周
波側のデータ信号ｆHが入力されると、位相フィルタ回
路２は高周波側のデータ信号ｆHの位相を２７０度遅延
させる。この遅延された高周波側のデータ信号ｆHが微
分回路３で微分され、図３（Ｂ）のに示す微分信号ｆ
Dが高周波側のデータ信号ｆHのに示す最高レベルの時
点でピンＰ1を介してアナログスイッチ４へ送出され
る。 【００２４】この波形のに示す最高レベルの時点で高
周波のデータ信号ｆHが微分され、の微分信号ｆDがピ
ンＰ1を介してアナログスイッチ４へ送出される。アナ
ログスイッチ４がオンする間に、微分信号ｆDでサンプ
ルホールドされた高周波のデータ信号ｆHは、抵抗Ｒ2を
介してコンデンサＣ2の両端の電位となって、図３
（Ｃ）に示す波形となる。この波形が予め決められた閾
値電圧Ｖ1以上になったの時点で図３（Ｄ）のように
コンパレータ回路５の出力側が接続されている出力端子
Ｔ2の論理データＦRは１レベルとなる。 【００２５】図３（Ｅ）に示すように入力端子Ｔ1に高
周波のデータ信号ｆHと低周波側のデータ信号ｆLが交互
に入力されると、論理データＦRは図３（Ｆ）に示すよ
うに１レベル、０レベル、１レベル、０レベルと順次変
化する。上記、実施例では微分回路にコンデンサーと抵
抗、ダイオードを用いた回路について説明したが、他の
回路で構成しても同様である。また、サンプルホールド
および比較回路は抵抗、コンデンサー、コンパレータを
用いたが他の回路で構成しても同様である。 【００２６】またＦＳＫ復調以外に特定周波数の検出
や、最終段のコンパレーターをアンプ回路に変えればＦ
Ｍ復調回路にも応用可能である。 【００２７】 【発明の効果】以上の説明から明らかなように、本発明
のＦＳＫ復調回路によれば、低周波および高周波の２種
類の周波数のデータ信号を通過するＢＰＦと、ＢＰＦの
出力側に接続され、２種類のデータ信号の中間周波数で
２種類のデータ信号の位相をそれぞれ９０度遅延させる
位相フィルタ回路と、位相フィルタ回路の出力側に接続
された微分回路と、微分回路で微分された微分信号によ
りオン、オフするアナログスイッチと、アナログスイッ
チがオンしている時のみ一定の時定数で充電、放電する
コンデンサーと、コンデンサーの両端の電圧と予め決め
られた閾値電圧を比較し１または０の論理データを出力
するコンパレータ回路とを備えているので、インターホ
ン装置の様な広帯域の専用線で音声及びデータを送受す
る際、任意の帯域がＦＳＫ復調用帯域として設定可能
で、バンドパスフィルタの精度に依存せずにより高速の
データ信号を受信できる。
【図面の簡単な説明】
。
【図１】本発明によるＦＳＫ復調回路の一実施例を示す
ブロック図。 【図２】（Ａ）、（Ｂ）は本発明によるＦＳＫ復調回路
に使用するＢＰＦと位相フィルタの特性図。 【図３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）は本発明によるＦＳＫ復調回路の一実施例におけ
る動作を示す動作波形。 【図４】従来のＦＳＫ復調回路のブロック図。 【図５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）は従来のＦＳＫ復調回路の動作を示す動作波形。 【図６】従来のＦＳＫ復調回路に使用する低周波側およ
び高周波側のＢＰＦの特性図。 【符号の説明】 １・・・・・・ＢＰＦ ２・・・・・・位相フィルタ回路 ３・・・・・・微分回路 ４・・・・・・アナログスイッチ ５・・・・・・コンパレータ回路 ｆL、ｆH・・・・・・データ信号 ｆm・・・・・・中間周波数 ｆD・・・・・・微分信号 Ｃ2・・・・・・コンデンサー Ｖ1・・・・・・閾値電圧 ＦR・・・・・・論理データ
ブロック図。 【図２】（Ａ）、（Ｂ）は本発明によるＦＳＫ復調回路
に使用するＢＰＦと位相フィルタの特性図。 【図３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）は本発明によるＦＳＫ復調回路の一実施例におけ
る動作を示す動作波形。 【図４】従来のＦＳＫ復調回路のブロック図。 【図５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）は従来のＦＳＫ復調回路の動作を示す動作波形。 【図６】従来のＦＳＫ復調回路に使用する低周波側およ
び高周波側のＢＰＦの特性図。 【符号の説明】 １・・・・・・ＢＰＦ ２・・・・・・位相フィルタ回路 ３・・・・・・微分回路 ４・・・・・・アナログスイッチ ５・・・・・・コンパレータ回路 ｆL、ｆH・・・・・・データ信号 ｆm・・・・・・中間周波数 ｆD・・・・・・微分信号 Ｃ2・・・・・・コンデンサー Ｖ1・・・・・・閾値電圧 ＦR・・・・・・論理データ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/30
Claims (1)
- (57)【特許請求の範囲】 【請求項１】低周波および高周波の２種類の周波数のデ
ータ信号（ｆL、ｆH）を通過するＢＰＦ（１）と、前記
ＢＰＦの出力側に接続され、前記２種類の前記データ信
号の中間周波数（ｆm）の前後で前記２種類のデータ信
号の位相をそれぞれ９０度遅延させる位相フィルタ回路
（２）と、前記位相フィルタ回路の出力側に接続された
微分回路（３）と、前記微分回路で微分された微分信号
（ｆD）によりオン、オフするアナログスイッチ（４）
と、前記アナログスイッチがオンしている時のみ一定の
時定数で充電、放電するコンデンサー（Ｃ2）と、前記
コンデンサーの両端の電圧と予め決められた閾値電圧
（Ｖ1）を比較し１または０の論理データ（ＦR）を出力
するコンパレータ回路（５）とを備えたことを特徴とす
るＦＳＫ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07274595A JP3482031B2 (ja) | 1995-03-30 | 1995-03-30 | Ｆｓｋ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07274595A JP3482031B2 (ja) | 1995-03-30 | 1995-03-30 | Ｆｓｋ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274824A JPH08274824A (ja) | 1996-10-18 |
| JP3482031B2 true JP3482031B2 (ja) | 2003-12-22 |
Family
ID=13498211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07274595A Expired - Fee Related JP3482031B2 (ja) | 1995-03-30 | 1995-03-30 | Ｆｓｋ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3482031B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4631571B2 (ja) * | 2005-07-12 | 2011-02-16 | ソニー株式会社 | Ａｓｋ復調器、無線通信装置、並びに反射波通信システム |
| JP5767170B2 (ja) * | 2012-06-20 | 2015-08-19 | 株式会社東海理化電機製作所 | Ｆｓｋ復調器 |
| JP5763591B2 (ja) * | 2012-06-20 | 2015-08-12 | 株式会社東海理化電機製作所 | Ｆｓｋ復調器 |
| JP5801764B2 (ja) * | 2012-06-20 | 2015-10-28 | 株式会社東海理化電機製作所 | Ｆｓｋ復調器 |
| JP6250455B2 (ja) * | 2014-03-28 | 2017-12-20 | 沖電気工業株式会社 | 周波数偏移変調信号の復調回路および復調方法 |
-
1995
- 1995-03-30 JP JP07274595A patent/JP3482031B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08274824A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4813057A (en) | Time domain radio transmission system | |
| US3979679A (en) | FM demodulator having squelch circuit using bucket brigade delay line | |
| WO1990010980A1 (en) | Time domain radio transmission system | |
| JPH11234045A (ja) | カウンタを備えた周波数遷移キーイング復調器 | |
| JP3482031B2 (ja) | Ｆｓｋ復調回路 | |
| EP0238906B1 (en) | Noise detection by sampling digital baseband signal at eye openings | |
| JPH06338916A (ja) | データ端末 | |
| TW550911B (en) | FSK/GFSK signal receiver with the function of digitally compensating frequency offset and the receiving method of the same | |
| US4191862A (en) | Dual frequency tone decoder | |
| JP2657596B2 (ja) | 二値化回路 | |
| US6529565B1 (en) | Circuit for detecting a center error to correct same | |
| US5111482A (en) | Msk signal detector | |
| JP3112184B2 (ja) | レベル検出回路 | |
| JPH1075190A (ja) | Ｆｍラジオ受信機のノイズ除去装置 | |
| JPH0221720A (ja) | 波形整形回路 | |
| JPS58172005A (ja) | 変換回路 | |
| JPS6253551A (ja) | 周波数変調されたデイジタルデ−タの復調回路 | |
| JP2536579B2 (ja) | 二入力高周波信号のレベル差検出器 | |
| JP2626102B2 (ja) | Ｆｍ復調器 | |
| JP3159728B2 (ja) | Ａｍ／ｆｍ雑音除去回路 | |
| JPS5912844Y2 (ja) | Ｆｓ信号復調装置 | |
| JPH07123121A (ja) | 復調方式 | |
| JPH0246570A (ja) | 復調回路 | |
| JPH06291689A (ja) | 波形整形装置 | |
| JPS6363205A (ja) | 包絡線検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030909 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |