JPS58172005A - 変換回路 - Google Patents
変換回路Info
- Publication number
- JPS58172005A JPS58172005A JP5482882A JP5482882A JPS58172005A JP S58172005 A JPS58172005 A JP S58172005A JP 5482882 A JP5482882 A JP 5482882A JP 5482882 A JP5482882 A JP 5482882A JP S58172005 A JPS58172005 A JP S58172005A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- signal
- voltage
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、周波数ｆｐｌ信号（以下、ＦＭ信号という）
が到来した時、正確に復調すると同時に復調出力レベル
を容易に可変できる集積回路に適し九ＦＭ復調回路に関
したものである。
が到来した時、正確に復調すると同時に復調出力レベル
を容易に可変できる集積回路に適し九ＦＭ復調回路に関
したものである。
従来よりＦＭ復調回路として、パルスカウント検波方式
、ＰＬＬ検波方式、カドレデャー検波方式勢の復調方式
が取られているが、その中で本パルスカウント検波方式
は得られた復調信号が低歪率であると共に、回路構成が
簡率で調整が無くてよいという利点があるため、集積回
路に良く用いられる。
、ＰＬＬ検波方式、カドレデャー検波方式勢の復調方式
が取られているが、その中で本パルスカウント検波方式
は得られた復調信号が低歪率であると共に、回路構成が
簡率で調整が無くてよいという利点があるため、集積回
路に良く用いられる。
第１図、第２図を用いて従来よく使用されているパルス
カウント検波方式のＦＭ復調回路を説明する。
カウント検波方式のＦＭ復調回路を説明する。
ＦＭ信号はリミッタアンプ１へ入力されることによりリ
ミッタのかかったＦＭ信号５（第２図（ａ））が得られ
る。このＦＭ信号５は微分回路２へ入力されてＦＭ信号
５の立上り立下り時にトリガ信号６（第２図（ｂ））が
作り出され、このトリガ信号６により、次段の単安定マ
ルチ回路３を駆動してトリガ信号６と同期し九パルス幅
の一定なパルスを発生させ、この単安定マルチ１路出力
信号７（第２図（Ｃ））を積分回路４にて積分すること
Ｋよって復調信号８（第２図（ｄ））が得られる。この
パルスカウント検波方式にて、復調出力レベルを変化さ
せる場合、考えられる一つの方法は復調信号８を抵抗分
割にて分割比を変える仁とである。しかしながら、現在
のＦＭラジオ放送、ＴＶ放送における音声ＦＭ信号は、
８７Ｎ比の改豐のために高域周波数を強調するプリエン
ファシスをかけ、受信６側で復調信号に高域を抑圧する
補正を行なうディエンファシスが必要となる。このため
、現在では、積分回路の時定数をディエンファシスの時
定数と同一にして積分回路がディエンファシス回路とな
るようにしている。よって積分回路出力にて抵抗分割に
よって復調出力レベルを可変するには、積分回路の後に
バッファＡｍｐか屯しく社可変利得Ａｍｐを介して出力
しなければ、上記ディエンファシスの時定数を変化させ
る結果となり、方法としては適切でない。
ミッタのかかったＦＭ信号５（第２図（ａ））が得られ
る。このＦＭ信号５は微分回路２へ入力されてＦＭ信号
５の立上り立下り時にトリガ信号６（第２図（ｂ））が
作り出され、このトリガ信号６により、次段の単安定マ
ルチ回路３を駆動してトリガ信号６と同期し九パルス幅
の一定なパルスを発生させ、この単安定マルチ１路出力
信号７（第２図（Ｃ））を積分回路４にて積分すること
Ｋよって復調信号８（第２図（ｄ））が得られる。この
パルスカウント検波方式にて、復調出力レベルを変化さ
せる場合、考えられる一つの方法は復調信号８を抵抗分
割にて分割比を変える仁とである。しかしながら、現在
のＦＭラジオ放送、ＴＶ放送における音声ＦＭ信号は、
８７Ｎ比の改豐のために高域周波数を強調するプリエン
ファシスをかけ、受信６側で復調信号に高域を抑圧する
補正を行なうディエンファシスが必要となる。このため
、現在では、積分回路の時定数をディエンファシスの時
定数と同一にして積分回路がディエンファシス回路とな
るようにしている。よって積分回路出力にて抵抗分割に
よって復調出力レベルを可変するには、積分回路の後に
バッファＡｍｐか屯しく社可変利得Ａｍｐを介して出力
しなければ、上記ディエンファシスの時定数を変化させ
る結果となり、方法としては適切でない。
最適な方法として考えられるのは、単安定マルチ回路３
の発生するパルスを変化させることＫよって復調出力レ
ベルを可変すれば、上記の問題は生じない。単安定マル
チ回路３０発生するパルスの伝達エネルギを変化させる
には、パルス幅もしくはパルスの振幅レベルを変える２
通りあるが、パルスの振幅レベルを変化させる場合は使
用する電源レベルで可変レベルが制限を受ける上、電源
り、プル勢の影響を受けることから、第２図（Ｃ）の点
線で示すようにパルス幅を変化させて第２図（ｄ）のよ
うに復調出力を変化させる方法が適している。
の発生するパルスを変化させることＫよって復調出力レ
ベルを可変すれば、上記の問題は生じない。単安定マル
チ回路３０発生するパルスの伝達エネルギを変化させる
には、パルス幅もしくはパルスの振幅レベルを変える２
通りあるが、パルスの振幅レベルを変化させる場合は使
用する電源レベルで可変レベルが制限を受ける上、電源
り、プル勢の影響を受けることから、第２図（Ｃ）の点
線で示すようにパルス幅を変化させて第２図（ｄ）のよ
うに復調出力を変化させる方法が適している。
パルス幅を変化させる一つの方法として第３図の方法が
用いられている。第１図と第３図との違いは、リンツタ
アンプ１の出力から積分回路４に入るまでの回路におい
て使用するコンデンサが、第１図の方法では微分回路２
と単安定マルチ回路３の最低２コは盛装となるが、第３
図の方法ではリンツタアンプ１とコンパレータ９との間
に、遅延素子用としてのコンデンサ１１の一個ですみ、
確実に第１図よりコンデンサ数が少なくできて集積回路
に有効な亀のとな夛、コンテン２１つとこの外部端子で
可能になる。
用いられている。第１図と第３図との違いは、リンツタ
アンプ１の出力から積分回路４に入るまでの回路におい
て使用するコンデンサが、第１図の方法では微分回路２
と単安定マルチ回路３の最低２コは盛装となるが、第３
図の方法ではリンツタアンプ１とコンパレータ９との間
に、遅延素子用としてのコンデンサ１１の一個ですみ、
確実に第１図よりコンデンサ数が少なくできて集積回路
に有効な亀のとな夛、コンテン２１つとこの外部端子で
可能になる。
第３図の動作原理は、リンツタアンプｌのＦＭ信号５を
抵抗１０．コンデンサ１１では遅延回路に与えて得た信
号１３（第４図（ｂ））と正規のＦＭ信号５（第４図（
ａ））とをコンパレータ９で比較し、その差分（遅砥分
）１４（纂４図（Ｃ））を波形整形回路１２を介して第
１図の単安定マルチ回路出力信号７と同一のパルス信号
を得て積分回路４に与えるものである。この波形整形回
路１２は増幅番であり、パルス幅を変化させることはな
い。この方式において、遅延時間は抵抗１０を介しての
コンデンサ１１の充放電によるもので抵抗ｌＯとコンデ
ンサ１１にて決定される。そのため、パルス幅を変化す
る場合、抵抗ｌＯを変えて行なう方が都合がよい。とこ
ろが、第３図の方式を集積回路にて栴威すゐ時、この遅
疑素子１０．１１を外付けにする必要が生じる九めＫこ
の部分にて最低２つの外部端子必要となる。
抵抗１０．コンデンサ１１では遅延回路に与えて得た信
号１３（第４図（ｂ））と正規のＦＭ信号５（第４図（
ａ））とをコンパレータ９で比較し、その差分（遅砥分
）１４（纂４図（Ｃ））を波形整形回路１２を介して第
１図の単安定マルチ回路出力信号７と同一のパルス信号
を得て積分回路４に与えるものである。この波形整形回
路１２は増幅番であり、パルス幅を変化させることはな
い。この方式において、遅延時間は抵抗１０を介しての
コンデンサ１１の充放電によるもので抵抗ｌＯとコンデ
ンサ１１にて決定される。そのため、パルス幅を変化す
る場合、抵抗ｌＯを変えて行なう方が都合がよい。とこ
ろが、第３図の方式を集積回路にて栴威すゐ時、この遅
疑素子１０．１１を外付けにする必要が生じる九めＫこ
の部分にて最低２つの外部端子必要となる。
本発明の目的は、第３図の方式の利点であるリイッタＡ
ｍｐｌの出力から積分回路４の入力までに一つのコンデ
ンサにて構成し、復調出力レベル調整が２端子必要であ
ったものを一端子にて構成して外付素子数や端子数を削
減した集積回路に適する復調器を提供する本のである。
ｍｐｌの出力から積分回路４の入力までに一つのコンデ
ンサにて構成し、復調出力レベル調整が２端子必要であ
ったものを一端子にて構成して外付素子数や端子数を削
減した集積回路に適する復調器を提供する本のである。
本発明によれば、周波数変調された入力信号に応じて交
互に所定電流を発生する第１および第２の電流源と、第
１の電流源からの電流を充電電流とし第２の電流源から
の電流を放ｔ′ＷＩＬ流とする容量素子と、この容量素
子の電圧を相異なる二つの基準電圧と比較して第１．第
２の電流源の動作状態を制御する回路手段と、第１．第
２の電流源からの電流を合成し仁の合成出力に応じた出
力を発生する回路部と、この回路部の出力を積分する積
分手段とを具備して周波数変調された入力信号をその変
調具合に応じた電圧振幅に変換する変換回路を得る。
互に所定電流を発生する第１および第２の電流源と、第
１の電流源からの電流を充電電流とし第２の電流源から
の電流を放ｔ′ＷＩＬ流とする容量素子と、この容量素
子の電圧を相異なる二つの基準電圧と比較して第１．第
２の電流源の動作状態を制御する回路手段と、第１．第
２の電流源からの電流を合成し仁の合成出力に応じた出
力を発生する回路部と、この回路部の出力を積分する積
分手段とを具備して周波数変調された入力信号をその変
調具合に応じた電圧振幅に変換する変換回路を得る。
以下、図面により本発明の詳細な説明する。
第５図に本発明の動作原理を説明するための構成プロ、
り図を示す。第６図は第５図における時定数素子である
抵抗１５とコンデン−ｙ″１６のうちの抵抗１５をショ
ート、即ち抵抗値Ｒ−０とし良場合の各部の入出力信号
波形を図示したものである。
り図を示す。第６図は第５図における時定数素子である
抵抗１５とコンデン−ｙ″１６のうちの抵抗１５をショ
ート、即ち抵抗値Ｒ−０とし良場合の各部の入出力信号
波形を図示したものである。
入力ＦＭ信号Ｃ１はリミッタアンプ１でリミッタ増幅さ
れて第１の定電流源１７と第２０定電流源１８に加えら
れる。第１の定電流１１１７および第２の定電流源１８
は入力ＦＭ信号ｅＩＫ同期して交互に夫々電流１１と１
３を前述の抵抗１５とコンデンサ１６０直列回路に供給
するように動作する。但し、電流１．は第５＠Ｉに示す
ようにコンデンサ１６を充電する方向に流れ、電流１ｍ
は逆方向に放電電流となりで流れる。これら抵抗１５と
コンデンサ１６の直列回路にはノ１イレペルとロウレベ
ルの２つの基準電圧をもつシａ−ｔ２））リガ回路１９
が接続されており、この出力で更に前記第１の定電流源
１７と第２の定電流源１８の導通を制御する構成となっ
ている。
れて第１の定電流源１７と第２０定電流源１８に加えら
れる。第１の定電流１１１７および第２の定電流源１８
は入力ＦＭ信号ｅＩＫ同期して交互に夫々電流１１と１
３を前述の抵抗１５とコンデンサ１６０直列回路に供給
するように動作する。但し、電流１．は第５＠Ｉに示す
ようにコンデンサ１６を充電する方向に流れ、電流１ｍ
は逆方向に放電電流となりで流れる。これら抵抗１５と
コンデンサ１６の直列回路にはノ１イレペルとロウレベ
ルの２つの基準電圧をもつシａ−ｔ２））リガ回路１９
が接続されており、この出力で更に前記第１の定電流源
１７と第２の定電流源１８の導通を制御する構成となっ
ている。
先ず、第６図（ａ）Ｋ示した入力信号ｅ１の正の牛サイ
クルで第１の定電流源１７が電流１Ｋを流し始めると、
コンデンサ１６に時間とともに充電が行われて第６図（
ｂ）のように充電電圧ｅ３が上昇する。充電された電圧
Ｃ鵞がシュミットトリガが回路１９のハイレベル閾値に
達すると、シュミットトリガ回路１９の出力は第１の定
電流源１７の導通を停止させ、これによって電流ｉ１は
流れなくなる。このとき、今まで動作していなかった第
２の定電流１１１ｇはシュミットトリガ回路１９の出力
により導通可能な状態にされている。従って、入力信号
ｅｌの正の半サイクルが終るまではコンデンサ１６に充
電された電圧ｅｌはそのまま前記のハイレベルに保持さ
れている。
クルで第１の定電流源１７が電流１Ｋを流し始めると、
コンデンサ１６に時間とともに充電が行われて第６図（
ｂ）のように充電電圧ｅ３が上昇する。充電された電圧
Ｃ鵞がシュミットトリガが回路１９のハイレベル閾値に
達すると、シュミットトリガ回路１９の出力は第１の定
電流源１７の導通を停止させ、これによって電流ｉ１は
流れなくなる。このとき、今まで動作していなかった第
２の定電流１１１ｇはシュミットトリガ回路１９の出力
により導通可能な状態にされている。従って、入力信号
ｅｌの正の半サイクルが終るまではコンデンサ１６に充
電された電圧ｅｌはそのまま前記のハイレベルに保持さ
れている。
次に、入力信号ｅ１の負の半サイクルが加わり第２の定
電流源１８が電流ｉ１を流し始めると、コンデンサ１６
の電荷は時間とともに放電が行われ、電圧ｅ３は第６図
（ｂ）のように低下する。放電圧よって電圧ｅｓがシュ
ミットトリガ回路１９のロウレベル閾値に達すると、シ
ュミットトリガ回路１９の出力は第２の定電流源１８の
導通を停止させ、電流ｉ１は流れなくなる。そして、入
力信号ｅｌの負の半サイクルが終るまではコンデンサ１
６の電圧はそのままロウレベルに保持され、更に次の正
の半サイクルの開始とと−に前述の電流１１による充電
が行われる。仁のように１充電。
電流源１８が電流ｉ１を流し始めると、コンデンサ１６
の電荷は時間とともに放電が行われ、電圧ｅ３は第６図
（ｂ）のように低下する。放電圧よって電圧ｅｓがシュ
ミットトリガ回路１９のロウレベル閾値に達すると、シ
ュミットトリガ回路１９の出力は第２の定電流源１８の
導通を停止させ、電流ｉ１は流れなくなる。そして、入
力信号ｅｌの負の半サイクルが終るまではコンデンサ１
６の電圧はそのままロウレベルに保持され、更に次の正
の半サイクルの開始とと−に前述の電流１１による充電
が行われる。仁のように１充電。
ハイレベル保持、放電、ロウレベル保持の繰や返しによ
る台形波ｅ鵞がシュミットトリガ回路１９の入力信号と
して形成される。
る台形波ｅ鵞がシュミットトリガ回路１９の入力信号と
して形成される。
このとき、第６図（Ｃ） Ｉ （ｄ）に示すように、電
流量１は台形波ｅｌの充電期間に、そして電流ｉ雪は放
電期間に対応してパルス状に電流を供給する。仁のパル
ス幅に相当する充電期間と放電期間は、各々のピーク電
流値■１＊ Ｉｌ＊ コンデンサ１６の容量値Ｃな
らびにハイレベル、ロウレベルの基準電圧差Ｖで決定さ
れ、夫々ｅＶ／ＩＩとＣＶ／Ｉ、となる。このパルス幅
は轟然入力信号ｅ１の半サイクルの最小値よりも小さく
なゐように設定されており、また通常はピーク電流値１
１とＩ、を勢しくなるように選ぶ。この電流１１かＭｌ
を整形して電圧で取り出して積分すれば所謂パルスカウ
ント検波となる訳であるが、第５図においては、第１の
定電流源１７と第２の定電流源１８から夫々電６！１ｔ
、ｉｔと岬しい電流を取り出して加算回路２０に加えて
合成、整形してパルス電圧とした上で積分回路４を通し
ＦＭ復調出力としている。
流量１は台形波ｅｌの充電期間に、そして電流ｉ雪は放
電期間に対応してパルス状に電流を供給する。仁のパル
ス幅に相当する充電期間と放電期間は、各々のピーク電
流値■１＊ Ｉｌ＊ コンデンサ１６の容量値Ｃな
らびにハイレベル、ロウレベルの基準電圧差Ｖで決定さ
れ、夫々ｅＶ／ＩＩとＣＶ／Ｉ、となる。このパルス幅
は轟然入力信号ｅ１の半サイクルの最小値よりも小さく
なゐように設定されており、また通常はピーク電流値１
１とＩ、を勢しくなるように選ぶ。この電流１１かＭｌ
を整形して電圧で取り出して積分すれば所謂パルスカウ
ント検波となる訳であるが、第５図においては、第１の
定電流源１７と第２の定電流源１８から夫々電６！１ｔ
、ｉｔと岬しい電流を取り出して加算回路２０に加えて
合成、整形してパルス電圧とした上で積分回路４を通し
ＦＭ復調出力としている。
このように１コンデンサ１６だけで動作させた場合、パ
ルス幅がＣＶ／Ｉｌで与えられるので、容量値Ｃを変化
させることによってパルス幅即ちＦＭ復調出力レベルが
可変となる。しかしながら、容量値Ｃを可変とするには
実用上コストアップ勢の問題があり好ましくない。そこ
で第５図の抵抗１５を挿入してこの抵抗値Ｒを変化させ
ることで、パルス幅を可変とする場合を第７図で説明す
る。
ルス幅がＣＶ／Ｉｌで与えられるので、容量値Ｃを変化
させることによってパルス幅即ちＦＭ復調出力レベルが
可変となる。しかしながら、容量値Ｃを可変とするには
実用上コストアップ勢の問題があり好ましくない。そこ
で第５図の抵抗１５を挿入してこの抵抗値Ｒを変化させ
ることで、パルス幅を可変とする場合を第７図で説明す
る。
第７図においてはｓｒ６図（ｂ）での台形波Ｃ３が抵抗
１５の存在によって電圧ズレを生じ、変形台形波ｅＨＢ
となっている。電流１１が供給されるとコンデンサ１６
への充電が行われると同時に抵抗１５に電圧降下ＩＩＲ
が生じ、これが充電波形に加わる。そして、定電流Ｉ、
がなくなり保持状態となると、電圧降下ＩＩＲＦｉ当然
消滅し、コンデンサ１６への充電電圧のみとなり、前述
のハイレベルからＩ、Ｒだけ低下し九電圧で保持される
。
１５の存在によって電圧ズレを生じ、変形台形波ｅＨＢ
となっている。電流１１が供給されるとコンデンサ１６
への充電が行われると同時に抵抗１５に電圧降下ＩＩＲ
が生じ、これが充電波形に加わる。そして、定電流Ｉ、
がなくなり保持状態となると、電圧降下ＩＩＲＦｉ当然
消滅し、コンデンサ１６への充電電圧のみとなり、前述
のハイレベルからＩ、Ｒだけ低下し九電圧で保持される
。
次に定電流■３が流れると同様に抵抗１５には電圧降下
Ｉ、Ｒが生じてこれが放電波形に加わるととＫなる。そ
して、ロウレベルからＩ、Ｒだけ上昇した電圧で保持さ
れ第７図の変形台形波ｅ１ｍのようになる。この場合の
充電期間と放電期間は、２ｃＲＪとなる。このことは抵
抗１５の抵抗値Ｒを与えることによって充電および放電
のノ（ルス幅を加減できることを表している。以上のよ
うに定電流による充放電切換に抵抗を挿入して、等測的
には基準電圧差Ｖを減少させた台形波を発生させること
によって、パルス幅を可変としている。従ってこの可変
量は抵抗値Ｒと容量値Ｃの積で定まり、定電流■１や基
準電位差■の値には無関係に設定することができる。
Ｉ、Ｒが生じてこれが放電波形に加わるととＫなる。そ
して、ロウレベルからＩ、Ｒだけ上昇した電圧で保持さ
れ第７図の変形台形波ｅ１ｍのようになる。この場合の
充電期間と放電期間は、２ｃＲＪとなる。このことは抵
抗１５の抵抗値Ｒを与えることによって充電および放電
のノ（ルス幅を加減できることを表している。以上のよ
うに定電流による充放電切換に抵抗を挿入して、等測的
には基準電圧差Ｖを減少させた台形波を発生させること
によって、パルス幅を可変としている。従ってこの可変
量は抵抗値Ｒと容量値Ｃの積で定まり、定電流■１や基
準電位差■の値には無関係に設定することができる。
第８図は本発明の具体的な一実施例を示した屯のである
。端子３０には電源電圧を与え、端子３１には安定化さ
れたバイアス電圧を与える。トランジスタ３２，３３と
電流源３４で構成する差動アンプの入力端子３５ Ｋ
ＩＪ ＜ツタで増幅された入力信号ｅ１を印加し、トラ
ンジスタ３２のコレクタに接続されたカレントミラー３
６とトランジスタ３３のコレクタに接続されたカレント
ミ２−３７に入力信号に同期して交互に切換わる電流を
供給する。カレン）（ラー３６は第５図の第１の定電流
源１７に相当し、抵抗１５とコンデンサ１６の直列回路
に充電電流を流し込む。カレントミラー３７はトランジ
スタ３８と３９とで第２の定電流源１８を構成し、放電
電流を流すように動作する。
。端子３０には電源電圧を与え、端子３１には安定化さ
れたバイアス電圧を与える。トランジスタ３２，３３と
電流源３４で構成する差動アンプの入力端子３５ Ｋ
ＩＪ ＜ツタで増幅された入力信号ｅ１を印加し、トラ
ンジスタ３２のコレクタに接続されたカレントミラー３
６とトランジスタ３３のコレクタに接続されたカレント
ミ２−３７に入力信号に同期して交互に切換わる電流を
供給する。カレン）（ラー３６は第５図の第１の定電流
源１７に相当し、抵抗１５とコンデンサ１６の直列回路
に充電電流を流し込む。カレントミラー３７はトランジ
スタ３８と３９とで第２の定電流源１８を構成し、放電
電流を流すように動作する。
トランジスタ４０．４１と電流源４２で構成する差動ア
ンプは、カレントミラー４３．トランジスタ４４ならび
に抵抗４５．４６および４７とともにシ、〉ットトリガ
回路１９を構成し、トランジスタ４１のペースに与えら
れるバイアス電圧でハイレベルとロウレベルの２つの基
準電圧が設定されている。カレントミラー３６からの充
電電流でトランジスタ４０のベース電圧を上昇させ、電
圧がトランジスタ４１のペース電圧であるハイレベルに
達するとトランジスタ４０が導通し、コレクタに接続さ
れたカレントミラー４８ＫＩＥ＆を流す。
ンプは、カレントミラー４３．トランジスタ４４ならび
に抵抗４５．４６および４７とともにシ、〉ットトリガ
回路１９を構成し、トランジスタ４１のペースに与えら
れるバイアス電圧でハイレベルとロウレベルの２つの基
準電圧が設定されている。カレントミラー３６からの充
電電流でトランジスタ４０のベース電圧を上昇させ、電
圧がトランジスタ４１のペース電圧であるハイレベルに
達するとトランジスタ４０が導通し、コレクタに接続さ
れたカレントミラー４８ＫＩＥ＆を流す。
カレントばラー４８の出力はトランジスタ３２のコレク
タに接続されてお９、コレクタ電流を供給するので、カ
レントミラー３６は力、トオフとなりこれからの充電電
流１１は停止する。このときシュイツトトリガ回路のト
ランジスタ４１０ベース電圧も切換わってロウレベルに
なっている。入力信号の次の半サイクルでカレントミラ
ー３７による放電電流が流れるまでは充放電が行われず
、保持状態となっている。カレントミラー３７がトラン
ジスタ３９を介して放電電流を流し、トランジスタ４０
０ベース電圧を下降させて電圧がロウレベルに達すると
、トランジスタ４１が導通し、コレクタに接続されたカ
レントミラー４３，４９に電流を供給する。カレントミ
ラー４９の出力はトランジスタ３３のコレクタに接続さ
れており、コレクタ電流を供給するのでカレントミラー
３７はカットオフになり放電電流は停止する。同時にカ
レントはラー４３の導通によりトランジスタ４１のベー
ス電圧も切換わってハイレベルになっている。
タに接続されてお９、コレクタ電流を供給するので、カ
レントミラー３６は力、トオフとなりこれからの充電電
流１１は停止する。このときシュイツトトリガ回路のト
ランジスタ４１０ベース電圧も切換わってロウレベルに
なっている。入力信号の次の半サイクルでカレントミラ
ー３７による放電電流が流れるまでは充放電が行われず
、保持状態となっている。カレントミラー３７がトラン
ジスタ３９を介して放電電流を流し、トランジスタ４０
０ベース電圧を下降させて電圧がロウレベルに達すると
、トランジスタ４１が導通し、コレクタに接続されたカ
レントミラー４３，４９に電流を供給する。カレントミ
ラー４９の出力はトランジスタ３３のコレクタに接続さ
れており、コレクタ電流を供給するのでカレントミラー
３７はカットオフになり放電電流は停止する。同時にカ
レントはラー４３の導通によりトランジスタ４１のベー
ス電圧も切換わってハイレベルになっている。
以上のようにしてトランジスタ４０のペースに第７図で
説明した変形台形波ｅ２１Ｌが発生される。
説明した変形台形波ｅ２１Ｌが発生される。
カレントミラー３６，３７およびトランジスタ３８゜３
９０電流伝達比を１とすれば、充放電電流は電流源３４
から供給される電流に等しくなる。憧だ、カレントミラ
ー３６と３７をカットオフにするために１カレントミラ
ー４８と４９の出力電流は上記カレントミラー３６と３
７のＮＭＣより十分大きな値を流せるように設定してお
く。
９０電流伝達比を１とすれば、充放電電流は電流源３４
から供給される電流に等しくなる。憧だ、カレントミラ
ー３６と３７をカットオフにするために１カレントミラ
ー４８と４９の出力電流は上記カレントミラー３６と３
７のＮＭＣより十分大きな値を流せるように設定してお
く。
カレントミラー３６と３７は夫々充放電電流と郷しい′
Ｗ１．流を取り出すｗカ端子を備え、それらを抵抗５０
に接続して合成し、トランジスタ５１のペースに加えて
スイッチングさせて整形されたパルス出力を取り出す。
Ｗ１．流を取り出すｗカ端子を備え、それらを抵抗５０
に接続して合成し、トランジスタ５１のペースに加えて
スイッチングさせて整形されたパルス出力を取り出す。
トランジスタ５１のコレクタは抵抗５２を介してバイア
ス電圧端子３１に接続されており、出力端子５３より振
幅はバイアス電圧で与えられ、パルス幅は充放電期間に
相当するパルス出力が得られる。
ス電圧端子３１に接続されており、出力端子５３より振
幅はバイアス電圧で与えられ、パルス幅は充放電期間に
相当するパルス出力が得られる。
このように本発明によるＦＭ復調回路は特に集積回路化
に際して有利な端子１本とコンデンサと抵抗の漁列回路
だけで特性と影智を与えずに出力レベルを可変にできる
と共に低歪率のＦＭ復調回路を実現することができる。
に際して有利な端子１本とコンデンサと抵抗の漁列回路
だけで特性と影智を与えずに出力レベルを可変にできる
と共に低歪率のＦＭ復調回路を実現することができる。
以上、ＦＭ復調回路として１５２明を行ったが、本発明
は必ずしもＦＭ復調回路に限られることはなく、崗波数
−電圧変換回路としての他の応用回路についても適用さ
れることは言うまでもない。また、定電流１１＝Ｉ、と
なる実施例で説明したが、必ずしも両者が等しくなけれ
ばならないものではない。
は必ずしもＦＭ復調回路に限られることはなく、崗波数
−電圧変換回路としての他の応用回路についても適用さ
れることは言うまでもない。また、定電流１１＝Ｉ、と
なる実施例で説明したが、必ずしも両者が等しくなけれ
ばならないものではない。
第１図は従来から使用されているパルスカウント検波方
式のブロック構成図、第２図は第１図の各部における信
号波形図、第３図はパルスカウント検波方式の改良形の
ブロック構成図、第４図は第３図の各部における信号波
形図、第５図は本発明の基本構成を示すブロック図、第
６図は第５図の抵抗１５が０のときの信号波形図、第７
図は第５図の抵抗１５が有限の値をもつ場合の信号波形
図、第８図は本発明の具体的な回路構成の一実施例を示
す回路図である。 ｌ・・・・・・リミッタＡｍｐ１２・・・・・・微分回
路、３パ・・・°単安定マルチ、４・・・・・・積分回
路、５・・・・・・’Ｊ ミッタＡ ｍ ｐ出力、６・
・・・・・微分回路出力、７・・・・・単安定マルチ、
８・・・・・・積分回路出力、９・・・・・・コンバレ
ー１．１０・・・・・・可変抵抗、ｔｌ・・・・・・コ
ンデンサ、１２・・・・・・波形整形、１３・・・・・
・遅延回路出力、１４・・・・・・コンパレータ出力、
１５・・°・・°可変抵抗、１６・°゛°°°°°°コ
ンデンサ旧・°第１の定電流源、１８・°°°°°第２
の定電流源％ １９・・・・・・シーミツトトリガ回路
、２０・・・・・・加算回路、ＩＩ・・・・・・第１の
定電流源からの電流ｓ ｌＩ・・・・・・ｉｌのピー
ク電流値、ｔｌ・・・・・・第２の定電流源からの電流
、工２°°゛°°°ｉｌのピーク電流値、■・・・・・
・シュミットトリガ回路のハイレヘル、ロウレベルの基
準電圧差。
式のブロック構成図、第２図は第１図の各部における信
号波形図、第３図はパルスカウント検波方式の改良形の
ブロック構成図、第４図は第３図の各部における信号波
形図、第５図は本発明の基本構成を示すブロック図、第
６図は第５図の抵抗１５が０のときの信号波形図、第７
図は第５図の抵抗１５が有限の値をもつ場合の信号波形
図、第８図は本発明の具体的な回路構成の一実施例を示
す回路図である。 ｌ・・・・・・リミッタＡｍｐ１２・・・・・・微分回
路、３パ・・・°単安定マルチ、４・・・・・・積分回
路、５・・・・・・’Ｊ ミッタＡ ｍ ｐ出力、６・
・・・・・微分回路出力、７・・・・・単安定マルチ、
８・・・・・・積分回路出力、９・・・・・・コンバレ
ー１．１０・・・・・・可変抵抗、ｔｌ・・・・・・コ
ンデンサ、１２・・・・・・波形整形、１３・・・・・
・遅延回路出力、１４・・・・・・コンパレータ出力、
１５・・°・・°可変抵抗、１６・°゛°°°°°°コ
ンデンサ旧・°第１の定電流源、１８・°°°°°第２
の定電流源％ １９・・・・・・シーミツトトリガ回路
、２０・・・・・・加算回路、ＩＩ・・・・・・第１の
定電流源からの電流ｓ ｌＩ・・・・・・ｉｌのピー
ク電流値、ｔｌ・・・・・・第２の定電流源からの電流
、工２°°゛°°°ｉｌのピーク電流値、■・・・・・
・シュミットトリガ回路のハイレヘル、ロウレベルの基
準電圧差。
Claims (1)
- 周波数変調され圧入力信号に応じて交互に所定電流を発
住する第１および第２電流源と、骸第１素子からの電圧
を相異なる二つの基準電圧と比較して前記第１および第
２電流源の導通状態を制御する回路手段参↓替絡手訣と
、前記菖１および第２の電流源からの電流を合成しこの
合成出力に応じた出力を発生する回路部と、該回路部の
出力を積分する積分手段とを具備して前記周波数変調さ
れた入力信号をその周波数変調に応じ九電圧振幅Ｋｔ換
することを特徴とする変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5482882A JPS58172005A (ja) | 1982-04-02 | 1982-04-02 | 変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5482882A JPS58172005A (ja) | 1982-04-02 | 1982-04-02 | 変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58172005A true JPS58172005A (ja) | 1983-10-08 |
| JPS6330806B2 JPS6330806B2 (ja) | 1988-06-21 |
Family
ID=12981521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5482882A Granted JPS58172005A (ja) | 1982-04-02 | 1982-04-02 | 変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58172005A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121316U (ja) * | 1984-01-26 | 1985-08-16 | 日本コロムビア株式会社 | Ｆｍ復調器 |
| US5138273A (en) * | 1989-10-06 | 1992-08-11 | Kabushiki Kaisha Toshiba | FM demodulator |
-
1982
- 1982-04-02 JP JP5482882A patent/JPS58172005A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121316U (ja) * | 1984-01-26 | 1985-08-16 | 日本コロムビア株式会社 | Ｆｍ復調器 |
| US5138273A (en) * | 1989-10-06 | 1992-08-11 | Kabushiki Kaisha Toshiba | FM demodulator |
| WO1993017491A1 (en) * | 1989-10-06 | 1993-09-02 | Hiroya Itoh | Fm demodulation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6330806B2 (ja) | 1988-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262733A (en) | Pulse-width modulation amplifier | |
| US4314377A (en) | Noise removing apparatus | |
| US4415862A (en) | Pulse width modulation amplifier | |
| EP0156398B1 (en) | Fsk or fm burst signal generating apparatus | |
| US3739285A (en) | Circuit arrangement for suppressing interferences in an fm radio receiver | |
| US4517520A (en) | Circuit for converting a staircase waveform into a smoothed analog signal | |
| US4504793A (en) | Pulse-width modulation circuit | |
| JPH09511633A (ja) | パルスカウントｆｍ復調器を具える受信機、及びパルスカウントｆｍ復調器 | |
| US4115812A (en) | Automatic gain control circuit | |
| US2719225A (en) | Pulse responsive circuit | |
| JPS58172005A (ja) | 変換回路 | |
| US3868574A (en) | Arrangement for the transmission of information signals by pulse code modulation | |
| US4194087A (en) | Control circuit and FM stereo receiver using same | |
| KR860000186B1 (ko) | Fm 복조회로 | |
| US4800338A (en) | Pulse count type FM demodulator | |
| JP3482031B2 (ja) | Ｆｓｋ復調回路 | |
| US4289981A (en) | Pulsive component detecting apparatus | |
| JP3338708B2 (ja) | テレビジョン信号の振幅制御回路 | |
| JP2530229B2 (ja) | 映像信号クランプ回路 | |
| US4327249A (en) | Direct current telegraphy systems | |
| JPH0884164A (ja) | ディジタル振幅変調搬送波信号を復調する方法および回路配置 | |
| JPS58142620A (ja) | 波形整形回路 | |
| US3614470A (en) | Solid-state ramp generator for developing a modulated ramp signal in a tandem serrasoid modulator | |
| GB633730A (en) | Pulse multiplex communication system | |
| JP2890537B2 (ja) | 位相同期発振器 |