JPH0884164A - ディジタル振幅変調搬送波信号を復調する方法および回路配置 - Google Patents

ディジタル振幅変調搬送波信号を復調する方法および回路配置

Info

Publication number
JPH0884164A
JPH0884164A JP7226550A JP22655095A JPH0884164A JP H0884164 A JPH0884164 A JP H0884164A JP 7226550 A JP7226550 A JP 7226550A JP 22655095 A JP22655095 A JP 22655095A JP H0884164 A JPH0884164 A JP H0884164A
Authority
JP
Japan
Prior art keywords
signal
control
demodulating
carrier signal
digital amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP7226550A
Other languages
English (en)
Inventor
Siegfried Ritter
リッター ジークフリード
Wolfgang Tobergte
トベルクテ ウォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH0884164A publication Critical patent/JPH0884164A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 2値振幅変調搬送波信号の復調には、例えば
非接触データ記憶媒体の場合に、特別な問題が生じる。
なぜなら、エネルギが十分高い場合に、一定の値に制限
された動作電圧の発生にRF信号も使用されるからであ
る。さらに、強い妨害信号が、振幅変調信号にしばしば
重畳されている。 【解決手段】 制御信号を入力信号から減算し、そのあ
る極性の値を積分する。制御信号を発生するために、入
力信号と、この制御信号に比例する他の制御信号との差
のある極性の値を連続的に積分し、一定の割合によって
周期的に減少された積分信号を形成する。これらの制御
信号を、前記積分信号から、非線形的な方法において、
好適にはトランジスタの入力特性によって得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル振幅変
調搬送波信号の復調に関するものであり、明白に、大変
異なった電界強度において受信されるような信号に関す
るものである。
【0002】
【発明が解決しようとする課題】電界強度が大きく変動
しうる振幅変調搬送波信号の復調は、例えば放送受信機
において行われる。この場合、信号は、それらが復調器
において異なった到来電界に対してほぼ同じレベルを示
すように、可変利得増幅器によって増幅される。しかし
ながらこの可変または制御される増幅の法則を、ある他
の場合に用いることはできない。
【0003】これに関する例としては、非接触な方法に
おいて読み出しおよび書き込みができ、固定ベース局と
協働するデータ記憶媒体があり、ここで固定ベース局
は、搬送波信号を送信し、それによって明白にデータ記
憶媒体を制御するデータだけでなく、データ記憶媒体中
に設けられる回路を動作するエネルギも伝送する。した
がって、例えばデータ記憶媒体とベース局との間の距離
が減少することによって、受信されるエネルギが増加す
ると、アンテナによる電圧出力を最大値に制限しなけれ
ばならない。しかしながらこのような場合において、振
幅変調中に含まれる情報を、制限されたアンテナ信号か
ら復調によって得ることは困難である。さらに、振幅変
調搬送波信号は、妨害に大変影響され易い。
【0004】本発明の目的は、例えば大きく変化し、妨
害が重畳されている搬送波信号の場合のような、特別な
2次条件の場合においても、確実で妨害の影響を受けに
くい復調を可能にする、ディジタル振幅変調搬送信号を
復調する方法を提供することである。
【0005】
【課題を解決するための手段】この目的を達成するため
に、本発明によるディジタル振幅変調搬送信号を復調す
る方法は、次のようなステップ、 − 第1制御信号と、搬送波信号のn番目毎の半波長か
ら得た補助信号とのある符号の差から第1の差の値を形
成する、 − 前記第1の差の値を連続的に積分して第1積分を形
成する、 − 前記第1積分を一定の割合によって周期的に減少す
る、 − 前記第1制御信号と、それに比例する少なくとも1
つの第2制御信号とを、前記第1積分の値に非線形的に
依存するように制御する、 − すべての前記第2制御信号と前記補助信号とのある
符号の差から第2の差の値を形成する、 − すべての前記第2の差の値を別々に積分し、少なく
とも1つの第2積分の列を形成する、 − 前記第2積分の列から少なくとも1つの復調信号を
発生する、を含む。
【0006】入力信号から得たすべての第2の差の値を
積分することは、入力信号に重畳された小さな妨害を、
例えば通常のピーク値変調におけるよりはるかに大きい
程度だけ取り除く。次に入力信号を、搬送波信号のn番
目ごとの半波長から、好適には2番目ごとの半波長か
ら、したがって搬送波信号の同じ極性の半波長から得
る。復調信号を積分された第2の差の値から形成するた
め、妨害の抑制も有効になる。制御信号の形成の間、積
分による妨害の抑制は、積分を搬送波信号の複数の半波
長に渡って形成するため、より有効になる。第1積分の
値からの制御信号の非線形的な形成を、理想的な場合に
おいてはしきい値の比較によって行うが、実際の場合に
は、しきい値とカーブした入力特性とを有する素子、例
えば電界効果トランジスタを使用すれば十分である。そ
の場合、制御信号を完成させるだけでなく、入力信号の
強度に事実上依存しないようにする。通常、第1制御信
号を調節して、各第1の差の値の第1積分への寄与を一
定の割合と等しくし、第1積分を減少させる。強い搬送
波信号の場合明白に、制御信号も大変大きく、2つの大
きい値の間に比較的小さい差が形成され、復調は大変感
度が良くなる。このことは、ディジタル振幅変調搬送波
信号の場合、特に有利である。
【0007】2値振幅変調搬送波信号の最も簡単な場合
において、搬送波信号をただ2つの値の一方とみなすこ
とができる場合、第2制御信号を、これら2つの値の間
の値になるように選択する。しかしながら、本発明のこ
の法則を、搬送波信号が幾つの値、例えば3つまたは4
つの異なった値の間で切り換わるディジタル振幅変調搬
送波信号に拡張することもできる。搬送波信号の個々の
関連する値間の異なった値を持つ幾つかの第2制御信号
を使用することができる。
【0008】各第1補助信号の積分への寄与は、搬送波
信号に重畳された妨害信号によって、特に影響を受け
る。この影響を軽減するために、本発明の他の実施例に
おいて、各第1の差の値を別々に積分して第3積分を形
成し、この第3積分を各補助信号の後で第1積分と結合
する。各第3積分を最大値に制限すれば、搬送波信号に
妨害が生じた場合、第1積分は僅かな誤差を生じるだけ
である。
【0009】第3積分の形成と、その第1積分との結合
とを、異なった時間セグメントにおいて行い、相互に影
響し合うのを回避するようにすべきである。この目的の
ために本発明の方法の変形例では、異なった時間セグメ
ントにおける第3積分の形成と、その第1積分との結合
とを、搬送波信号から得たクロック信号によって制御す
る。これは、搬送波信号から決定される第3積分の形成
を、時間的にずらして2つの積分の結合と同期して行う
ことを保証する最も簡単な方法である。
【0010】本発明の他の目的は、厳しい2次状態の場
合において、小さな妨害を有するディジタル振幅変調搬
送波信号を変調する回路配置を提供することである。
【0011】この2的を達成するために、本発明による
ディジタル振幅変調搬送波信号を変調する回路配置は、 − 搬送波信号のn番目毎の半波長から少なくとも1つ
の電気入力信号を発生する入力回路と、 − 前記入力信号から第1制御信号を減算し、ある符号
の第1差信号を出力する第1減算段と、 − 前記第1差信号を連続的に積分し、第1積分信号を
形成する第1積分器と、 − 前記第1積分信号を一定の割合によって周期的に減
少する高入力手段と、 − 前記第1制御信号と少なくとも1つの第2制御信号
とを前記第1積分信号から非線形関係によって形成する
第1制御手段と、 − 前記入力信号から前記第2制御信号を減算し、ある
符号の第2差信号を出力する第2減算段と、 − 前記第2差信号ごとに別々に積分し、第2積分信号
を形成する少なくとも1つの第2積分器と、 − 少なくとも1つの復調信号を前記第2積分信号から
得る第2制御手段とを具える。
【0012】第1減算段は、第1制御信号と入力信号と
の差を形成し、この差を連続的に積分して第1積分信号
を形成し、そこから制御信号を非線形方法で形成する。
このようにすると制御回路において、一方では妨害に対
しては感度が弱くなり、他方では搬送波信号の振幅変調
に対しては感度が強くなる。2値信号の復調に関して、
第2制御信号を調節して、第1制御信号より小さく、す
なわちこの信号と変調搬送波信号のより低いレベルとの
間になるようにする。いくつかのレベルを有するディジ
タル振幅変調搬送波信号を変調しようとする場合、対応
する複数の第2制御信号を使用すべきである。このよう
な場合、対応する数の他の減算器および積分器が必要と
なる。しかしながら異なった第2制御信号を発生させる
代わりに、搬送波信号から対応する振幅の異なった入力
信号を得て、常に同じ第2制御信号を使用することもで
きる。
【0013】ある符号の異なった信号の形成、例えば排
他的に正の異なった信号の形成を、他の符号の異なった
信号を禁止することによって行うか、減算段を、ある符
号の差信号のみを形成し、出力するように構成すること
によって行う。
【0014】本発明による回路配置の実施例では、明白
に減算段、積分器および他の要素を、従属した請求項に
おいて開示したように、キャパシタおよび電界効果トラ
ンジスタによって容易に実装することができる。非接触
データ記憶媒体の場合のように、搬送波信号が一定の最
大値に、制御された負荷を有する回路によって制限され
ている場合において、入力信号を、この負荷の制御信号
から導き、したがって電流によって表す。このような構
成に関して、積分比または時定数のような回路のすべて
の動的な特性が、容易にかつ確実に調節することができ
るキャパシタのキャパシタンスやトランジスタの特性の
みに依存することは、特に有利である。
【0015】本発明の実施例を、以下に図の参照と共に
詳細に記述する。
【0016】
【発明の実施の形態】説明を簡単にするために、以下に
記述した例を、2値振幅変調搬送波信号の復調に関連す
るものとする。
【0017】図1において、コイルまたは共振回路とし
て構成されたアンテナ8は、搬送波信号をピックアップ
し、この信号を装置10に印加する。この装置におい
て、アンテナから印加された電圧は、ほぼ一定の値の動
作電圧UB を形成する。この目的のために、実施上の理
由で、アンテナ電圧を、アンテナ電圧の半短絡回路であ
る制御された負荷を本質的に具えるリミッタ回路によっ
て制限する。このリミッタ回路は、導線9における電流
から得た制御信号を、本ブロック図における他の要素の
入力信号として出力する。
【0018】この入力信号を、2つの減算器22および
26と2つの積分器24および28とを具える第1のユ
ニット20に供給する。減算器22において、この入力
信号から、制御回路16によって入力端子23を経て供
給された第1制御信号を減算し、これら2つの信号の差
を積分器24において、本例においてはこの差が正であ
る限り積分し、負の差を禁止する。積分器24において
発生された信号を、積分信号としてユニット20の出力
端子25に出力する。
【0019】出力端子25を、第2ユニット30の入力
端子31に接続する。このユニットは、結合装置32と
他の積分器34とを具える。この結合装置32を、クロ
ック発生器12によって発生された導線13におけるク
ロック信号によって制御し、この目的のためにクロック
発生器12を導線9に接続する。結合装置32は、動作
するたびに、積分器34に、入力端子31における積分
信号に依存する値を供給する。
【0020】これを、出力端子25における積分信号を
どのように表すかによって、そして積分器34をどのよ
うに構成するかによって、種々の方法において実現する
ことができる。結合装置32の特に簡単な方法を、図3
の参照と共に以下に記述する。
【0021】積分器34において形成された積分信号
を、導線35を経て高入力装置36に供給する。この高
入力装置36も、導線13におけるクロック信号によっ
て制御し、第2積分信号からその一部を減算する。
【0022】導線35を、制御回路16に接続された第
2ユニット30の出力端子33にも接続する。この回路
は、第1制御信号を発生し、この信号を、第1ユニット
20内の減算器22に、入力端子23を経て供給する。
制御信号を、出力端子33における信号に非線形的に依
存して発生するために、この信号を、制御回路16にお
いてしきい値と比較して、出力端子33における値のほ
うがしきい値より高い場合には、本質的により大きい信
号を発生させる。したがって減算器22によって形成さ
れる差は減少し、積分器24から出力端子25に供給さ
れる信号もまた減少する。その結果、第1積分信号と合
成するときに、第2積分器34は、抽出器36によって
供給される信号より小さい信号を受ける。制御回路1
6、第1積分器ユニット20および第2積分器ユニット
24からなる制御ループが、その動作状態に達した場
合、制御信号は、第1積分器24が第2積分器34に抽
出器36によって得られる信号と正確に同じ大きさの信
号を供給するような値を有する。これは、少なくとも変
調されない場合に対して保ち、2値振幅変調の場合にお
いて、時間セグメントに対してより高い入力信号を本質
的に保持する。
【0023】図2は、入力信号Eの時間変化の例、変調
された部分の時間変化の例、および制御信号R1の時間
変化の例を示す。この図において、入力信号Eの正の半
波長のみを示す。なぜなら、負の半波長は処理されない
か、同様の構成の他の回路によって処理されるからであ
る。
【0024】第1に完全な振幅の搬送波の3つの半波長
を示し、制御信号R1は定常状態に達しており、この定
常状態においては入力信号Eのピークより僅かに下回っ
ている。ラインb)は、搬送波信号から得たクロック信
号を示す。ラインc)は、減算器22によって形成され
た差の値を示す。したがって、正の差の値のみを形成
し、負の差の値を形成しない、または処理しない。ライ
ンd)は、ラインc)の差の値から形成された積分を示
し、出力端子25における信号として考えられる。
【0025】図2のラインa)において、4番目から7
番目の半波長は、制御信号R1以下になるように、変調
によって最大値の30%程度に減少している。ライン
c)において見られるように、正の差の値はもはや生じ
ず、ラインb)に見られるクロック信号の各後縁に応じ
て、積分器34における積分の減少に従って、制御信号
R1は減少する。
【0026】その後に完全な振幅で発生する第1半波長
に応じて、差信号、すなわちラインc)に示すような高
い値の差信号が再び供給される。減算器22によって供
給されるこれらの差信号は、積分器24において差信号
の振幅に比例しない高い積分を形成する。なぜなら、積
分器24は、飽和値を有すると見なせるからである。こ
れも、搬送波信号に重畳されているどのような妨害信号
をも考慮した好適なステップである。積分器34におけ
る積分は、これらの積分によって増加し、制御信号R1
は再び増加する。おなじ時点において、次の差信号と、
したがってそれによって形成される積分とは、再び定常
状態が現れるまで、ますます小さくなる。
【0027】入力信号が変調された場合に減少する場
合、減算器22によって形成される正の差は、比較的に
言ってさらに減少するか、または図2のラインc)に見
られるようにゼロになり、したがって積分器24によっ
て出力端子25において発生される信号も、さらに減少
するかゼロになる。しかしながら、以下に記述する結合
装置32の実施例における場合のように、結合装置32
が、出力端子25と、したがって積分器24とに対して
無効効果を持っているとすると、出力端子25における
信号を簡単に利用することはできない。
【0028】したがって、図1における第1ユニット2
0は、第2減算器26と、それに接続された他の積分器
28とを具える。減算器26も入力信号を受け、入力端
子27を経て他の制御信号R2を制御回路16から受け
る。この他の制御信号を、図2におけるラインa)によ
って示されるように、R1に比例して僅かに小さくす
る。入力端子23および27に供給される双方の制御信
号を、大体において等しくしてもよいが、それは実際の
実施例の問題である。図1に示す実施例において、減算
器26は別々の制御信号を受け、出力端子29におい
て、半波長の積分の後ごとに、積分器28の信号を、導
線13におけるクロック信号によって、初期値または値
ゼロにリセットする。
【0029】復調信号には明らかに安定した信号が望ま
しいため、2値変調搬送波信号の場合において、出力端
子29を、2値記憶ユニットを好適には具える処理装置
14に接続する。このユニットは、出力端子29におけ
る信号状態を導線13における各クロック信号に応じて
引き継ぎ、安定した2値信号を出力端子15に出力す
る。
【0030】図3に示す詳細な回路図は、図1のブロッ
ク図と異なったブロックの実装を具える。以下に記述す
る他の要素も設けられている。図3の回路は、エンハン
スメント型電界効果トランジスタを使用して構成されて
いる。ここで、トランジスタのゲートの前面の小さな円
は、p型電界効果トランジスタが関係していることを示
し、他のトランジスタは、n型電界効果トランジスタで
ある。
【0031】アンテナ電圧用のリミッタ回路中の電流に
対応する導線9における入力信号を、トランジスタT1
に供給し、このトランジスタは、この信号を再び電流に
変換する。この信号電流を、2つの並列に接続されたト
ランジスタT1およびT12のドレインに供給する。こ
れらのトランジスタのソースを、動作電圧UB に接続す
る。トランジスタT12のゲートは、回路ノードRから
制御信号を受け、一方トランジスタT2のゲートを、そ
のドレインに接続し、かつトランジスタT3のゲートに
接続して、トランジスタT2およびT3が電流ミラーを
形成するようにする。したがってトランジスタT3は、
トランジスタT1によって入力信号から形成される電流
と、トランジスタT12によって供給される制御電流と
の差に等しい電流を供給する。この差電流は、キャパシ
タC2を充電する。したがってトランジスタT2、T3
およびT12は、図1の減算器22を構成し、一方キャ
パシタC2は、第1積分器24を構成する。
【0032】キャパシタC2とトランジスタT3との接
続部を、他のトランジスタT4を経てキャパシタC1の
一方の端子に接続する。このキャパシタC1のキャパシ
タンスは、キャパシタC2のキャパシタンスより十分に
大きい。キャパシタC1のこの端子を、他のトランジス
タT5を経てキャパシタC4の端子にも接続する。この
キャパシタC4のキャパシタンスは、キャパシタC1の
キャパシタンスより十分に小さい。2つのトランジスタ
T4およびT5を、インバータI1を経て、クロック発
生器12によって供給されるクロック導線13における
クロック信号によって制御する。クロック発生器12
を、図1の参照と共にすでに記述したように、入力信号
用の導線9に接続する。導線13におけるクロック信号
によって直接制御される他のトランジスタT6を、キャ
パシタC4に並列に接続する。
【0033】トランジスタT4が図1の結合装置32に
対応し、キャパシタC1が第1積分器34に対応し、キ
ャパシタC4およびトランジスタT6が高入力装置36
に対応することは明白である。
【0034】正の半波長が導線9において現れた場合、
トランジスタT1は、キャパシタC2を充電する信号電
流を、入力信号に従って、トランジスタT2およびT3
を具える電流ミラーを経て供給する。同時に、キャパシ
タC4を、トランジスタT6を経て放電する。この半波
長の後、トランジスタT1およびT6をターンオフし、
トランジスタT4およびT5をインバータI1を経てタ
ーンオンして、3つのキャパシタC1、C2およびC4
のすべてを互いに結合し、すべてのキャパシタを同じ電
圧に充電する。しかしながら、これらのキャパシタのキ
ャパシタンスは異なっているため、これらのキャパシタ
ンスは、異なった量だけ充電される。電圧を一定に保つ
ために、その前に放電されたキャパシタC4によって引
き出された電荷と同じ量の電荷を、キャパシタC2から
キャパシタC1に供給しなければならない。
【0035】キャパシタC1の両端間の電圧を、トラン
ジスタT10のゲートに印加する。このトランジスタT
10のドレインを、トランジスタT11のドレインおよ
びゲートに接続する。したがって、このトランジスタT
11は、回路ノードRを介してトランジスタT12およ
びT13と協働して、2つの電流出力端子を有する電流
ミラーとして動作する。キャパシタC1の両端間の電圧
が、トランジスタT10がターンオンされて電流を供給
するほど高くなった場合、トランジスタT11、T12
およびT13の幾何学的な比に依存して、この電流を後
者の2つのトランジスタの出力端子にも供給する。トラ
ンジスタT12によって発生される電流を、すでに記述
したようにトランジスタT1の電流から減算する。この
ようにして、トランジスタT10は、キャパシタC1の
両端間の電圧を制御電流に変換する非線型要素を構成す
る。
【0036】トランジスタT13によって供給される電
流を、入力信号を伝送する導線を経て制御されるトラン
ジスタT21の電流から減算し、この電流差を、トラン
ジスタT22に供給する。トランジスタT22のドレイ
ンを、そのゲートとトランジスタT23のゲートとに接
続する。この結果、前記電流差がトランジスタT23の
出力端子に現れ、キャパシタC3を充電する。2値変調
RF信号の適切な復調のために、キャパシタC3の両端
間の電圧を、一方の変調値に対しては出来るだけ高く、
他方の変調値に対しては出来るだけ低くすべきである。
このようにするためには、例えば、トランジスタT13
がトランジスタT12より僅かに小さい表面を持ち、し
たがってより小さい制御電流を供給するようにして、ト
ランジスタT21およびT13によって形成される減算
器における電流差か、それによって供給され図1の減算
器26に対応する電流が、トランジスタT1およびT1
2によって供給される電流差より大きくなるようにす
る。その代わりに、トランジスタT21が、同じ入力信
号に対してトランジスタT1より大きい電流を供給する
か、キャパシタC3のキャパシタンスをより小さくなる
ように選択することもできる。どの場合においても、キ
ャパシタC3が2値変調搬送波信号の一方の値に対して
トランジスタT23が飽和するまで完全に充電され、搬
送波信号の他方の変調値に対して、電流差が負になる、
すなわちトランジスタT22と、したがってトランジス
タT23とがいかなる電流も伝送せず、キャパシタC3
が少しも充電されないことが保証されなければならな
い。
【0037】キャパシタC3を、DフリップフロップF
1のデータ入力端子に接続し、かつトランジスタT29
を経て規準電位に接続する。キャパシタC3の各充電の
後、すなわち導線9における入力信号の各対応する半波
長の後、導線13におけるクロック信号は、キャパシタ
C3のその瞬間の信号状態をフリップフロップF1にイ
ンバータI1を経て転送し、同じ時点か僅かに遅く、キ
ャパシタC3をトランジスタT29を経て放電して、明
確な初期状態を、次の充電動作の前に生じさせる。変調
搬送波信号の同じ信号レベルと、したがって入力端子9
における入力信号とが、いくつかの順次の半波長の間存
在する場合、フリップフロップF1は、一定の信号を出
力端子15に供給する。
【0038】原則的には、上述した方法において1つま
たは複数の制御信号を供給するために、キャパシタC1
をキャパシタC2と結合することができ、トランジスタ
T4を直接の接続に置き換えることができる。しかしな
がらこのような構成は、上述した回路配置とおなじよう
な妨害に対する抵抗性を示さない。なぜなら、常に考慮
しなければならない振幅変調搬送波信号中の妨害は、キ
ャパシタC1の両端間の電圧を大変急速に十分増加させ
るからである。図示した回路配置において、妨害の場合
においてキャパシタC2のみを、トランジスタT3が飽
和するまで完全に充電する。キャパシタC1およびC2
のキャパシタンスの対応する比の場合において、キャパ
シタC1の両端間の最大電圧変化を小さくするだけで、
制御ループは妨害されない。
【0039】回路の動的特性、特に制御の時定数を、十
分正確に製造することができるキャパシタのキャパシタ
ンスの比によって排他的に決定することを、前記から明
らかにする。第1積分、すなわちキャパシタC1の両端
間の電圧と、トランジスタT12およびT13の電流に
対応する制御信号との関係の非線形特性を、十分正確に
設計することができるトランジスタT10の入力特性に
よって形成する。明らかに、絶対規準値は、復調に必要
ない。
【0040】上述したことは、2値振幅変調搬送波信号
の復調に関するものである。ディジタル変調、例えば3
値または4値変調の場合において、搬送波を、瞬間の最
大値に関して2つまたは3つの異なった値に減少するこ
とができる場合、対応するより多くの第2減算回路およ
び第2積分器が必要になる。
【0041】上述した回路は、搬送波信号の一方の半波
長のみを利用する。信頼性を増すために、対応するよう
に構成された回路を使用することによって搬送波信号の
他方の負の振幅を使用することが有効である。リミッタ
回路は、アンテナ信号の両方の半波長を制限しなければ
ならないため、対応する制御信号も両方の半波長に使用
でき、搬送波信号の対応する他方の半波長用の制御信号
を追加の回路に使用することができる。
【図面の簡単な説明】
【図1】 本発明による回路配置のブロック図である。
【図2】 図1のブロック図において生じる種々の信号
の時間図である。
【図3】 図1のブロック図におけるブロックのキャパ
シタおよび電界効果トランジスタによる実装を示す線図
である。
【符号の説明】
8 アンテナ 9、13、35 導線 10 装置 12 クロック発生器 14 処理装置 15、25、29、33 出力端子 16 制御回路 20 ユニット 22、26 減算器 23、27、31 入力端子 24、28、34 積分器 30 第2ユニット 32 結合装置 36 高入力装置

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 ディジタル振幅変調搬送波信号を復調す
    る方法において、以下のステップ、 − 第1制御信号と搬送波信号のn番目毎の半波長から
    得た補助信号とのある符号の差から第1の差の値を形成
    する、 − 前記第1の差の値を連続的に積分し、第1積分を形
    成する、 − 前記第1積分を一定の割合によって周期的に減少す
    る、 − 前記第1制御信号と、それに比例する少なくとも1
    つの第2制御信号とを、前記第1積分の値に非線形的に
    依存するように制御する、 − すべての前記第2制御信号と前記補助信号とのある
    符号の差から第2の差の値を形成する、 − すべての前記第2の差の値を別々に積分し、少なく
    とも1つの第2積分の列を形成する、 − 前記第2積分の列から少なくとも1つの復調信号を
    発生する、を具えることを特徴とするディジタル振幅変
    調搬送波信号を復調する方法。
  2. 【請求項2】 請求項1に記載のディジタル振幅変調搬
    送波信号を復調する方法において、前記各第1の差の値
    を別々に積分して第3積分を形成し、この第3積分を前
    記各補助信号の後で前記第1積分と結合することを特徴
    とするディジタル振幅変調搬送波信号を復調する方法。
  3. 【請求項3】 請求項2に記載のディジタル振幅変調搬
    送波信号を復調する方法において、異なった時間セグメ
    ントにおける前記第3積分の形成と、その前記第1積分
    との結合とを、前記搬送波信号から得たクロック信号に
    よって制御することを特徴とするディジタル振幅変調搬
    送波信号を復調する方法。
  4. 【請求項4】 ディジタル振幅変調搬送波信号を復調す
    る回路配置において、 − 搬送波信号のn番目毎の半波長から少なくとも1つ
    の電気入力信号を発生する入力回路(10)と、 − 前記入力信号から第1制御信号を減算し、ある符号
    の第1差信号を出力する第1減算段(22)と、 − 前記第1差信号を連続的に積分し、第1積分信号を
    形成する第1積分器(34)と、 − 前記第1積分信号を一定の割合によって周期的に減
    少する高入力手段(36)と、 − 前記第1制御信号と少なくとも1つの第2制御信号
    とを前記第1積分信号から非線形関係によって形成する
    第1制御手段(16)と、 − 前記入力信号から前記第2制御信号を減算し、ある
    符号の第2差信号を出力する第2減算段(26)と、 − 前記第2差信号ごとに別々に積分し、第2積分信号
    を形成する少なくとも1つの第2積分器(28)と、 − 少なくとも1つの復調信号を前記第2積分信号から
    得る第2制御手段(14,F1)とを具える
  5. 【請求項5】 請求項4に記載のディジタル振幅変調搬
    送波信号を復調する回路配置において、 − すべての前記第1差信号を別々に積分し、第3積分
    信号を形成する第3積分器(24)と、 − すべての前記第3積分信号を前記第1積分信号に前
    記第1差信号の後ごとに結合する結合手段(32)とを
    具えることを特徴とするディジタル振幅変調搬送波信号
    を復調する回路配置。
  6. 【請求項6】 請求項5に記載のディジタル振幅変調搬
    送波信号を復調する回路配置において、少なくとも前記
    高入力手段(36)および前記結合手段(32)を制御
    するために、前記搬送波信号から周期的なクロック信号
    を発生するクロック制御手段(12)を設けたことを特
    徴とするディジタル振幅変調搬送波信号を復調する回路
    配置。
  7. 【請求項7】 請求項5に記載のディジタル振幅変調搬
    送波信号を復調する回路配置において、前記第1積分器
    (34)が第1キャパシタ(C1)を具え、前記第3積
    分器(24)が第2キャパシタ(C2)を具え、前記第
    1および第2積分信号の結合を形成するために、前記第
    1およびだい2キャパシタ(C1,C2)を周期的に接
    続するスイッチ(T4)を設けたことを特徴とするディ
    ジタル振幅変調搬送波信号を復調する回路配置。
  8. 【請求項8】 請求項7に記載のディジタル振幅変調搬
    送波信号を復調する回路配置において、前記第1キャパ
    シタ(C1)の両端間の電位に非線型的に依存する値の
    少なくとも1つの第1制御電流を第1制御電流端子にお
    いて発生するために、前記第1キャパシタ(C1)を電
    界効果トランジスタ(T10)の非線形特性を介して第
    1電流ミラー(T11,T12,T13)の制御入力端
    子に接続し、前記入力信号用制御入力端子を有し、前記
    入力信号に依存した値で、前記第1制御電流と反対方向
    の電流を出力端子に発生する第1電流発生器(T1)を
    設け、前記第1電流発生器(T1)の出力端子を、前記
    第1制御電流出力端子と、前記第1キャパシタ(C1)
    に接続された電流出力端子を有する第2電流ミラー(T
    2,T3)の制御入力端子とに接続したことを特徴とす
    るディジタル振幅変調搬送波信号を復調する回路配置。
  9. 【請求項9】 請求項8に記載のディジタル振幅変調搬
    送波信号を復調する回路配置において、前記第1および
    第2電流ミラー(T11,T12,T13;T2,T
    3)を、ある導電型の電界効果トランジスタで構成し、
    前記第1電流発生器(T1)を、他の導電型の電界効果
    トランジスタで構成したことを特徴とするディジタル振
    幅変調搬送波信号を復調する回路配置。
  10. 【請求項10】 請求項8に記載のディジタル振幅変調
    搬送波信号を復調する回路配置において、前記第1電流
    ミラー(T11,T12,T13)が第2制御電流を第
    2制御電流出力端子に発生するように構成し、前記第2
    積分器(28)が第3キャパシタ(C3)を具え、前記
    第2減算器(26)が、 − 前記入力信号用制御入力端子と、信号電流を供給す
    る電流出力端子とを有する第2電流発生器(T21)
    と、 − 前記第2電流発生器(T21)の出力端子および前
    記第2制御電流出力端子に接続された制御入力端子と、
    前記第3キャパシタ(C3)に接続された出力端子とを
    有する第3電流ミラー(T22,T23)とを具え、前
    記第2制御手段(14,F1)を前記第3キャパシタ
    (C3)に接続したことを特徴とするディジタル振幅変
    調搬送波信号を復調する回路配置。
JP7226550A 1994-09-03 1995-09-04 ディジタル振幅変調搬送波信号を復調する方法および回路配置 Abandoned JPH0884164A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4431522A DE4431522A1 (de) 1994-09-03 1994-09-03 Verfahren und Schaltungsanordnung zum Demodulieren eines digital amplitudenmodulierten Trägersignals
DE4431522:8 1994-09-03

Publications (1)

Publication Number Publication Date
JPH0884164A true JPH0884164A (ja) 1996-03-26

Family

ID=6527416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7226550A Abandoned JPH0884164A (ja) 1994-09-03 1995-09-04 ディジタル振幅変調搬送波信号を復調する方法および回路配置

Country Status (4)

Country Link
US (1) US5652768A (ja)
EP (1) EP0700190A1 (ja)
JP (1) JPH0884164A (ja)
DE (1) DE4431522A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4427445C1 (de) * 1994-08-03 1995-12-14 Happich Gmbh Gebr Lagervorrichtung, insbesondere für schwenkbar gelagerte Sonnenblenden von Fahrzeugen
US5940447A (en) * 1996-08-30 1999-08-17 Motorola, Inc. Wireless powered communication device using power signal sampling and method
US6151373A (en) * 1997-04-03 2000-11-21 At&T Corp. Weak signal resolver
DE102004014203B4 (de) * 2004-03-23 2006-02-02 Infineon Technologies Ag Kontaktloser Datenträger mit Stromdemodulation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010906A (ja) * 1973-05-28 1975-02-04
FR2419614A1 (fr) * 1978-03-10 1979-10-05 Cit Alcatel Circuit de recuperation de la porteuse d'un signal numerique synchrone transmis par modulation d'amplitude
US4484154A (en) * 1981-09-04 1984-11-20 Rockwell International Corporation Frequency control with a phase-locked-loop

Also Published As

Publication number Publication date
DE4431522A1 (de) 1996-03-07
EP0700190A1 (de) 1996-03-06
US5652768A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
JP3745517B2 (ja) タイミング回路
JP4209924B2 (ja) 信号処理回路
US4415862A (en) Pulse width modulation amplifier
JP3473492B2 (ja) Ask変調器およびそれを用いた通信装置
US5200716A (en) Cut-off frequency automatic adjusting filter
JPH10200342A (ja) バイアス電圧供給回路
JPH0884164A (ja) ディジタル振幅変調搬送波信号を復調する方法および回路配置
US2864888A (en) Automatic gain control circuits
US3868574A (en) Arrangement for the transmission of information signals by pulse code modulation
US6278301B1 (en) Circuit and method for modulating the base frequency of a waveform generator
JPH0437617B2 (ja)
US4224578A (en) Gain control
GB2212350A (en) A modified cascode amplifier
US6525568B2 (en) Circuit for the demodulation of the logic signal transmitted by analog channels
EP0217457A1 (en) Angle demodulator
US3393363A (en) Amplifying means employing pulse width modulation
CA1235516A (en) Circuit arrangement for converting an a.c. signal into a binary signal
JP3338708B2 (ja) テレビジョン信号の振幅制御回路
EP0892493A1 (en) Amplitude and phase demodulator circuit for signals with very low modulation index
US7308239B2 (en) Receiver for receiving amplitude shift keying signal
EP2747277B1 (fr) Dispositif de démodulation
JP3795626B2 (ja) 受信回路
US6792288B1 (en) Analog interface for autonomous data exchange circuit
US5440261A (en) Electronic device with low current consumption
US20240230379A9 (en) Reading device for capacitive sensing element

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040721