JPH07212419A - クロック抽出装置 - Google Patents
クロック抽出装置Info
- Publication number
- JPH07212419A JPH07212419A JP6002001A JP200194A JPH07212419A JP H07212419 A JPH07212419 A JP H07212419A JP 6002001 A JP6002001 A JP 6002001A JP 200194 A JP200194 A JP 200194A JP H07212419 A JPH07212419 A JP H07212419A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- detected
- signal
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 本発明は高いＳ／Ｎのクロック信号が得られ
るよう改良したクロック抽出装置を提供することを目的
とする。 【構成】 π／４シフトＱＰＳＫ信号よりクロック同期
信号を抽出するクロック抽出装置において、入力搬送波
の相対位相を検出する相対位相検出手段と、出力される
相対位相の２分１シンボル前の位相との差を求める減算
手段と、位相差が所定の位相差を検出する位相差識別手
段と、位相差識別手段よりの検出出力に基づいて参照信
号を発生する参照信号発生手段と、を備える。
るよう改良したクロック抽出装置を提供することを目的
とする。 【構成】 π／４シフトＱＰＳＫ信号よりクロック同期
信号を抽出するクロック抽出装置において、入力搬送波
の相対位相を検出する相対位相検出手段と、出力される
相対位相の２分１シンボル前の位相との差を求める減算
手段と、位相差が所定の位相差を検出する位相差識別手
段と、位相差識別手段よりの検出出力に基づいて参照信
号を発生する参照信号発生手段と、を備える。
Description
【０００１】
【産業上の利用分野】本発明はπ／４シフトＱＰＳＫ
（Quadrature Phase Shift Keying ）変調された信号よ
りディジタル信号を再生するために必要なクロック同期
信号を抽出するクロック抽出装置に関する。
（Quadrature Phase Shift Keying ）変調された信号よ
りディジタル信号を再生するために必要なクロック同期
信号を抽出するクロック抽出装置に関する。
【０００２】
【従来の技術】π／４シフトＱＰＳＫ変調においては、
図４（Ａ）に示すように、入力される２個のディジタル
信号の信号値によって、現在の位相より下記の位相に搬
送波の位相が変化する。
図４（Ａ）に示すように、入力される２個のディジタル
信号の信号値によって、現在の位相より下記の位相に搬
送波の位相が変化する。
【０００３】 入力信号「００」のときはπ／４ 入力信号「０１」のときは３π／４ 入力信号「１１」のときは−３π／４ 入力信号「１０」のときは−π／４ ・・・（１） すなわち、図４（Ａ）に示すように、現在の搬送波の位
相が「Ａ」であるならば、次に入力されるディジタル信
号が「００」ならば「Ｂ」に、「０１」ならば「Ｄ」
に、「１１」ならば「Ｆ」に、また「１０」ならば
「Ｈ」で示す位相となる。
相が「Ａ」であるならば、次に入力されるディジタル信
号が「００」ならば「Ｂ」に、「０１」ならば「Ｄ」
に、「１１」ならば「Ｆ」に、また「１０」ならば
「Ｈ」で示す位相となる。
【０００４】従来、このようなπ／４シフトＱＰＳＫ信
号よりクロック周期信号を抽出する方法としては、π／
４シフトＱＰＳＫ信号をダイオードで検波して濾波器に
通してクロック成分を抽出していた。
号よりクロック周期信号を抽出する方法としては、π／
４シフトＱＰＳＫ信号をダイオードで検波して濾波器に
通してクロック成分を抽出していた。
【０００５】
【発明が解決しようとする課題】前述したように、従来
のπ／４シフトＱＰＳＫ信号よりのクロック抽出は、π
／４シフトＱＰＳＫされた搬送波を検波してクロックを
抽出するようにしていた。
のπ／４シフトＱＰＳＫ信号よりのクロック抽出は、π
／４シフトＱＰＳＫされた搬送波を検波してクロックを
抽出するようにしていた。
【０００６】π／４シフトＱＰＳＫ信号は、図４（Ａ）
に示すように、位相の変化において振幅が０となる点
（図４（Ａ）のＩ軸とＱ軸との交点）を通らないため、
振幅変調の変調度が浅くなる。このため、搬送波を検波
した信号に含まれるクロック信号成分は小さくなり、Ｓ
／Ｎの良いクロック信号を抽出することができなかっ
た。
に示すように、位相の変化において振幅が０となる点
（図４（Ａ）のＩ軸とＱ軸との交点）を通らないため、
振幅変調の変調度が浅くなる。このため、搬送波を検波
した信号に含まれるクロック信号成分は小さくなり、Ｓ
／Ｎの良いクロック信号を抽出することができなかっ
た。
【０００７】本発明は高いＳ／Ｎのクロック信号が得ら
れるよう改良したクロック抽出装置を提供することを目
的とする。
れるよう改良したクロック抽出装置を提供することを目
的とする。
【０００８】
【課題を解決するための手段】前述した課題を解決する
ために本発明が採用した手段を説明する。π／４シフト
ＱＰＳＫ信号よりクロック同期信号を抽出するクロック
抽出装置において、前記π／４シフトＱＰＳＫ信号の搬
送波の相対位相を検出する相対位相検出手段と、前記相
対位相検出手段より出力される位相の２分１Ｔ（シンボ
ル周期）前の位相との差を求める減算手段と、前記減算
手段より所定の位相差を検出する位相差識別手段と、前
記位相差識別手段よりの検出出力に基づいて参照信号を
発生する参照信号発生手段と、を備える。
ために本発明が採用した手段を説明する。π／４シフト
ＱＰＳＫ信号よりクロック同期信号を抽出するクロック
抽出装置において、前記π／４シフトＱＰＳＫ信号の搬
送波の相対位相を検出する相対位相検出手段と、前記相
対位相検出手段より出力される位相の２分１Ｔ（シンボ
ル周期）前の位相との差を求める減算手段と、前記減算
手段より所定の位相差を検出する位相差識別手段と、前
記位相差識別手段よりの検出出力に基づいて参照信号を
発生する参照信号発生手段と、を備える。
【０００９】
【作用】相対位相検出手段ではπ／４シフトＱＰＳＫさ
れた搬送波の相対位相を検出する。減算手段では相対位
相検出手段で検出された位相と２分１シンボル前に検出
された位相との差を求めて出力する。
れた搬送波の相対位相を検出する。減算手段では相対位
相検出手段で検出された位相と２分１シンボル前に検出
された位相との差を求めて出力する。
【００１０】位相差識別手段では減算手段より出力され
る所定の位相差を検出して出力する。参照信号発生手段
では位相差検出手段で検出された出力に基づいて参照信
号を出力する。
る所定の位相差を検出して出力する。参照信号発生手段
では位相差検出手段で検出された出力に基づいて参照信
号を出力する。
【００１１】以上のように、入力信号の搬送波の相対位
相が検出し、検出された位相の２分の１シンボル前の位
相との差を求め、この差信号より所定の位相差を検出し
て参照信号を出力するようにしたので、参照信号は確実
に出力され、Ｓ／Ｎの高いクロックが抽出できる。
相が検出し、検出された位相の２分の１シンボル前の位
相との差を求め、この差信号より所定の位相差を検出し
て参照信号を出力するようにしたので、参照信号は確実
に出力され、Ｓ／Ｎの高いクロックが抽出できる。
【００１２】
【実施例】本発明の一実施例を図１〜図３を参照して説
明する。図１は本発明の実施例の構成図、図２は同実施
例の相対位相検出部の具体例、図３は同実施例の位相差
検出部および参照信号発生部の具体例である。
明する。図１は本発明の実施例の構成図、図２は同実施
例の相対位相検出部の具体例、図３は同実施例の位相差
検出部および参照信号発生部の具体例である。
【００１３】図１において、１は相対位相検出部、２は
Ｔ／２遅延回路、３は減算回路、４は位相差識別部、５
は参照信号発生部、６は可変電圧制御発振器（ＶＣＯ）
である。相対位相検出部１は、図２に示すように、振幅
制限器（ＬＩＭ）１１、立上検出回路１２、発振器１
３、カウンタ１４および１５、減算回路１６で構成され
る。
Ｔ／２遅延回路、３は減算回路、４は位相差識別部、５
は参照信号発生部、６は可変電圧制御発振器（ＶＣＯ）
である。相対位相検出部１は、図２に示すように、振幅
制限器（ＬＩＭ）１１、立上検出回路１２、発振器１
３、カウンタ１４および１５、減算回路１６で構成され
る。
【００１４】π／４シフトされたＰＳＫされた信号は、
ＬＩＭ１１で搬送波の振幅がスライスされて矩形波の搬
送波が出力される。立上検出回路１２はＬＩＭ１１より
出力される矩形波の搬送波の立上りを検出し、立上りが
検出されるとカウンタ１４のカウント値をリセットす
る。
ＬＩＭ１１で搬送波の振幅がスライスされて矩形波の搬
送波が出力される。立上検出回路１２はＬＩＭ１１より
出力される矩形波の搬送波の立上りを検出し、立上りが
検出されるとカウンタ１４のカウント値をリセットす
る。
【００１５】発振器１３の発振周波数はＬＩＭ１１に入
力されるπ／４シフトＰＳＫ信号の搬送波の周波数とシ
フト周波数の和のｍ倍（例えば３２倍）の周波数を発振
させる。すなわち、発振器１３の発振周波数ｆOSC は ｆOSC ＝ｍ（ｆPSK ＋ｆS ） ・・・（２） ただし、ｆPSK は入力搬送波周波数 ｆS ＝１／（８Ｔ） ・・・（３） なる周波数を発振する。
力されるπ／４シフトＰＳＫ信号の搬送波の周波数とシ
フト周波数の和のｍ倍（例えば３２倍）の周波数を発振
させる。すなわち、発振器１３の発振周波数ｆOSC は ｆOSC ＝ｍ（ｆPSK ＋ｆS ） ・・・（２） ただし、ｆPSK は入力搬送波周波数 ｆS ＝１／（８Ｔ） ・・・（３） なる周波数を発振する。
【００１６】π／４シフトＱＰＳＫ信号は、式（１）で
示したように、ＱＰＳＫ信号の搬送波に対して１Ｔ（シ
ンボル周期）毎に位相をπ／４進めた位相関係になって
いる。すなわち、８シンボルで搬送波の位相は３６０度
進む。この位相進み分を補正したのが式（３）で示すｆ
S である。
示したように、ＱＰＳＫ信号の搬送波に対して１Ｔ（シ
ンボル周期）毎に位相をπ／４進めた位相関係になって
いる。すなわち、８シンボルで搬送波の位相は３６０度
進む。この位相進み分を補正したのが式（３）で示すｆ
S である。
【００１７】なお、式（１）の変調則は、１シンボル毎
にπ／４遅らせても成立し、この場合は式（３）のｆS
をｆPSK より減ずるようにすればよい。カウンタ１５は
ｍ個のカウント数で０にリセットされて繰返される。し
たがって、カウンタ１５のカウント値はＬＩＭに入力さ
れる信号がπ／４シフトＰＳＫ変調されていない搬送波
の１周期の位相をｍ等分した相対位相を表わしている。
にπ／４遅らせても成立し、この場合は式（３）のｆS
をｆPSK より減ずるようにすればよい。カウンタ１５は
ｍ個のカウント数で０にリセットされて繰返される。し
たがって、カウンタ１５のカウント値はＬＩＭに入力さ
れる信号がπ／４シフトＰＳＫ変調されていない搬送波
の１周期の位相をｍ等分した相対位相を表わしている。
【００１８】一方カウンタ１４は立上検出回路１２で立
上りが検出されるとカウント値が０にリセットされる。
減算回路１６では、 Ｃ16＝［Ｃ15−Ｃ14］mod.（ｍ） ただし、Ｃ16は減算回路１６の出力値 Ｃ15はカウンタ１５のカウント値 Ｃ14はカウンタ１４のカウント値 mod.（ｍ）はｍを法とした減算 ・・・（４） なる減算を行なって減算結果Ｃ16を出力する。
上りが検出されるとカウント値が０にリセットされる。
減算回路１６では、 Ｃ16＝［Ｃ15−Ｃ14］mod.（ｍ） ただし、Ｃ16は減算回路１６の出力値 Ｃ15はカウンタ１５のカウント値 Ｃ14はカウンタ１４のカウント値 mod.（ｍ）はｍを法とした減算 ・・・（４） なる減算を行なって減算結果Ｃ16を出力する。
【００１９】したがって、減算回路１６の出力には、カ
ウンタ１５で示される位相を基準にしたＬＩＭ１１に入
力されるπ／４シフトＰＳＫ信号の搬送波の位相が出力
される。相対位相検出部１で検出された位相は、図１に
示すように、Ｔ／２遅延回路２および減算回路３に入力
される。
ウンタ１５で示される位相を基準にしたＬＩＭ１１に入
力されるπ／４シフトＰＳＫ信号の搬送波の位相が出力
される。相対位相検出部１で検出された位相は、図１に
示すように、Ｔ／２遅延回路２および減算回路３に入力
される。
【００２０】Ｔ／２遅延回路２は、入力された位相値を
２分１Ｔ（Ｔ＝シンボル周期）遅らせて出力し、減算回
路３に入力する。減算回路３では、 Ｃ3 ＝［Ｃ16−Ｃ16T/2 ］mod.（ｍ） ただし、Ｃ3 は減算回路３の出力値 Ｃ16T/2 はＴ／２遅延回路２の出力値 ・・・（５） なる減算を行なって位相差Ｃ3 を出力する。
２分１Ｔ（Ｔ＝シンボル周期）遅らせて出力し、減算回
路３に入力する。減算回路３では、 Ｃ3 ＝［Ｃ16−Ｃ16T/2 ］mod.（ｍ） ただし、Ｃ3 は減算回路３の出力値 Ｃ16T/2 はＴ／２遅延回路２の出力値 ・・・（５） なる減算を行なって位相差Ｃ3 を出力する。
【００２１】相対位相検出部１より出力される位相は図
４（Ｂ）で示す点「Ｐ」が点「Ａ」より点「Ｄ」に移動
するときの原点となす角「θ」の相対位相となる。すな
わち、現在のπ／４シフトＰＳＫ波の搬送波の位相が点
「Ａ」であり、次に入力されるディジタル信号が「０
１」であるならば、現在の搬送波の位相より３π／４遅
れた位相である点「Ｄ」にＴ時間後に到達する。
４（Ｂ）で示す点「Ｐ」が点「Ａ」より点「Ｄ」に移動
するときの原点となす角「θ」の相対位相となる。すな
わち、現在のπ／４シフトＰＳＫ波の搬送波の位相が点
「Ａ」であり、次に入力されるディジタル信号が「０
１」であるならば、現在の搬送波の位相より３π／４遅
れた位相である点「Ｄ」にＴ時間後に到達する。
【００２２】したがって、減算回路１６より出力される
相対位相Ｃ16は図５（Ａ）に示すように変化し、また、
ディジタル信号が「０１」を繰返した場合は、減算回路
３より出力される位相差Ｃ3 は図５（Ｂ）に示すように
変化する。なお、図５（Ｃ）は発振器１３の発振周波数
ｆOSC を、式（３）で示したｆSを補正しなかった場合
の相対位相Ｃ16を、また（Ｄ）は位相差Ｃ3 を参考とし
て示している。
相対位相Ｃ16は図５（Ａ）に示すように変化し、また、
ディジタル信号が「０１」を繰返した場合は、減算回路
３より出力される位相差Ｃ3 は図５（Ｂ）に示すように
変化する。なお、図５（Ｃ）は発振器１３の発振周波数
ｆOSC を、式（３）で示したｆSを補正しなかった場合
の相対位相Ｃ16を、また（Ｄ）は位相差Ｃ3 を参考とし
て示している。
【００２３】図６は、縦軸の［０１］〜［１１］は現在
のディジタル信号の入力値を、横軸［０１］〜［１１］
は次のディジタル信号の入力値を示し、現在より次のデ
ィジタル信号でπ／４シフトＰＳＫされた時の位相差Ｃ
3 を示している。位相差識別部４は、図３に示すよう
に、π／４立上検出回路４１、−π／２立上検出回路４
２および−π／８立上検出回路４３で構成される。
のディジタル信号の入力値を、横軸［０１］〜［１１］
は次のディジタル信号の入力値を示し、現在より次のデ
ィジタル信号でπ／４シフトＰＳＫされた時の位相差Ｃ
3 を示している。位相差識別部４は、図３に示すよう
に、π／４立上検出回路４１、−π／２立上検出回路４
２および−π／８立上検出回路４３で構成される。
【００２４】また、参照信号発生部５は、図３に示すよ
うに、Ｔ／２遅延回路（Ｔ／２Ｄ）５１および５２、３
Ｔ／４遅延回路（３Ｔ／４Ｄ）５３、Ｔ遅延回路（１Ｔ
Ｄ）５４〜５６、フリップフロップ（Ｆ／Ｆ）５７、オ
ア回路５０，５８および５９で構成される。
うに、Ｔ／２遅延回路（Ｔ／２Ｄ）５１および５２、３
Ｔ／４遅延回路（３Ｔ／４Ｄ）５３、Ｔ遅延回路（１Ｔ
Ｄ）５４〜５６、フリップフロップ（Ｆ／Ｆ）５７、オ
ア回路５０，５８および５９で構成される。
【００２５】Ｔ／２Ｄ，３Ｔ／４Ｄおよび１ＴＤは、そ
れぞれ、２分１、４分の３および１シンボル時間遅延さ
せる回路であり、例えばシフトレジスタで構成され、入
力信号をシフトして遅延させる。いま、図７に示すよう
に、「０１」が繰返えされる変調波が入力されると、減
算回路３の出力にはπ／４を中心とした信号が出力され
る。
れぞれ、２分１、４分の３および１シンボル時間遅延さ
せる回路であり、例えばシフトレジスタで構成され、入
力信号をシフトして遅延させる。いま、図７に示すよう
に、「０１」が繰返えされる変調波が入力されると、減
算回路３の出力にはπ／４を中心とした信号が出力され
る。
【００２６】π／４検出回路４１では、減算回路３より
出力される位相差信号のπ／４を判定し、その立上り時
点でパルスを出力する。π／４立上り時点は、信号の中
間点であるので、Ｔ／２Ｄ５１でＴ／２時間させ信号の
変換点に一致させる。
出力される位相差信号のπ／４を判定し、その立上り時
点でパルスを出力する。π／４立上り時点は、信号の中
間点であるので、Ｔ／２Ｄ５１でＴ／２時間させ信号の
変換点に一致させる。
【００２７】また、「０１」と「００」が交互に繰返さ
れる場合は図８で示すようになる。この場合は、シンボ
ルが「００」の期間ではπ／４立上検出回路４１の出力
には検出出力が発生されない。したがって、１ＴＤ５４
によって、Ｔ／２Ｄ５１の出力を１Ｔ遅延させて出力す
る。
れる場合は図８で示すようになる。この場合は、シンボ
ルが「００」の期間ではπ／４立上検出回路４１の出力
には検出出力が発生されない。したがって、１ＴＤ５４
によって、Ｔ／２Ｄ５１の出力を１Ｔ遅延させて出力す
る。
【００２８】このように１ＴＤ５４を接続すると、図７
で説明したように、各シンボル期間にπ／４立上が検出
される場合は、オア回路５０にはＴ／２Ｄ５１出力と１
ＴＤ５４出力との２個のパルスが入力される。このよう
に連続してπ／４立上が検出される場合は、後続するπ
／４立上が検出されると、オア回路５８を介して１ＴＤ
５４で遅延されている信号をクリアして、Ｔ／２Ｄ５１
の出力のみをオア回路５０に入力させている。
で説明したように、各シンボル期間にπ／４立上が検出
される場合は、オア回路５０にはＴ／２Ｄ５１出力と１
ＴＤ５４出力との２個のパルスが入力される。このよう
に連続してπ／４立上が検出される場合は、後続するπ
／４立上が検出されると、オア回路５８を介して１ＴＤ
５４で遅延されている信号をクリアして、Ｔ／２Ｄ５１
の出力のみをオア回路５０に入力させている。
【００２９】−π／２立上検出回路４２は、π／４立上
り検出回路４１と同様に、−π／２立上を検出してパル
スを出力する。出力されたパルスは、Ｔ／２Ｄ５２でＴ
／２遅延されてオア回路５０に出力すると共に、Ｔ／２
Ｄ５２よりの出力を１ＴＤ５５で１Ｔ遅延させてオア回
路５０に出力する。
り検出回路４１と同様に、−π／２立上を検出してパル
スを出力する。出力されたパルスは、Ｔ／２Ｄ５２でＴ
／２遅延されてオア回路５０に出力すると共に、Ｔ／２
Ｄ５２よりの出力を１ＴＤ５５で１Ｔ遅延させてオア回
路５０に出力する。
【００３０】また、−π／２立上が連続して検出される
場合はオア回路５８を介して１ＴＤ５５で遅延されてい
る信号をクリアする。−π／８立上り検出回路は−π／
８立上を検出して出力する。図９は「００」と「１０」
が繰返えされる場合を示したものである。
場合はオア回路５８を介して１ＴＤ５５で遅延されてい
る信号をクリアする。−π／８立上り検出回路は−π／
８立上を検出して出力する。図９は「００」と「１０」
が繰返えされる場合を示したものである。
【００３１】−π／８の立上りが検出される時点は、Ｔ
／４の時点であり、したがって３Ｔ／４Ｄ５３で３Ｔ／
４時間遅延させて変換点と一致させる。また、１ＴＤ５
６は、「１０」のシンボル期間中には−π／８立上が検
出されないので、この期間に対応する参照信号を出力す
るようにしている。
／４の時点であり、したがって３Ｔ／４Ｄ５３で３Ｔ／
４時間遅延させて変換点と一致させる。また、１ＴＤ５
６は、「１０」のシンボル期間中には−π／８立上が検
出されないので、この期間に対応する参照信号を出力す
るようにしている。
【００３２】図１０は、「０１」と「１１」が繰返えさ
れる場合を示している。この場合は「１１」期間では−
π／２立上りが、また「０１」期間では−π／８立上り
とπ／４立上が検出される。「０１」期間のように−π
／８とπ／４両立上りが検出される場合は、−π／８立
上検出による参照信号が出力されないようにするため、
３Ｔ／４Ｄ５３で遅延されている信号をクリアする。
れる場合を示している。この場合は「１１」期間では−
π／２立上りが、また「０１」期間では−π／８立上り
とπ／４立上が検出される。「０１」期間のように−π
／８とπ／４両立上りが検出される場合は、−π／８立
上検出による参照信号が出力されないようにするため、
３Ｔ／４Ｄ５３で遅延されている信号をクリアする。
【００３３】このクリアする信号は、オア回路５９を介
して、π／４立上が検出されたとき、および−π／２立
上が検出されたときクリアされる。したがって、オア回
路５０の出力にはシンボルの変換点で参照信号であるパ
ルスが出力される。
して、π／４立上が検出されたとき、および−π／２立
上が検出されたときクリアされる。したがって、オア回
路５０の出力にはシンボルの変換点で参照信号であるパ
ルスが出力される。
【００３４】オア回路５０の出力はＶＣＯ６に入力さ
れ、ＶＣＯ６は入力される参照信号のパルス間隔に等し
い周波数を制御して発振し、クロック信号として出力す
る。なお実施例ではπ／４および−π／２の立上りを検
出するようにしたが、立下りを検出するようにさせても
良い。この場合はＴ／２遅延回路は不要となる。
れ、ＶＣＯ６は入力される参照信号のパルス間隔に等し
い周波数を制御して発振し、クロック信号として出力す
る。なお実施例ではπ／４および−π／２の立上りを検
出するようにしたが、立下りを検出するようにさせても
良い。この場合はＴ／２遅延回路は不要となる。
【００３５】以上本発明の一実施例について説明した
が、本発明はこの実施例に限定されるものではなく、そ
の発明の主旨に従った各種変形が可能である。
が、本発明はこの実施例に限定されるものではなく、そ
の発明の主旨に従った各種変形が可能である。
【００３６】
【発明の効果】以上説明したように、本発明によれば次
の効果が得られる。入力信号の搬送波の相対位相を検出
し、検出された位相の２分１シンボル前の位相との差を
求め、この差信号より所定の位相差を検出して参照信号
を出力するようにしたので、参照信号は確実に出力さ
れ、Ｓ／Ｎの高いクロックが抽出できる。
の効果が得られる。入力信号の搬送波の相対位相を検出
し、検出された位相の２分１シンボル前の位相との差を
求め、この差信号より所定の位相差を検出して参照信号
を出力するようにしたので、参照信号は確実に出力さ
れ、Ｓ／Ｎの高いクロックが抽出できる。
【図１】本発明の実施例の構成図である。
【図２】同実施例の相対位相検出部の具体例である。
【図３】同実施例の位相差識別部および参照信号発生部
の具体例である。
の具体例である。
【図４】π／４シフトＰＳＫ信号を説明するための図で
ある。
ある。
【図５】相対位相および位相差信号の説明図である。
【図６】同実施例の位相差信号の説明図である。
【図７】同実施例の位相差識別部および参照信号発生部
の動作説明図である。
の動作説明図である。
【図８】同実施例の位相差識別部および参照信号発生部
の動作説明図である。
の動作説明図である。
【図９】同実施例の位相差識別部および参照信号発生部
の動作説明図である。
の動作説明図である。
【図１０】同実施例の位相差識別部および参照信号発生
部の動作説明図である。
部の動作説明図である。
１ 相対位相検出部 ２ Ｔ／２遅延回路 ３ 減算回路 ４ 位相差識別部 ５ 参照信号発生部 ６ 電圧制御発振器
Claims (1)
- 【請求項１】 π／４シフトＱＰＳＫ信号よりクロック
同期信号を抽出するクロック抽出装置において、 前記π／４シフトＱＰＳＫ信号の搬送波の相対位相を検
出する相対位相検出手段と、 前記相対位相検出手段より出力される位相の２分１Ｔ
（シンボル周期）前の位相との差を求める減算手段と、 前記減算手段より所定の位相差を検出する位相差識別手
段と、 前記位相差識別手段よりの検出出力に基づいて参照信号
を発生する参照信号発生手段と、 を備えたことを特徴とするクロック抽出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6002001A JPH07212419A (ja) | 1994-01-13 | 1994-01-13 | クロック抽出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6002001A JPH07212419A (ja) | 1994-01-13 | 1994-01-13 | クロック抽出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212419A true JPH07212419A (ja) | 1995-08-11 |
Family
ID=11517193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6002001A Withdrawn JPH07212419A (ja) | 1994-01-13 | 1994-01-13 | クロック抽出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377634B1 (en) | 1997-12-15 | 2002-04-23 | Nec Corporation | Circuit for reproducing bit timing and method of reproducing bit timing |
-
1994
- 1994-01-13 JP JP6002001A patent/JPH07212419A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377634B1 (en) | 1997-12-15 | 2002-04-23 | Nec Corporation | Circuit for reproducing bit timing and method of reproducing bit timing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4871987A (en) | FSK or am modulator with digital waveform shaping | |
| US4253189A (en) | Circuit for recovering the carrier of an amplitude modulated synchronous digital signal | |
| US3970945A (en) | Method and apparatus for demodulating PSK modulated oscillations | |
| KR100386228B1 (ko) | 무선 통신 장치 및 무선 주파수 보정 방법 | |
| JPH07212419A (ja) | クロック抽出装置 | |
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| GB2213662A (en) | Data demodulator carrier phase-error detector | |
| US3387213A (en) | Synchronous frequency modulation duobinary processing of digital data | |
| JP2841935B2 (ja) | 位相復調器 | |
| US5850161A (en) | Digital FM demodulator using pulse generators | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JPS60183858A (ja) | Ｍｓｋ復調器のクロツク同期回路 | |
| RU2141170C1 (ru) | Формирователь радиосигналов с минимальной частотной манипуляцией | |
| JP2009100298A (ja) | 受信装置および受信方法 | |
| JP3549958B2 (ja) | シンボルクロック再生方法および装置 | |
| JP2002026864A (ja) | Ｏｆｄｍ復調時の同期信号生成装置 | |
| JP4260295B2 (ja) | 同期信号生成装置およびこれを用いた復調装置 | |
| JPS5838018B2 (ja) | 位相連続ｆｓｋ信号変調回路 | |
| RU2223610C1 (ru) | Устройство для формирования частотно-манипулированных сигналов | |
| KR100201281B1 (ko) | 팩시밀리 모뎀에서의 클럭 복구방법 및 회로 | |
| JPS58129864A (ja) | 位相変調信号の復調装置 | |
| JP2600991B2 (ja) | 復調方式 | |
| JPH01115250A (ja) | 復調搬送波生成方式 | |
| JPH06268702A (ja) | Ｐｓｋ復調方式 | |
| JPH0257038A (ja) | Ａｆｃ制御電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |