JPH0879323A - クロック位相検出回路 - Google Patents
クロック位相検出回路Info
- Publication number
- JPH0879323A JPH0879323A JP6207670A JP20767094A JPH0879323A JP H0879323 A JPH0879323 A JP H0879323A JP 6207670 A JP6207670 A JP 6207670A JP 20767094 A JP20767094 A JP 20767094A JP H0879323 A JPH0879323 A JP H0879323A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clock
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Measuring Phase Differences (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 特定の周波数成分しか持たないディジタル変
調信号において、サンプリング時刻におけるクロック位
相の検出が可能なクロック位相検出回路を提供するこ
と。 【構成】 チャープ変換回路２は受信したディジタル変
調信号をチャープフーリエ変換した後、直交検波器３、
Ａ／Ｄ変換器４ａ，４ｂを経て合成回路５へ出力する。
合成回路５は１シンボル区間のフーリエ変換信号を複数
シンボル区間のフーリエ変換信号としてサンプリング回
路７へ出力する。サンプリング回路７で特定の２周波数
成分に相当するタイミングでサンプリングを行った後、
変換テーブル９ａで特定の２周波数成分各々の位相が検
出され、差分回路１０で各々の位相の位相差が求められ
た後変換テーブル９ｂへ出力する。変換テーブル９ｂは
差分回路１０が出力する位相差に応じてクロック位相を
フィルタ１１へ出力し、フィルタ１１はクロック位相を
平滑化して出力する。
調信号において、サンプリング時刻におけるクロック位
相の検出が可能なクロック位相検出回路を提供するこ
と。 【構成】 チャープ変換回路２は受信したディジタル変
調信号をチャープフーリエ変換した後、直交検波器３、
Ａ／Ｄ変換器４ａ，４ｂを経て合成回路５へ出力する。
合成回路５は１シンボル区間のフーリエ変換信号を複数
シンボル区間のフーリエ変換信号としてサンプリング回
路７へ出力する。サンプリング回路７で特定の２周波数
成分に相当するタイミングでサンプリングを行った後、
変換テーブル９ａで特定の２周波数成分各々の位相が検
出され、差分回路１０で各々の位相の位相差が求められ
た後変換テーブル９ｂへ出力する。変換テーブル９ｂは
差分回路１０が出力する位相差に応じてクロック位相を
フィルタ１１へ出力し、フィルタ１１はクロック位相を
平滑化して出力する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル変調信号のク
ロック位相を検出するクロック位相検出回路に関する。
ロック位相を検出するクロック位相検出回路に関する。
【０００２】
【従来の技術】周波数多重化されたディジタル変調信号
を、少ないハードウェア量で効率よく復調する方法とし
て、周波数（ＦＤＭ）−時間多重（ＴＤＭ）変換を用
い、時系列処理により一括して復調する一括復調器が知
られている。またＦＤＭ−ＴＤＭ変換の方法としては、
周波数が時間に比例して変化するチャープ信号と、遅延
特性が周波数に比例して変化するチャープフィルタを組
み合わせて用いるチャープフーリエ変換による方法が動
作速度等で有利であるため一般的である。１シンボルチ
ャープ変換を用いたグループ復調器では、変調信号のク
ロックのタイミングとチャープ変換に用いるチャープ信
号の掃引タイミングは一致していなければならない。こ
のため、復調器で各チャネルのクロックタイミングとチ
ャープ信号の掃引タイミングのずれを検出し、検出した
クロック位相情報を用いて送信側でクロックタイミング
を調整する必要がある。このクロックタイミングとチャ
ープ信号の掃引タイミングのずれの検出を行うクロック
位相検出回路として以下に示す方式が知られている。
を、少ないハードウェア量で効率よく復調する方法とし
て、周波数（ＦＤＭ）−時間多重（ＴＤＭ）変換を用
い、時系列処理により一括して復調する一括復調器が知
られている。またＦＤＭ−ＴＤＭ変換の方法としては、
周波数が時間に比例して変化するチャープ信号と、遅延
特性が周波数に比例して変化するチャープフィルタを組
み合わせて用いるチャープフーリエ変換による方法が動
作速度等で有利であるため一般的である。１シンボルチ
ャープ変換を用いたグループ復調器では、変調信号のク
ロックのタイミングとチャープ変換に用いるチャープ信
号の掃引タイミングは一致していなければならない。こ
のため、復調器で各チャネルのクロックタイミングとチ
ャープ信号の掃引タイミングのずれを検出し、検出した
クロック位相情報を用いて送信側でクロックタイミング
を調整する必要がある。このクロックタイミングとチャ
ープ信号の掃引タイミングのずれの検出を行うクロック
位相検出回路として以下に示す方式が知られている。
【０００３】まず、チャープ信号掃引タイミングとクロ
ックタイミングのずれの量をΔＴとする。このとき、Ｐ
ＳＫで変調された信号の位相が変化したときの、チャー
プ変換後のサンプリング点におけるキャリアの位相の時
間傾斜は、クロック位相のずれの量に比例して変化す
る。さらに、上記信号位相の傾斜の度合とその符号は、
変調される元のデータには無関係である。よって、各チ
ャネル毎に、チャープ変換後の識別点から±ｔb秒離れ
た時刻においてサンプリングを行い、それぞれの位相を
求め、その位相差を用いて１シンボル区間チャープ変換
された信号の位相の時間傾斜とその符号を検出すること
により、各チャネルのチャープ信号掃引タイミングとク
ロックタイミングのずれの量が検出される。
ックタイミングのずれの量をΔＴとする。このとき、Ｐ
ＳＫで変調された信号の位相が変化したときの、チャー
プ変換後のサンプリング点におけるキャリアの位相の時
間傾斜は、クロック位相のずれの量に比例して変化す
る。さらに、上記信号位相の傾斜の度合とその符号は、
変調される元のデータには無関係である。よって、各チ
ャネル毎に、チャープ変換後の識別点から±ｔb秒離れ
た時刻においてサンプリングを行い、それぞれの位相を
求め、その位相差を用いて１シンボル区間チャープ変換
された信号の位相の時間傾斜とその符号を検出すること
により、各チャネルのチャープ信号掃引タイミングとク
ロックタイミングのずれの量が検出される。
【０００４】チャープフーリエ変換を用いた一括復調器
に従来のクロック位相検出回路を適用した構成例を図２
に示す。なお、変調信号は帯域制限されていない。タイ
ミング制御回路１は１／Ｔ（Ｈｚ）のクロック信号ａ
と、Ｍ／Ｔ（Ｈｚ）のクロック信号ｂと、クロック信号
ａのタイミングをｔb秒だけ進めたクロック信号ｃと、
クロック信号ａのタイミングをｔb秒だけ遅延させたク
ロック信号ｄを発生する。ここでＴ（ｓｅｃ）はシンボ
ル周期、ＭはＦＤＭ信号の多重数を表す。まず、チャー
プ変換回路２に入力された受信信号はクロック信号ａに
同期したタイミングで発生する１シンボル区間のチャー
プ信号で掃引され、チャープフーリエ変換される。この
結果チャープ変換回路２の出力には入力ＦＤＭ信号がフ
ーリエ変換されたＴＤＭ信号が現れる。チャープ変換回
路２の出力は直交検波器３に入力され、同相および直交
成分に直交変換される。直交検波器３の出力信号はＡ／
Ｄ変換器４ａおよび４ｂによりＡ／Ｄ変換された後、サ
ンプリング回路７に入力される。
に従来のクロック位相検出回路を適用した構成例を図２
に示す。なお、変調信号は帯域制限されていない。タイ
ミング制御回路１は１／Ｔ（Ｈｚ）のクロック信号ａ
と、Ｍ／Ｔ（Ｈｚ）のクロック信号ｂと、クロック信号
ａのタイミングをｔb秒だけ進めたクロック信号ｃと、
クロック信号ａのタイミングをｔb秒だけ遅延させたク
ロック信号ｄを発生する。ここでＴ（ｓｅｃ）はシンボ
ル周期、ＭはＦＤＭ信号の多重数を表す。まず、チャー
プ変換回路２に入力された受信信号はクロック信号ａに
同期したタイミングで発生する１シンボル区間のチャー
プ信号で掃引され、チャープフーリエ変換される。この
結果チャープ変換回路２の出力には入力ＦＤＭ信号がフ
ーリエ変換されたＴＤＭ信号が現れる。チャープ変換回
路２の出力は直交検波器３に入力され、同相および直交
成分に直交変換される。直交検波器３の出力信号はＡ／
Ｄ変換器４ａおよび４ｂによりＡ／Ｄ変換された後、サ
ンプリング回路７に入力される。
【０００５】サンプリング回路７において、Ａ／Ｄ変換
器４ａおよび４ｂの出力は、クロック信号ｃおよびクロ
ック信号ｄを加算器８で加算した信号により、サンプリ
ングされる。サンプリング回路７の出力は変換テーブル
９ｃに入力され、入力された同相成分および直交成分か
ら求められる逆正接の値が出力される。得られたそれぞ
れの位相は差分回路１０に入力され、その差の値が出力
される。出力された信号はタイミング検出回路１８ｂの
出力としてクロック位相情報が出力され、クロック位相
調整用の信号として送信側にフィードバックされる。一
方、Ａ／Ｄ変換器４ａおよび４ｂの出力信号は同期検波
回路１５により、検波された後、識別器１６ａおよび識
別器１６ｂに入力され、クロック信号ｂに同期してデー
タの識別が行われる。識別されたデータは直並列変換器
１７ａおよび直並列変換器１７ｂによって１チャネル毎
のデータに変換され出力される。
器４ａおよび４ｂの出力は、クロック信号ｃおよびクロ
ック信号ｄを加算器８で加算した信号により、サンプリ
ングされる。サンプリング回路７の出力は変換テーブル
９ｃに入力され、入力された同相成分および直交成分か
ら求められる逆正接の値が出力される。得られたそれぞ
れの位相は差分回路１０に入力され、その差の値が出力
される。出力された信号はタイミング検出回路１８ｂの
出力としてクロック位相情報が出力され、クロック位相
調整用の信号として送信側にフィードバックされる。一
方、Ａ／Ｄ変換器４ａおよび４ｂの出力信号は同期検波
回路１５により、検波された後、識別器１６ａおよび識
別器１６ｂに入力され、クロック信号ｂに同期してデー
タの識別が行われる。識別されたデータは直並列変換器
１７ａおよび直並列変換器１７ｂによって１チャネル毎
のデータに変換され出力される。
【０００６】
【発明が解決しようとする課題】図２に示す従来方式
を、例えば、ＲＣＲ ＳＴＤ−２８（電波システム開発
センター）で規定される第二世代コードレス電話システ
ムに適用する場合を考える。第二世代コードレス電話シ
ステムの変調方式はπ／４シフトＤＱＰＳＫ（Differen
tial-encoded Quadrature Phase Shift Keying；差動符
号化４位相変調）であり、変調信号は送信側でロールオ
フ率０．５のルートロールオフフィルタにより帯域制限
される。また、信号はバースト単位で送られてくるた
め、クロックタイミングの検出は各バーストのプリアン
ブル部で完了させる必要がある。なお、プリアンブル部
のパターンは１００１の繰り返しからなる。ここで、プ
リアンブル部をπ／４シフトＤＱＰＳＫ変調した信号が
含んでいる周波数成分を考える。
を、例えば、ＲＣＲ ＳＴＤ−２８（電波システム開発
センター）で規定される第二世代コードレス電話システ
ムに適用する場合を考える。第二世代コードレス電話シ
ステムの変調方式はπ／４シフトＤＱＰＳＫ（Differen
tial-encoded Quadrature Phase Shift Keying；差動符
号化４位相変調）であり、変調信号は送信側でロールオ
フ率０．５のルートロールオフフィルタにより帯域制限
される。また、信号はバースト単位で送られてくるた
め、クロックタイミングの検出は各バーストのプリアン
ブル部で完了させる必要がある。なお、プリアンブル部
のパターンは１００１の繰り返しからなる。ここで、プ
リアンブル部をπ／４シフトＤＱＰＳＫ変調した信号が
含んでいる周波数成分を考える。
【０００７】図３にチャープ信号の位相を固定し、プリ
アンブル部の変調信号の位相を０゜〜１８０゜まで変化
させた場合において、プリアンブル部の変調信号を６シ
ンボル区間フーリエ変換した波形を示す。図３より、こ
の信号は特定の周波数成分の信号電力にピークを持ち、
それ以外の周波数成分の信号電力は著しく低いことがわ
かる。この信号に従来方式を適用する場合、前述のｔb
をどのように選んでも、識別点から±ｔb秒離れた時刻
における信号電力は、少なくとも一方が著しく小さくな
ってしまうことが図３によりわかる。このため、従来方
式ではクロック位相の検出が不可能である。
アンブル部の変調信号の位相を０゜〜１８０゜まで変化
させた場合において、プリアンブル部の変調信号を６シ
ンボル区間フーリエ変換した波形を示す。図３より、こ
の信号は特定の周波数成分の信号電力にピークを持ち、
それ以外の周波数成分の信号電力は著しく低いことがわ
かる。この信号に従来方式を適用する場合、前述のｔb
をどのように選んでも、識別点から±ｔb秒離れた時刻
における信号電力は、少なくとも一方が著しく小さくな
ってしまうことが図３によりわかる。このため、従来方
式ではクロック位相の検出が不可能である。
【０００８】本発明は上記問題を解決し、第二世代コー
ドレス電話システム等のシステムで扱うバーストのプリ
アンブル部を変調した信号のように、特定の周波数成分
しか持たない信号においても、サンプリング時刻におけ
るクロック位相の検出が可能なクロック位相検出回路を
提供することを目的とする。
ドレス電話システム等のシステムで扱うバーストのプリ
アンブル部を変調した信号のように、特定の周波数成分
しか持たない信号においても、サンプリング時刻におけ
るクロック位相の検出が可能なクロック位相検出回路を
提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
繰り返し周期がｎシンボル（ｎ：自然数）であるような
ディジタル変調信号の、（搬送波周波数＋シンボル周波
数／ｎ）の周波数成分の位相φ1を検出する第１の位相
検出手段と、前記ディジタル変調信号の、（搬送波周波
数＋（シンボル周波数／ｎ）・ｍ）（ｍは搬送波周波数
＋（シンボル周波数／ｎ）・ｍの周波数成分の信号電力
を最大とするような整数、ただしｍ≠１）の周波数成分
の位相φ2を検出する第２の位相検出手段と、前記第１
および第２の位相検出手段により検出された２周波数成
分の位相φ1，φ2からＡ（φ1−φ2）＋Ｂ（Ａ，Ｂはデ
ィジタル信号パターンおよび変調方式により定められる
定数）なる１次式によりクロック位相を演算する演算手
段と、 前記演算手段により演算されたクロック位相を
平滑化するフィルタとを備えたことを特徴とするクロッ
ク位相検出回路である。
繰り返し周期がｎシンボル（ｎ：自然数）であるような
ディジタル変調信号の、（搬送波周波数＋シンボル周波
数／ｎ）の周波数成分の位相φ1を検出する第１の位相
検出手段と、前記ディジタル変調信号の、（搬送波周波
数＋（シンボル周波数／ｎ）・ｍ）（ｍは搬送波周波数
＋（シンボル周波数／ｎ）・ｍの周波数成分の信号電力
を最大とするような整数、ただしｍ≠１）の周波数成分
の位相φ2を検出する第２の位相検出手段と、前記第１
および第２の位相検出手段により検出された２周波数成
分の位相φ1，φ2からＡ（φ1−φ2）＋Ｂ（Ａ，Ｂはデ
ィジタル信号パターンおよび変調方式により定められる
定数）なる１次式によりクロック位相を演算する演算手
段と、 前記演算手段により演算されたクロック位相を
平滑化するフィルタとを備えたことを特徴とするクロッ
ク位相検出回路である。
【００１０】また、請求項２記載の発明は、前記第１の
位相検出手段および第２の位相検出手段は、変調信号の
ｋ（ｋ：１以上の整数）シンボル区間のフーリエ変換信
号を出力する第１のフーリエ変換手段と、変調信号のｋ
シンボル区間のフーリエ変換信号から、前記２周波数成
分の位相φ1，φ2を検出する第３の位相検出手段とによ
って構成されることを特徴とする請求項１記載のクロッ
ク位相検出回路である。
位相検出手段および第２の位相検出手段は、変調信号の
ｋ（ｋ：１以上の整数）シンボル区間のフーリエ変換信
号を出力する第１のフーリエ変換手段と、変調信号のｋ
シンボル区間のフーリエ変換信号から、前記２周波数成
分の位相φ1，φ2を検出する第３の位相検出手段とによ
って構成されることを特徴とする請求項１記載のクロッ
ク位相検出回路である。
【００１１】また、請求項３記載の発明は、前記第１の
フーリエ変換手段は、１シンボル区間のフーリエ変換信
号を出力する第２のフーリエ変換手段と、１シンボル区
間のフーリエ変換信号からｋシンボル区間のフーリエ変
換信号を合成する合成手段とによって構成することを特
徴とする請求項２記載のクロック位相検出回路である。
フーリエ変換手段は、１シンボル区間のフーリエ変換信
号を出力する第２のフーリエ変換手段と、１シンボル区
間のフーリエ変換信号からｋシンボル区間のフーリエ変
換信号を合成する合成手段とによって構成することを特
徴とする請求項２記載のクロック位相検出回路である。
【００１２】また、請求項４記載の発明は、前記第２の
フーリエ変換手段は、チャープフーリエ変換器を用いる
ことを特徴とする請求項３記載のクロック位相検出回路
である。
フーリエ変換手段は、チャープフーリエ変換器を用いる
ことを特徴とする請求項３記載のクロック位相検出回路
である。
【００１３】
【作用】前述した従来方式の問題は、信号の位相の傾き
を求める際に、キャリア周波数の前後ｆbＨｚの周波数
成分の位相を検出していることに起因している。これに
対し、本発明では位相を検出する周波数成分を、当該キ
ャリアの占有している周波数帯内の、あらかじめ定めら
れたディジタル信号パターンにより変調されたディジタ
ル変調信号の特定の２周波数成分としているため、変調
信号が特定の周波数成分しか持たないとき、その周波数
成分の位相を検出することにより、時刻ｔにおけるクロ
ック位相の検出を可能としている。
を求める際に、キャリア周波数の前後ｆbＨｚの周波数
成分の位相を検出していることに起因している。これに
対し、本発明では位相を検出する周波数成分を、当該キ
ャリアの占有している周波数帯内の、あらかじめ定めら
れたディジタル信号パターンにより変調されたディジタ
ル変調信号の特定の２周波数成分としているため、変調
信号が特定の周波数成分しか持たないとき、その周波数
成分の位相を検出することにより、時刻ｔにおけるクロ
ック位相の検出を可能としている。
【００１４】受信されたディジタル変調信号が、当該キ
ャリアのキャリア周波数からｆb1Ｈｚ，ｆb2Ｈｚ（−
(１＋α)ｆs／２＜ｆb1，ｆb2＜(１＋α)ｆs／２；αは
ロールオフファクタ、ｆsはシンボル周波数）だけ離れ
た周波数成分において信号電力にピークを持つとする。
まず、上記の周波数成分の位相を時刻ｔにおいて検出す
る。検出されたそれぞれの位相は次に示す式（１）、式
（２）によって表される。 Ｐhase+（ｔ）＝２π（ｆc＋ｆb1＋Δｆc）ｔ＋Δθ （１） Ｐhase-（ｔ）＝２π（ｆc＋ｆb2＋Δｆc）ｔ＋Δθ （２） ｆc：キャリア周波数 Δｆc：キャリア周波数誤差 Δθ：キャリアの初期位相
ャリアのキャリア周波数からｆb1Ｈｚ，ｆb2Ｈｚ（−
(１＋α)ｆs／２＜ｆb1，ｆb2＜(１＋α)ｆs／２；αは
ロールオフファクタ、ｆsはシンボル周波数）だけ離れ
た周波数成分において信号電力にピークを持つとする。
まず、上記の周波数成分の位相を時刻ｔにおいて検出す
る。検出されたそれぞれの位相は次に示す式（１）、式
（２）によって表される。 Ｐhase+（ｔ）＝２π（ｆc＋ｆb1＋Δｆc）ｔ＋Δθ （１） Ｐhase-（ｔ）＝２π（ｆc＋ｆb2＋Δｆc）ｔ＋Δθ （２） ｆc：キャリア周波数 Δｆc：キャリア周波数誤差 Δθ：キャリアの初期位相
【００１５】次に検出された２つの位相の差を求める。
この位相差は次の式（３）によって表される。 Ｐhasediff（ｔ）＝２π（ｆb1−ｆb2）ｔ （３） ここで、時刻ｔにおけるサンプリングのタイミングが、
受信した信号のクロックタイミングとΔＴだけずれてい
る（ｔ＝ｎＴ＋ΔＴ）と仮定する。このとき、上記式
（３）は次の式（４）で表される。 Ｐhasediff（ｎＴ＋ΔＴ）＝２π（ｆb1−ｆb2）（ｎＴ＋ΔＴ） ＝２πｆs（(ｆb1−ｆb2)／ｆs）（ｎＴ＋ΔＴ） ＝２π（(ｆb1−ｆb2)／ｆs）（ｎ＋ΔＴ／Ｔ） （４） 上記（４）中の（ｆb1−ｆb2）／ｆsは既知であり、ｎ
は整数であるので、Ｐhasediff（ｎＴ＋ΔＴ）を求める
ことにより、クロックタイミングを検出することができ
る。
この位相差は次の式（３）によって表される。 Ｐhasediff（ｔ）＝２π（ｆb1−ｆb2）ｔ （３） ここで、時刻ｔにおけるサンプリングのタイミングが、
受信した信号のクロックタイミングとΔＴだけずれてい
る（ｔ＝ｎＴ＋ΔＴ）と仮定する。このとき、上記式
（３）は次の式（４）で表される。 Ｐhasediff（ｎＴ＋ΔＴ）＝２π（ｆb1−ｆb2）（ｎＴ＋ΔＴ） ＝２πｆs（(ｆb1−ｆb2)／ｆs）（ｎＴ＋ΔＴ） ＝２π（(ｆb1−ｆb2)／ｆs）（ｎ＋ΔＴ／Ｔ） （４） 上記（４）中の（ｆb1−ｆb2）／ｆsは既知であり、ｎ
は整数であるので、Ｐhasediff（ｎＴ＋ΔＴ）を求める
ことにより、クロックタイミングを検出することができ
る。
【００１６】
【実施例】図１に本発明の一実施例を示した。本発明を
チャープ変換を用いた一括復調装置に適用し、変調方式
をπ／４シフトＤＱＰＳＫ、信号の繰り返しパターンを
１００１の繰り返しパターンとした場合の実施例であ
る。また、このときプリアンブル部を変調した信号は、
図３に示す通り、クロック周波数の＋１／８倍の周波数
成分と、クロック周波数の−３／８倍の周波数成分にピ
ークの信号電力を持つ。タイミング制御回路１は１／Ｔ
（Ｈｚ）のクロック信号ａと、Ｍ／Ｔ（Ｈｚ）のクロッ
ク信号ｂと、クロック信号ａをクロック周波数の１／８
倍の周波数に相当するチャープ変換後の時間だけ進めた
クロック信号ｃと、クロック信号ａをクロック周波数の
３／８倍の周波数に相当するチャープ変換後の時間だけ
遅延させたクロック信号ｄを発生する。ここでＴ（ｓｅ
ｃ）はシンボル周期、ＭはＦＤＭ信号の多重数を表す。
まず、チャープ変換回路２に入力された受信信号はクロ
ック信号ａに同期したタイミングで発生するチャープ信
号で掃引され、チャープフーリエ変換される。この結果
チャープ変換回路２の出力には入力ＦＤＭ信号がフーリ
エ変換されたＴＤＭ信号が現れる。チャープ変換回路２
の出力は直交検波器３に入力され、同相および直交成分
に直交変換される。
チャープ変換を用いた一括復調装置に適用し、変調方式
をπ／４シフトＤＱＰＳＫ、信号の繰り返しパターンを
１００１の繰り返しパターンとした場合の実施例であ
る。また、このときプリアンブル部を変調した信号は、
図３に示す通り、クロック周波数の＋１／８倍の周波数
成分と、クロック周波数の−３／８倍の周波数成分にピ
ークの信号電力を持つ。タイミング制御回路１は１／Ｔ
（Ｈｚ）のクロック信号ａと、Ｍ／Ｔ（Ｈｚ）のクロッ
ク信号ｂと、クロック信号ａをクロック周波数の１／８
倍の周波数に相当するチャープ変換後の時間だけ進めた
クロック信号ｃと、クロック信号ａをクロック周波数の
３／８倍の周波数に相当するチャープ変換後の時間だけ
遅延させたクロック信号ｄを発生する。ここでＴ（ｓｅ
ｃ）はシンボル周期、ＭはＦＤＭ信号の多重数を表す。
まず、チャープ変換回路２に入力された受信信号はクロ
ック信号ａに同期したタイミングで発生するチャープ信
号で掃引され、チャープフーリエ変換される。この結果
チャープ変換回路２の出力には入力ＦＤＭ信号がフーリ
エ変換されたＴＤＭ信号が現れる。チャープ変換回路２
の出力は直交検波器３に入力され、同相および直交成分
に直交変換される。
【００１７】直交検波器３の出力信号はＡ／Ｄ変換器４
ａおよび４ｂによりＡ／Ｄ変換された後、合成回路５に
入力され、ここで複数シンボル区間のフーリエ変換信号
が合成される。合成回路５は入力された１シンボル区間
のフーリエ変換信号を、遅延回路を用いることによって
複数シンボル分蓄積し、それらが時間軸上で等価的に連
続となるような操作を行った後に加算合成して複数シン
ボル区間のフーリエ変換信号としている。
ａおよび４ｂによりＡ／Ｄ変換された後、合成回路５に
入力され、ここで複数シンボル区間のフーリエ変換信号
が合成される。合成回路５は入力された１シンボル区間
のフーリエ変換信号を、遅延回路を用いることによって
複数シンボル分蓄積し、それらが時間軸上で等価的に連
続となるような操作を行った後に加算合成して複数シン
ボル区間のフーリエ変換信号としている。
【００１８】次に、合成回路５の出力は、波形整形回路
６に入力される。波形整形回路６に入力された信号は、
受信フィルタの周波数応答波形と乗算された後、出力さ
れる。一方、合成回路５の出力は、サンプリング回路７
に入力される。サンプリング回路７において、Ａ／Ｄ変
換器４ａおよび４ｂの出力は、クロック信号ｃおよびク
ロック信号ｄを加算器８で加算した信号により、受信し
たプリアンブル部の変調信号のクロック周波数の１／８
の周波数成分と−３／８の周波数成分に相当するタイミ
ングで、サンプリングされる。サンプリング回路７の出
力は変換テーブル９ａに入力され、入力された同相成分
および直交成分から求められる逆正接の値が出力され
る。この操作により、各チャネルにおいて、入力された
ディジタル変調信号のクロック周波数の＋１／８と−３
／８にあたる周波数成分の位相が検出される。得られた
それぞれの位相は差分回路１０に入力され、その差の値
が出力される。出力された信号は変換テーブル９ｂに入
力され、入力された位相差の値に応じてクロック位相を
出力する。出力された信号は、フィルタ１１において平
滑化が行われた後、タイミング検出回路１８ａの出力と
してクロック位相情報が出力される。
６に入力される。波形整形回路６に入力された信号は、
受信フィルタの周波数応答波形と乗算された後、出力さ
れる。一方、合成回路５の出力は、サンプリング回路７
に入力される。サンプリング回路７において、Ａ／Ｄ変
換器４ａおよび４ｂの出力は、クロック信号ｃおよびク
ロック信号ｄを加算器８で加算した信号により、受信し
たプリアンブル部の変調信号のクロック周波数の１／８
の周波数成分と−３／８の周波数成分に相当するタイミ
ングで、サンプリングされる。サンプリング回路７の出
力は変換テーブル９ａに入力され、入力された同相成分
および直交成分から求められる逆正接の値が出力され
る。この操作により、各チャネルにおいて、入力された
ディジタル変調信号のクロック周波数の＋１／８と−３
／８にあたる周波数成分の位相が検出される。得られた
それぞれの位相は差分回路１０に入力され、その差の値
が出力される。出力された信号は変換テーブル９ｂに入
力され、入力された位相差の値に応じてクロック位相を
出力する。出力された信号は、フィルタ１１において平
滑化が行われた後、タイミング検出回路１８ａの出力と
してクロック位相情報が出力される。
【００１９】波形整形回路６の出力は複素乗算器１３に
より、補償信号発生器１２からチャネル毎に出力される
補償信号と乗算される。補償信号は、タイミング検出回
路１８ａによって検出された各チャネルの識別タイミン
グ位置のインパルスのフーリエ変換である。複素乗算器
１３の出力は積分回路１４ａおよび積分回路１４ｂによ
りチャネル毎に積分され、各チャネルの識別点における
信号となる。これらの信号は同期検波回路１５により、
検波された後、識別器１６ａおよび識別器１６ｂに入力
され、クロック信号ｂに同期してデータの識別が行われ
る。識別されたデータは直並列変換器１７ａおよび直並
列変換器１７ｂによって１チャネル毎のデータに変換さ
れ出力される。
より、補償信号発生器１２からチャネル毎に出力される
補償信号と乗算される。補償信号は、タイミング検出回
路１８ａによって検出された各チャネルの識別タイミン
グ位置のインパルスのフーリエ変換である。複素乗算器
１３の出力は積分回路１４ａおよび積分回路１４ｂによ
りチャネル毎に積分され、各チャネルの識別点における
信号となる。これらの信号は同期検波回路１５により、
検波された後、識別器１６ａおよび識別器１６ｂに入力
され、クロック信号ｂに同期してデータの識別が行われ
る。識別されたデータは直並列変換器１７ａおよび直並
列変換器１７ｂによって１チャネル毎のデータに変換さ
れ出力される。
【００２０】ここで本発明の効果を確認するため計算機
シミュレーションを行った。本シミュレーションでは受
信するＦＤＭ信号として、π／４シフトＤＱＰＳＫ方式
により変調された伝送速度３８４ｋｂｐｓの信号が、ロ
ールオフ率０．５のルートロールオフフィルタで帯域制
限され、これが６００ｋＨｚ間隔で３チャネル多重化さ
れた信号を用いた。また、合成するシンボル数は６シン
ボルとし、当該チャネルで伝送する信号は、１００１の
繰り返しパターンとした。このような信号のクロック位
相は、従来方式では検出できない。また、図４に上述し
た条件における本発明による方式のクロック位相検出誤
差特性を示す。この図から従来の方式では検出できない
クロック位相が、本発明では精度よく検出できることが
わかる。
シミュレーションを行った。本シミュレーションでは受
信するＦＤＭ信号として、π／４シフトＤＱＰＳＫ方式
により変調された伝送速度３８４ｋｂｐｓの信号が、ロ
ールオフ率０．５のルートロールオフフィルタで帯域制
限され、これが６００ｋＨｚ間隔で３チャネル多重化さ
れた信号を用いた。また、合成するシンボル数は６シン
ボルとし、当該チャネルで伝送する信号は、１００１の
繰り返しパターンとした。このような信号のクロック位
相は、従来方式では検出できない。また、図４に上述し
た条件における本発明による方式のクロック位相検出誤
差特性を示す。この図から従来の方式では検出できない
クロック位相が、本発明では精度よく検出できることが
わかる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
チャープ変換を用いたグループ復調器において、従来の
クロック位相検出法では検出できなかった、変調信号に
特定の周波数成分しか含まない信号のクロック位相を検
出することが可能となる。
チャープ変換を用いたグループ復調器において、従来の
クロック位相検出法では検出できなかった、変調信号に
特定の周波数成分しか含まない信号のクロック位相を検
出することが可能となる。
【図１】本発明によるクロック位相検出回路の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】従来のクロック位相検出回路の一実施例を示す
ブロック図である。
ブロック図である。
【図３】特定の周波数成分しか持たない変調信号の周波
数成分を示す図である。
数成分を示す図である。
【図４】本発明による効果を示すクロック位相推定誤差
を示す図である。
を示す図である。
１ タイミング制御回路 ２ チャープ変換回路 ３ 直交検波器 ４ａ，４ｂ Ａ／Ｄ変換器 ５ 合成回路 ６ 波形整形回路 ７ サンプリング回路 ８ 加算器 ９ａ，９ｂ，９ｃ 変換テーブル １０ 差分回路 １１ フィルタ １２ 補償信号発生器 １３ 複素乗算器 １４ａ，１４ｂ 積分回路 １５ 同時検波回路 １６ａ，１６ｂ 識別器 １７ａ，１７ｂ 直並列変換器 １８ａ，１８ｂ タイミング検出回路
Claims (4)
- 【請求項１】 繰り返し周期がｎシンボル（ｎ：自然
数）であるようなディジタル変調信号の、（搬送波周波
数＋シンボル周波数／ｎ）の周波数成分の位相φ1を検
出する第１の位相検出手段と、 前記ディジタル変調信号の、（搬送波周波数＋（シンボ
ル周波数／ｎ）・ｍ）（ｍは搬送波周波数＋（シンボル
周波数／ｎ）・ｍの周波数成分の信号電力を最大とする
ような整数、ただしｍ≠１）の周波数成分の位相φ2を
検出する第２の位相検出手段と、 前記第１および第２の位相検出手段により検出された２
周波数成分の位相φ1，φ2からＡ（φ1−φ2）＋Ｂ
（Ａ，Ｂはディジタル信号パターンおよび変調方式によ
り定められる定数）なる１次式によりクロック位相を演
算する演算手段と、 前記演算手段により演算されたク
ロック位相を平滑化するフィルタとを備えたことを特徴
とするクロック位相検出回路。 - 【請求項２】 前記第１の位相検出手段および第２の位
相検出手段は、 変調信号のｋ（ｋ：１以上の整数）シンボル区間のフー
リエ変換信号を出力する第１のフーリエ変換手段と、 変調信号のｋシンボル区間のフーリエ変換信号から、前
記２周波数成分の位相φ1,φ2を検出する第３の位相検
出手段とによって構成されることを特徴とする請求項１
記載のクロック位相検出回路。 - 【請求項３】 前記第１のフーリエ変換手段は、 １シンボル区間のフーリエ変換信号を出力する第２のフ
ーリエ変換手段と、 １シンボル区間のフーリエ変換信号からｋシンボル区間
のフーリエ変換信号を合成する合成手段とによって構成
することを特徴とする請求項２記載のクロック位相検出
回路。 - 【請求項４】 前記第２のフーリエ変換手段は、チャー
プフーリエ変換器を用いることを特徴とする請求項３記
載のクロック位相検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6207670A JPH0879323A (ja) | 1994-08-31 | 1994-08-31 | クロック位相検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6207670A JPH0879323A (ja) | 1994-08-31 | 1994-08-31 | クロック位相検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0879323A true JPH0879323A (ja) | 1996-03-22 |
Family
ID=16543624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6207670A Pending JPH0879323A (ja) | 1994-08-31 | 1994-08-31 | クロック位相検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0879323A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377634B1 (en) | 1997-12-15 | 2002-04-23 | Nec Corporation | Circuit for reproducing bit timing and method of reproducing bit timing |
-
1994
- 1994-08-31 JP JP6207670A patent/JPH0879323A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377634B1 (en) | 1997-12-15 | 2002-04-23 | Nec Corporation | Circuit for reproducing bit timing and method of reproducing bit timing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074103B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| EP0982908B1 (en) | Reference subcarrier setting for multicarrier transission | |
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| WO1992016063A1 (en) | System for broadcasting and receiving digital data, receiver and transmitter for use in such system | |
| JPH0746218A (ja) | ディジタル復調装置 | |
| JPH08107431A (ja) | 復調装置 | |
| JPH10313284A (ja) | 復調装置及び復調方法 | |
| US5475684A (en) | Time-division multiplex communication transmission apparatus | |
| JPH0583313A (ja) | 復調回路 | |
| EP0836304B1 (en) | Tracking of sampling frequency in a DAB receiver | |
| JPH0879323A (ja) | クロック位相検出回路 | |
| JP3390260B2 (ja) | Ｏｆｄｍ変調信号復調用の基準搬送周波数を再生する方法および装置 | |
| JP3447823B2 (ja) | デジタル放送受信方法 | |
| JPH03101534A (ja) | 直接スペクトル拡散通信方式の受信装置 | |
| JPH10308716A (ja) | 受信装置および受信方法 | |
| JPH1198103A (ja) | 直交周波数分割多重信号発生装置、周波数制御装置および方法、受信装置ならびに通信装置および方法 | |
| JPH0738521A (ja) | 一括復調装置 | |
| JP3518760B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JP3847507B2 (ja) | スペクトル拡散受信装置およびデータ復調方法 | |
| JP2701745B2 (ja) | シンボルクロック制御装置 | |
| JP3518754B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JPH0983582A (ja) | スペクトラム拡散送信装置及び受信装置 | |
| JP3518752B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JP3518755B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JP3518764B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 |