JPH08149173A - 絶対位相検波回路 - Google Patents
絶対位相検波回路Info
- Publication number
- JPH08149173A JPH08149173A JP6305740A JP30574094A JPH08149173A JP H08149173 A JPH08149173 A JP H08149173A JP 6305740 A JP6305740 A JP 6305740A JP 30574094 A JP30574094 A JP 30574094A JP H08149173 A JPH08149173 A JP H08149173A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- symbol
- difference
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Phase Differences (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】回路規模増大の主原因である乗算器をまったく
不要とし回路規模を大幅に縮小することができる絶対位
相検波回路を提供する。 【構成】受信直交検波信号を位相情報θに変換し、この
位相情報θとその位相情報θの１シンボル遅延素子出力
との差分量を１シンボル毎に求め、変調シンボル点に従
って位相判定後、予め定められている所定の同期ワード
シンボルを差分化した同期ワード差分位相信号出力との
シンボル相関値を同期ワードシンボル長で求める。この
シンボル相関値のピーク位置を監視することにより同期
位置を検出し、位相情報θと予め定められている所定の
同期ワードシンボルの位相情報との差分情報Δθを得
て、この差分情報Δθの同期ワード区間での平均化を行
い、この平均化Δθの値を位相情報θから差し引くこと
により絶対位相化するように構成されている。
不要とし回路規模を大幅に縮小することができる絶対位
相検波回路を提供する。 【構成】受信直交検波信号を位相情報θに変換し、この
位相情報θとその位相情報θの１シンボル遅延素子出力
との差分量を１シンボル毎に求め、変調シンボル点に従
って位相判定後、予め定められている所定の同期ワード
シンボルを差分化した同期ワード差分位相信号出力との
シンボル相関値を同期ワードシンボル長で求める。この
シンボル相関値のピーク位置を監視することにより同期
位置を検出し、位相情報θと予め定められている所定の
同期ワードシンボルの位相情報との差分情報Δθを得
て、この差分情報Δθの同期ワード区間での平均化を行
い、この平均化Δθの値を位相情報θから差し引くこと
により絶対位相化するように構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、時分割多重のディジタ
ル情報の同期ワードを抽出するフレーム同期と絶対位相
同期を行いデータ復調を行う場合に用いられる絶対位相
検波回路に関するものである。
ル情報の同期ワードを抽出するフレーム同期と絶対位相
同期を行いデータ復調を行う場合に用いられる絶対位相
検波回路に関するものである。
【０００２】
【従来の技術】従来の絶対位相検波回路の構成を図３に
示す。受信信号の直交検波後のベースバンド信号である
直交検波信号Ｒ（ｔ）＝ＩR （ｔ），ＱR （ｔ）、（ｔ
は時刻）は、情報シンボル速度の２倍以上のサンプリン
グ速度ｆs でＡ／Ｄ変換器１によりディジタル信号に変
換する。複素数相関器３では当該バーストの同期ワード
パターンを変調した複素数信号Ｓ（ｎ）＝Ｉs （ｎ），
Ｑs （ｎ）、（ｎは同期ワードのシンボル番号）とＲ
（ｔ）の複素数相関を計算し、相関信号Ｃ（ｔ）を得
る。受信信号Ｒ（ｔ）は同期ワード位置では、送受間の
周波数オフセットがない状態では初期位相オフセットΔ
θだけＳ（ｔ）に対して位相がずれているので
示す。受信信号の直交検波後のベースバンド信号である
直交検波信号Ｒ（ｔ）＝ＩR （ｔ），ＱR （ｔ）、（ｔ
は時刻）は、情報シンボル速度の２倍以上のサンプリン
グ速度ｆs でＡ／Ｄ変換器１によりディジタル信号に変
換する。複素数相関器３では当該バーストの同期ワード
パターンを変調した複素数信号Ｓ（ｎ）＝Ｉs （ｎ），
Ｑs （ｎ）、（ｎは同期ワードのシンボル番号）とＲ
（ｔ）の複素数相関を計算し、相関信号Ｃ（ｔ）を得
る。受信信号Ｒ（ｔ）は同期ワード位置では、送受間の
周波数オフセットがない状態では初期位相オフセットΔ
θだけＳ（ｔ）に対して位相がずれているので
【０００３】
【数１】Ｒ（ｔ＋ｎｔ）＝Ｓ（ｎ）×ｅｘｐ（ｊΔθ） ここで、ｔは受信信号の同期ワード先頭位置、Ｔは１シ
ンボル時間である。従って、
ンボル時間である。従って、
【数２】 ここで、 * は複素数共役である。
【０００４】相関信号Ｃ（ｔ）は、同期ワード位置を受
信時に振幅最大値ｅｘｐ（ｊΔθ）〔ピークパワー１．
０〕を持つことを利用し、同期位置判定回路４でピーク
位置を検出し同期タイミングを出力する。位相差判定回
路５では同期タイミングでの、Ｃ（ｔ）＝ｅｘｐ（ｊΔ
θ’）を抽出し、推定した初期位相オフセット量Δθ’
を得て、位相補正回路６で受信信号Ｒ（ｔ）を逆回転補
正することにより初期位相オフセットを取り除き絶対位
相化して、位相判定回路７により復調データを再生す
る。
信時に振幅最大値ｅｘｐ（ｊΔθ）〔ピークパワー１．
０〕を持つことを利用し、同期位置判定回路４でピーク
位置を検出し同期タイミングを出力する。位相差判定回
路５では同期タイミングでの、Ｃ（ｔ）＝ｅｘｐ（ｊΔ
θ’）を抽出し、推定した初期位相オフセット量Δθ’
を得て、位相補正回路６で受信信号Ｒ（ｔ）を逆回転補
正することにより初期位相オフセットを取り除き絶対位
相化して、位相判定回路７により復調データを再生す
る。
【０００５】
【発明が解決しようとする課題】しかし上記方式では複
素数相関部で多くの乗算処理が必要となる。一例として
ＰＤＣ（Personal Digital Cellular ）への応用を考え
ると、同期ワード長＝１０シンボル、１シンボル当たり
２サンプル、複素数乗算１回で４つの乗算器が必要であ
るから、１０シンボル×２サンプル×４乗算器＝８０個
の乗算器が必要となり回路規模が膨大となる欠点があ
る。
素数相関部で多くの乗算処理が必要となる。一例として
ＰＤＣ（Personal Digital Cellular ）への応用を考え
ると、同期ワード長＝１０シンボル、１シンボル当たり
２サンプル、複素数乗算１回で４つの乗算器が必要であ
るから、１０シンボル×２サンプル×４乗算器＝８０個
の乗算器が必要となり回路規模が膨大となる欠点があ
る。
【０００６】本発明は、このような欠点を改善するた
め、回路規模増大の主原因である乗算器をまったく不要
とし回路規模を大幅に縮小することができる絶対位相検
波回路を提供するものである。
め、回路規模増大の主原因である乗算器をまったく不要
とし回路規模を大幅に縮小することができる絶対位相検
波回路を提供するものである。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明による絶対位相検波回路は、受信直交検波信
号を位相情報θに変換する位相検出回路と、該位相情報
θと該位相情報θの１シンボル遅延素子出力との差分量
を１シンボル毎に求める第１の差分回路と、変調シンボ
ル点に従って位相判定後、予め定められている所定の同
期ワードシンボルを差分化した同期ワード差分位相信号
出力とのシンボル相関値を同期ワードシンボル長で求め
るシンボル相関器と、該シンボル相関値のピーク位置を
監視することにより同期位置を検出する同期位置判定回
路と、該位相情報θと予め定められている所定の同期ワ
ードシンボルの位相情報との差分情報Δθを得る第２の
差分回路と、該差分情報Δθの同期ワード区間での平均
化を行う平均化回路と、該平均化Δθの値を該位相情報
θから差し引くことにより絶対位相化する第３の差分回
路とを備えたことを特徴とするものである。
に、本発明による絶対位相検波回路は、受信直交検波信
号を位相情報θに変換する位相検出回路と、該位相情報
θと該位相情報θの１シンボル遅延素子出力との差分量
を１シンボル毎に求める第１の差分回路と、変調シンボ
ル点に従って位相判定後、予め定められている所定の同
期ワードシンボルを差分化した同期ワード差分位相信号
出力とのシンボル相関値を同期ワードシンボル長で求め
るシンボル相関器と、該シンボル相関値のピーク位置を
監視することにより同期位置を検出する同期位置判定回
路と、該位相情報θと予め定められている所定の同期ワ
ードシンボルの位相情報との差分情報Δθを得る第２の
差分回路と、該差分情報Δθの同期ワード区間での平均
化を行う平均化回路と、該平均化Δθの値を該位相情報
θから差し引くことにより絶対位相化する第３の差分回
路とを備えたことを特徴とするものである。
【０００８】
【実施例】以下本発明を詳細に説明する。本発明の絶対
位相検波回路の構成例を図１に示す。受信信号の直交検
波信号Ｒ（ｔ）を位相検出回路１０により位相信号θ
（ｔ）に変換する。θ（ｔ）と、遅延素子１１によりシ
ンボル遅延させた位相信号θ（ｔ−Ｔ）〔Ｔは１シンボ
ル時間〕を差分回路１２により位相差分情報θT （ｔ）
＝θ（ｔ−Ｔ）−θ（ｔ）を得ることにより、初期位相
オフセットΔθの影響をなくすることができる。これを
位相判定回路２０により変調シンボル点にしたがって、
判定出力したシンボルパターンと同期ワードの差分シン
ボルパターン（同期ワード差分位相信号２１）とのシン
ボル相関（シンボルの一致をチェック、全シンボル一致
で相関最大）をシンボル相関回路１３で取る。同期位置
判定回路１４では、相関ピーク位置を検出した同期タイ
ミングを、同期ワード位相信号１５、平均化回路１７に
出力する。同期ワード位相信号１５では同期タイミング
から現在の受信信号位置と同期ワードシンボル位置が一
致するように、位置調整して同期ワード位相信号θ
s （ｔ）を出力し、差分回路１６により初期位相オフセ
ット量の推定量Δθ（ｔ）＝θ（ｔ）−θs （ｔ）を同
期ワード受信区間において、１シンボル毎に出力する。
平均化回路１７ではこのようにして求めた推定値Δθ
（ｔ）を同期ワード受信区間で平均化し、位相差情報Δ
θ’を求める。差分回路１８では初期位相オフセットを
除去するようにΔθ’を減算することにより、θ（ｔ）
を絶対位相化する。
位相検波回路の構成例を図１に示す。受信信号の直交検
波信号Ｒ（ｔ）を位相検出回路１０により位相信号θ
（ｔ）に変換する。θ（ｔ）と、遅延素子１１によりシ
ンボル遅延させた位相信号θ（ｔ−Ｔ）〔Ｔは１シンボ
ル時間〕を差分回路１２により位相差分情報θT （ｔ）
＝θ（ｔ−Ｔ）−θ（ｔ）を得ることにより、初期位相
オフセットΔθの影響をなくすることができる。これを
位相判定回路２０により変調シンボル点にしたがって、
判定出力したシンボルパターンと同期ワードの差分シン
ボルパターン（同期ワード差分位相信号２１）とのシン
ボル相関（シンボルの一致をチェック、全シンボル一致
で相関最大）をシンボル相関回路１３で取る。同期位置
判定回路１４では、相関ピーク位置を検出した同期タイ
ミングを、同期ワード位相信号１５、平均化回路１７に
出力する。同期ワード位相信号１５では同期タイミング
から現在の受信信号位置と同期ワードシンボル位置が一
致するように、位置調整して同期ワード位相信号θ
s （ｔ）を出力し、差分回路１６により初期位相オフセ
ット量の推定量Δθ（ｔ）＝θ（ｔ）−θs （ｔ）を同
期ワード受信区間において、１シンボル毎に出力する。
平均化回路１７ではこのようにして求めた推定値Δθ
（ｔ）を同期ワード受信区間で平均化し、位相差情報Δ
θ’を求める。差分回路１８では初期位相オフセットを
除去するようにΔθ’を減算することにより、θ（ｔ）
を絶対位相化する。
【０００９】図２に位相検出回路１０の一実施例を示
す。直交検波信号Ｒ（ｔ）＝ＩR （ｔ），ＱR （ｔ）を
Ａ／Ｄ変換器３０，３１により、受信シンボルタイミン
グに同期してシンボル速度でＡ／Ｄ変換し、ｉ，ｑ信号
を得る。 tan-1（ｑ／ｉ）変換ＲＯＭ３２では、ｉ，ｑ
をアドレスとして tan-1（ｑ／ｉ）変換し、位相情報θ
（ｔ）に変換する。〔０＜ｑ／ｉ＜∞；０＜θ＜π
ｉ，ｑの正負により０から２πに拡張〕
す。直交検波信号Ｒ（ｔ）＝ＩR （ｔ），ＱR （ｔ）を
Ａ／Ｄ変換器３０，３１により、受信シンボルタイミン
グに同期してシンボル速度でＡ／Ｄ変換し、ｉ，ｑ信号
を得る。 tan-1（ｑ／ｉ）変換ＲＯＭ３２では、ｉ，ｑ
をアドレスとして tan-1（ｑ／ｉ）変換し、位相情報θ
（ｔ）に変換する。〔０＜ｑ／ｉ＜∞；０＜θ＜π
ｉ，ｑの正負により０から２πに拡張〕
【００１０】
【発明の効果】以上詳細に説明したように、本発明の構
成により、回路規模増大の主原因である乗算器をまった
く使用しない構成とすることが可能となり、回路規模を
大幅に縮小する絶対位相検波回路を実現することができ
る。また、従来回路では処理すべき信号は複素信号（２
次のベクトル）であるのに対し、本発明の回路において
は位相情報に変換後は全てスカラー量であるため、回路
の増加分（位相検出回路，遅延素子，差分回路）を見込
んでも回路規模の縮小の効果は大きい。
成により、回路規模増大の主原因である乗算器をまった
く使用しない構成とすることが可能となり、回路規模を
大幅に縮小する絶対位相検波回路を実現することができ
る。また、従来回路では処理すべき信号は複素信号（２
次のベクトル）であるのに対し、本発明の回路において
は位相情報に変換後は全てスカラー量であるため、回路
の増加分（位相検出回路，遅延素子，差分回路）を見込
んでも回路規模の縮小の効果は大きい。
【図１】本発明の一実施例を示すブロックである。
【図２】本発明の絶対位相検波回路で使用する位相検出
回路の一実施例を示すブロック図である。
回路の一実施例を示すブロック図である。
【図３】従来の絶対位相検波回路の構成を示すブロック
図である。
図である。
１，３０，３１ Ａ／Ｄ変換器 ２ 同期ワード複素信号 ３ 複素数相関器 ４，１４ 同期位置判定回路 ５ 位相差判定回路 ６ 位相補正回路 ７，１９，２０ 位相判定回路 １０ 位相検出回路 １１ 遅延素子 １２，１６，１８ 差分回路 １３ シンボル相関回路 １５ 同期ワード位相信号 １７ 平均化回路 ２１ 同期ワード差分位相信号 ３２ tan-1（ｑ／ｉ）変換ＲＯＭ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｊ 3/02 Ｈ０４Ｌ 7/00 Ｆ
Claims (1)
- 【請求項１】 受信直交検波信号を位相情報θに変換す
る位相検出回路と、 該位相情報θと該位相情報θの１シンボル遅延素子出力
との差分量を１シンボル毎に求める第１の差分回路と、 変調シンボル点に従って位相判定後、予め定められてい
る所定の同期ワードシンボルを差分化した同期ワード差
分位相信号出力とのシンボル相関値を同期ワードシンボ
ル長で求めるシンボル相関器と、 該シンボル相関値のピーク位置を監視することにより同
期位置を検出する同期位置判定回路と、 該位相情報θと予め定められている所定の同期ワードシ
ンボルの位相情報との差分情報Δθを得る第２の差分回
路と、 該差分情報Δθの同期ワード区間での平均化を行う平均
化回路と、 該平均化Δθの値を該位相情報θから差し引くことによ
り絶対位相化する第３の差分回路とを備えた絶対位相検
波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305740A JPH08149173A (ja) | 1994-11-16 | 1994-11-16 | 絶対位相検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305740A JPH08149173A (ja) | 1994-11-16 | 1994-11-16 | 絶対位相検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149173A true JPH08149173A (ja) | 1996-06-07 |
Family
ID=17948776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6305740A Pending JPH08149173A (ja) | 1994-11-16 | 1994-11-16 | 絶対位相検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377634B1 (en) | 1997-12-15 | 2002-04-23 | Nec Corporation | Circuit for reproducing bit timing and method of reproducing bit timing |
-
1994
- 1994-11-16 JP JP6305740A patent/JPH08149173A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377634B1 (en) | 1997-12-15 | 2002-04-23 | Nec Corporation | Circuit for reproducing bit timing and method of reproducing bit timing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1063824B1 (en) | Symbol synchronisation in multicarrier receivers | |
| EP1618696B1 (en) | Frequency synchronization apparatus and frequency synchronization method | |
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| JP3414558B2 (ja) | 最大相関値タイミング推定回路及び受信装置 | |
| US7519121B2 (en) | OFDM demodulation circuit and OFDM reception apparatus using the same | |
| WO1999017493A1 (en) | Fft window position recovery apparatus and method for ofdm system receiver | |
| JP3596442B2 (ja) | 無線パケット通信用ｏｆｄｍ受信装置 | |
| KR101096635B1 (ko) | 주파수 오프셋 에러 보상 장치 및 이를 포함하는 수신기 | |
| JP2812347B2 (ja) | 再同期復調装置 | |
| JP2000252971A (ja) | 受信装置及び同期方法 | |
| JPH09321733A (ja) | Ｏｆｄｍ復調装置 | |
| EP4087176A2 (en) | Radio receiver synchronization | |
| JP3419567B2 (ja) | デジタル信号のシンボル識別点検出回路 | |
| JPH08149173A (ja) | 絶対位相検波回路 | |
| JP3120136B2 (ja) | Ｔｄｍａデータ受信装置 | |
| JP2000106576A (ja) | 周波数推定装置 | |
| JP3945623B2 (ja) | 周波数同期方法及びこれを用いたｏｆｄｍ受信装置 | |
| KR20020086161A (ko) | 직교 주파수 분할 다중 전송 시스템의 훈련 심볼 결정방법 및 주파수 옵셋 추정과 동기를 위한 장치 및 방법 | |
| KR100725486B1 (ko) | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기 | |
| JPH10308785A (ja) | Ｔｄｍａデータ受信装置 | |
| JP4445649B2 (ja) | 復調方式 | |
| JP3049587B2 (ja) | 復調装置 | |
| JP3686546B2 (ja) | 受信装置 | |
| JP3107995B2 (ja) | 同期装置 | |
| KR20030056314A (ko) | 순방향 구조로 심볼 타이밍을 추정하는 수신 시스템 및 그타이밍 추정방법 |