JP3398537B2 - クロック再生装置 - Google Patents
クロック再生装置Info
- Publication number
- JP3398537B2 JP3398537B2 JP33077695A JP33077695A JP3398537B2 JP 3398537 B2 JP3398537 B2 JP 3398537B2 JP 33077695 A JP33077695 A JP 33077695A JP 33077695 A JP33077695 A JP 33077695A JP 3398537 B2 JP3398537 B2 JP 3398537B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power component
- peak
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル変調信号の復
調処理におけるクロック再生装置におけるタイミング誤
差検出に関するものである。
調処理におけるクロック再生装置におけるタイミング誤
差検出に関するものである。
【０００２】
【従来の技術】デジタル伝送通信において、デジタル変
調信号復調器が復調処理すべき受信信号のクロック成分
に同期したクロックを生成するには、従来、いわゆる零
交差追従方式が採用されていた。この零交差追従方式
は、直交検波出力に対して、シンボル周期の２倍の周波
数によるサンプリングを行い、そこで得られた２サンプ
ル／シンボルのデータの中で、一方をピークタイミング
のデータ（以下ピークデータという）、残りをゼロタイ
ミングのデータ（以下ゼロデータという）の信号として
処理している。
調信号復調器が復調処理すべき受信信号のクロック成分
に同期したクロックを生成するには、従来、いわゆる零
交差追従方式が採用されていた。この零交差追従方式
は、直交検波出力に対して、シンボル周期の２倍の周波
数によるサンプリングを行い、そこで得られた２サンプ
ル／シンボルのデータの中で、一方をピークタイミング
のデータ（以下ピークデータという）、残りをゼロタイ
ミングのデータ（以下ゼロデータという）の信号として
処理している。
【０００３】図４に示したデジタル伝送通信における直
交検波出力から、図２に示すクロック再生装置によりク
ロックを再生する場合について説明する。
交検波出力から、図２に示すクロック再生装置によりク
ロックを再生する場合について説明する。
【０００４】いま図４の直交検波出力（Ｉch、Ｑch）の
波形は、正常なサンプルタイミングからτだけ誤差が生
じている。尚、Ｐn-1,iとＰn-1,q、Ｐn,iとＰ n,q 、およ
びＺn-1,iとＺn-1,qは、夫々同時のタイミングによって
得られたサンプルであり、１シンボルあたりの２サンプ
ルの順番は、ピークデータ、ゼロデータの順番としてい
る。
波形は、正常なサンプルタイミングからτだけ誤差が生
じている。尚、Ｐn-1,iとＰn-1,q、Ｐn,iとＰ n,q 、およ
びＺn-1,iとＺn-1,qは、夫々同時のタイミングによって
得られたサンプルであり、１シンボルあたりの２サンプ
ルの順番は、ピークデータ、ゼロデータの順番としてい
る。
【０００５】この直交検波出力が、図２のクロック再生
装置に入力し、アナログ−デジダル（Ａ／Ｄ）変換器１
でデジタル変換された後、誤差検出部２５に入力してタ
イミング誤差τに応じた結果を出力し、その出力を平均
化処理部３で平均化後、誤差τに応じたサンプルタイミ
ングの位相をタイミング制御部４にて制御する。タイミ
ング制御部４の出力は、受信信号に同期させるため分周
回路５で分周される。その結果、受信信号からクロック
の再生がされる。
装置に入力し、アナログ−デジダル（Ａ／Ｄ）変換器１
でデジタル変換された後、誤差検出部２５に入力してタ
イミング誤差τに応じた結果を出力し、その出力を平均
化処理部３で平均化後、誤差τに応じたサンプルタイミ
ングの位相をタイミング制御部４にて制御する。タイミ
ング制御部４の出力は、受信信号に同期させるため分周
回路５で分周される。その結果、受信信号からクロック
の再生がされる。
【０００６】上記のクロック再生装置で、誤差検出部２
５は、従来、図５のブロック図に示す回路が使用されて
いた。直交検波出力のデジタル信号Ｉch／Ｄは、振分け
部６でピークデータＰn,iとゼロデータＺn,iに振り分け
られる。ゼロデータＺn,iが遅延保持回路７に入力する
と、そこに１シンボル遅延して保持されている前回のサ
ンプルのゼロデータＺn-1,iが出力する。ピークデータ
Ｐn,iが遅延保持回路８に入力すると、やはり前回のサ
ンプルのピークデータＰn-1,iが出力する。減算回路９
で、振分け部６から直接入力するピークデータＰnと遅
延保持回路８から入力する前回のピークデータＰn-1,i
とを減算する。この減算結果と、遅延保持回路７から出
力したゼロデータ、すなわち時間的に前後するピークデ
ータＰn,iおよびＰn-1,iに挟まれたゼロデータＺn-1,i
が乗算回路１０で乗算される。一方、直交検波出力のデ
ジタル信号Ｑch／Ｄは、振分け部１１でピークデータＰ
n,qとゼロデータＺn,qに振り分けられる。このゼロデー
タＺn,qが入力すると遅延保持回路１２から前回のゼロ
データＺn-1,qが出力する。ピークデータＰn,qの入力に
より遅延保持回路１３から前回のピークデータＰn-1,q
が出力し、このピークデータＰn-1,qと振分け部１１か
ら直接入力するピークデータＰn,qとを減算回路１４で
減算する。この減算結果と、遅延保持回路１２から出力
し、時間的に前後するピークデータＰn,qおよびＰn-1,q
に挟まれたゼロデータＺn-1,qとが乗算回路１５で乗算
される。乗算回路１０の乗算結果と乗算回路１５の乗算
結果とを加算回路１６にて加算することによって、タイ
ミング誤差τに応じた出力を得ることができる。
５は、従来、図５のブロック図に示す回路が使用されて
いた。直交検波出力のデジタル信号Ｉch／Ｄは、振分け
部６でピークデータＰn,iとゼロデータＺn,iに振り分け
られる。ゼロデータＺn,iが遅延保持回路７に入力する
と、そこに１シンボル遅延して保持されている前回のサ
ンプルのゼロデータＺn-1,iが出力する。ピークデータ
Ｐn,iが遅延保持回路８に入力すると、やはり前回のサ
ンプルのピークデータＰn-1,iが出力する。減算回路９
で、振分け部６から直接入力するピークデータＰnと遅
延保持回路８から入力する前回のピークデータＰn-1,i
とを減算する。この減算結果と、遅延保持回路７から出
力したゼロデータ、すなわち時間的に前後するピークデ
ータＰn,iおよびＰn-1,iに挟まれたゼロデータＺn-1,i
が乗算回路１０で乗算される。一方、直交検波出力のデ
ジタル信号Ｑch／Ｄは、振分け部１１でピークデータＰ
n,qとゼロデータＺn,qに振り分けられる。このゼロデー
タＺn,qが入力すると遅延保持回路１２から前回のゼロ
データＺn-1,qが出力する。ピークデータＰn,qの入力に
より遅延保持回路１３から前回のピークデータＰn-1,q
が出力し、このピークデータＰn-1,qと振分け部１１か
ら直接入力するピークデータＰn,qとを減算回路１４で
減算する。この減算結果と、遅延保持回路１２から出力
し、時間的に前後するピークデータＰn,qおよびＰn-1,q
に挟まれたゼロデータＺn-1,qとが乗算回路１５で乗算
される。乗算回路１０の乗算結果と乗算回路１５の乗算
結果とを加算回路１６にて加算することによって、タイ
ミング誤差τに応じた出力を得ることができる。
【０００７】
【発明が解決しようとする課題】デジタル伝送通信の実
際のシステム上では、送受間のローカル周波数の差に起
因する周波数オフセットが存在する。この周波数オフセ
ットが存在すると、キャリアの中心周波数がずれてしま
い、受信側のフィルタによる歪みを受けてしまうと同時
に、上記した従来の零交差追従方式における図５に示し
た誤差検出部２５が劣化をさらに引き起こしてしまう。
式１は、従来技術における周波数オフセットωの影響を
示している。尚、Tsはシンボル周期である。
際のシステム上では、送受間のローカル周波数の差に起
因する周波数オフセットが存在する。この周波数オフセ
ットが存在すると、キャリアの中心周波数がずれてしま
い、受信側のフィルタによる歪みを受けてしまうと同時
に、上記した従来の零交差追従方式における図５に示し
た誤差検出部２５が劣化をさらに引き起こしてしまう。
式１は、従来技術における周波数オフセットωの影響を
示している。尚、Tsはシンボル周期である。
【０００８】
【数１】
【０００９】式１の右辺第１項、第２項におけるωが検
出結果に影響することは明らかである。時間的に誤差が
一定とみなせる周波数オフセット以外にも、移動体通信
では、ドップラ周波数も生じ、これによってもキャリア
の周波数が変動するから、前述の周波数オフセットに対
する状況と同様な現象が生じる。
出結果に影響することは明らかである。時間的に誤差が
一定とみなせる周波数オフセット以外にも、移動体通信
では、ドップラ周波数も生じ、これによってもキャリア
の周波数が変動するから、前述の周波数オフセットに対
する状況と同様な現象が生じる。
【００１０】図７には１６ＱＡＭ変調方式による信号の
周波数オフセット（シンボルレート１／Tsにて正規化）
２種類（０％と１０％）に対する誤差検出特性が示して
ある。横軸はサンプルタイミングの誤差、縦軸はそれぞ
れのサンプルタイミングにおける検出誤差である。サン
プルタイミングの誤差＝０の場合が理想的なタイミング
である。周波数オフセットにより検出誤差の振幅が大き
く変化してしまうことが解る。振幅が変化すると、安定
したクロック再生のループ動作が得られなくなる。周波
数オフセットはシステムの初期引き込み時や、フェージ
ングにおけるドップラシフトによっても発生するから、
この状態での誤差特性が安定でない場合（周波数オフセ
ットに依存せずに一定の高速性によって理想的なタイミ
ングに収束しない場合）には、サンプルタイミング誤差
に起因する復調特性の劣化をも起こす。この症状は、ピ
ークデータとゼロデータの順番を入れ替えても同じであ
る。
周波数オフセット（シンボルレート１／Tsにて正規化）
２種類（０％と１０％）に対する誤差検出特性が示して
ある。横軸はサンプルタイミングの誤差、縦軸はそれぞ
れのサンプルタイミングにおける検出誤差である。サン
プルタイミングの誤差＝０の場合が理想的なタイミング
である。周波数オフセットにより検出誤差の振幅が大き
く変化してしまうことが解る。振幅が変化すると、安定
したクロック再生のループ動作が得られなくなる。周波
数オフセットはシステムの初期引き込み時や、フェージ
ングにおけるドップラシフトによっても発生するから、
この状態での誤差特性が安定でない場合（周波数オフセ
ットに依存せずに一定の高速性によって理想的なタイミ
ングに収束しない場合）には、サンプルタイミング誤差
に起因する復調特性の劣化をも起こす。この症状は、ピ
ークデータとゼロデータの順番を入れ替えても同じであ
る。
【００１１】本発明はこのようなデジタル伝送通信にお
けるクロック再生装置の持つ問題点を解消するためなさ
れたもので、デジタル変調信号の復調処理において、周
波数オフセットによる誤差検出特性の劣化を抑えるクロ
ック再生装置を提供することを目的とする。
けるクロック再生装置の持つ問題点を解消するためなさ
れたもので、デジタル変調信号の復調処理において、周
波数オフセットによる誤差検出特性の劣化を抑えるクロ
ック再生装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
めになされた本発明を実施例に対応する図１、図２によ
り以下に説明する。
めになされた本発明を実施例に対応する図１、図２によ
り以下に説明する。
【００１３】本発明のクロック再生装置は、デジタル変
調信号復調器が復調処理すべき受信信号のクロック成分
に同期したクロックを生成させるための装置である。す
なわち図２に示すように、直交検波したＩch出力および
Ｑch出力にシンボルレートの２倍でサンプリングするア
ナログ−デジダル変換器１と、アナログ−デジダル変換
器１の出力からサンプルタイミングの誤差を算出する誤
差検出部２と、誤差検出部２の出力を平均化する平均化
処理部３と、平均化処理部３の出力から前記サンプルタ
イミングの位相を制御するタイミング制御部４と、タイ
ミング制御部４の出力を分周することによって受信信号
に同期したクロックを生成する分周回路５とを有してい
る。誤差検出部２は、図１に示すように、Ｉch出力をピ
ークデータＰn,iとゼロデータＺn,iに振り分ける振分け
部１７、Ｑch出力をピークデータＰn,qとゼロデータＺ
n,qに振り分ける振分け部１８、Ｉch出力のピークデー
タＰn,iとＱch出力のピークデータＰn,qとを２乗和して
ピーク電力成分Ｐpwrnを算出する第１の電力算出回路２
０と、第１の電力算出回路２０からのピーク電力成分Ｐ
pwrnを１シンボル分遅延保持する遅延保持回路２２、遅
延保持回路２２から入力する前回のピーク電力成分Ｐpw
rn-1と第１の電力算出回路２０から直接入力する今回の
ピーク電力成分Ｐpwrnとを減算する減算回路２３、Ｉch
出力のゼロデータＺn,iとＱch出力のゼロデータＺn,qと
を２乗和してゼロ電力成分Ｚpwrnを算出する第２の電力
算出回路１９、および減算回路２３の減算結果Ｐpwrn−
Ｐｐｗｒｎ−１と、第２の電力算出回路１９のゼロ電力
成分Ｚｐｗｒｎとを乗算する乗算回路２４を含んでい
る。
調信号復調器が復調処理すべき受信信号のクロック成分
に同期したクロックを生成させるための装置である。す
なわち図２に示すように、直交検波したＩch出力および
Ｑch出力にシンボルレートの２倍でサンプリングするア
ナログ−デジダル変換器１と、アナログ−デジダル変換
器１の出力からサンプルタイミングの誤差を算出する誤
差検出部２と、誤差検出部２の出力を平均化する平均化
処理部３と、平均化処理部３の出力から前記サンプルタ
イミングの位相を制御するタイミング制御部４と、タイ
ミング制御部４の出力を分周することによって受信信号
に同期したクロックを生成する分周回路５とを有してい
る。誤差検出部２は、図１に示すように、Ｉch出力をピ
ークデータＰn,iとゼロデータＺn,iに振り分ける振分け
部１７、Ｑch出力をピークデータＰn,qとゼロデータＺ
n,qに振り分ける振分け部１８、Ｉch出力のピークデー
タＰn,iとＱch出力のピークデータＰn,qとを２乗和して
ピーク電力成分Ｐpwrnを算出する第１の電力算出回路２
０と、第１の電力算出回路２０からのピーク電力成分Ｐ
pwrnを１シンボル分遅延保持する遅延保持回路２２、遅
延保持回路２２から入力する前回のピーク電力成分Ｐpw
rn-1と第１の電力算出回路２０から直接入力する今回の
ピーク電力成分Ｐpwrnとを減算する減算回路２３、Ｉch
出力のゼロデータＺn,iとＱch出力のゼロデータＺn,qと
を２乗和してゼロ電力成分Ｚpwrnを算出する第２の電力
算出回路１９、および減算回路２３の減算結果Ｐpwrn−
Ｐｐｗｒｎ−１と、第２の電力算出回路１９のゼロ電力
成分Ｚｐｗｒｎとを乗算する乗算回路２４を含んでい
る。
【００１４】誤差検出部２に、図３に示すように、第２
の電力算出回路１９からのゼロ電力成分Ｚpwrnを１シン
ボル分遅延保持する第２の遅延保持回路２１をさらに有
し、乗算回路２４が第２の遅延保持回路２１から出力す
る前回のゼロ電力成分Ｚpwrn-1と前記減算結果Ｐpwrn−
Ｐpwrn-1とを乗算する構成であってもよい。すなわち時
間的に前後するピークにおける電力成分ＰpwrnおよびＰ
pwrn-1に挟まれたゼロにおける電力成分Ｚpwrn-1と、前
後するピークにおける電力成分ＰpwrnおよびＰpwrn-1の
差Ｐpwrn−Ｐpwrn-1が乗算されることを意味する。
の電力算出回路１９からのゼロ電力成分Ｚpwrnを１シン
ボル分遅延保持する第２の遅延保持回路２１をさらに有
し、乗算回路２４が第２の遅延保持回路２１から出力す
る前回のゼロ電力成分Ｚpwrn-1と前記減算結果Ｐpwrn−
Ｐpwrn-1とを乗算する構成であってもよい。すなわち時
間的に前後するピークにおける電力成分ＰpwrnおよびＰ
pwrn-1に挟まれたゼロにおける電力成分Ｚpwrn-1と、前
後するピークにおける電力成分ＰpwrnおよびＰpwrn-1の
差Ｐpwrn−Ｐpwrn-1が乗算されることを意味する。
【００１５】減算回路２３が、遅延保持回路２２から入
力する前回のピーク電力成分Ｐpwrn-1より第１の電力算
出回路２０から直接入力するピーク電力成分Ｐpwrnを減
算する減算回路か、または第１の電力算出回路２０から
直接入力するピーク電力成分Ｐpwrnより遅延保持回路２
２から入力する前回のピーク電力成分Ｐpwrn-1を減算す
る減算回路かによって、タイミング制御部４が制御の極
性を反転させ、タイミングを進み方向か、遅れ方向に選
択可能にしてあることが好ましい。
力する前回のピーク電力成分Ｐpwrn-1より第１の電力算
出回路２０から直接入力するピーク電力成分Ｐpwrnを減
算する減算回路か、または第１の電力算出回路２０から
直接入力するピーク電力成分Ｐpwrnより遅延保持回路２
２から入力する前回のピーク電力成分Ｐpwrn-1を減算す
る減算回路かによって、タイミング制御部４が制御の極
性を反転させ、タイミングを進み方向か、遅れ方向に選
択可能にしてあることが好ましい。
【００１６】
【作用】上記のクロック再生装置で、誤差検出部２の第
１の電力算出回路２０および第２の電力算出回路１９が
ピークデータ、ゼロデータの夫々のペアに対して２乗和
してピーク電力成分およびゼロ電力成分を求め、これを
もとにタイミング誤差τに応じた出力を得ているので、
キャリアの位相変動による誤差検出特性の劣化を抑える
ことができる。すなわち、ピークデータおよびゼロデー
タの夫々につき、ＩchおよびＱchに対する電力成分（Ｉ
2＋Ｑ2）で誤差検出処理を行うものである。この方式に
よれば、周波数オフセットωが含まれている入力信号
は、 （Ｉ＋ｊＱ）・ＥＸＰ（ｊωｔ） であるから、そのＩch、Ｑchの成分は Ｉch：Ｉ・ｃｏｓωｔ−Ｑ・ｓｉｎωｔ Ｑch：Ｑ・ｃｏｓωｔ＋Ｉ・ｓｉｎωｔ となる。このＩchとＱchの両成分に対して、電力成分
（両成分の２乗和）を算出すれば、ｃｏｓ2ωｔ＋ｓｉ
ｎ2ωｔ＝１であるから、 （Ｉch）2＋（Ｑch）2＝Ｉ2＋Ｑ2 となる。したがって、この式に周波数オフセットωを含
む項はないから、周波数オフセットによる誤差検出特性
の劣化を抑えることができる。
１の電力算出回路２０および第２の電力算出回路１９が
ピークデータ、ゼロデータの夫々のペアに対して２乗和
してピーク電力成分およびゼロ電力成分を求め、これを
もとにタイミング誤差τに応じた出力を得ているので、
キャリアの位相変動による誤差検出特性の劣化を抑える
ことができる。すなわち、ピークデータおよびゼロデー
タの夫々につき、ＩchおよびＱchに対する電力成分（Ｉ
2＋Ｑ2）で誤差検出処理を行うものである。この方式に
よれば、周波数オフセットωが含まれている入力信号
は、 （Ｉ＋ｊＱ）・ＥＸＰ（ｊωｔ） であるから、そのＩch、Ｑchの成分は Ｉch：Ｉ・ｃｏｓωｔ−Ｑ・ｓｉｎωｔ Ｑch：Ｑ・ｃｏｓωｔ＋Ｉ・ｓｉｎωｔ となる。このＩchとＱchの両成分に対して、電力成分
（両成分の２乗和）を算出すれば、ｃｏｓ2ωｔ＋ｓｉ
ｎ2ωｔ＝１であるから、 （Ｉch）2＋（Ｑch）2＝Ｉ2＋Ｑ2 となる。したがって、この式に周波数オフセットωを含
む項はないから、周波数オフセットによる誤差検出特性
の劣化を抑えることができる。
【００１７】
【実施例】以下、本発明の実施例を図面により詳細に説
明する。
明する。
【００１８】図１は本発明を適用するクロック再生装置
の誤差検出部２の実施例を示すブロック回路図である。
図２は同じく本発明を適用するクロック再生装置の全体
を示すブロック回路図である。
の誤差検出部２の実施例を示すブロック回路図である。
図２は同じく本発明を適用するクロック再生装置の全体
を示すブロック回路図である。
【００１９】先ず図２によりクロック再生装置の全体を
説明する。クロック再生装置は、アナログ−デジダル
（Ａ／Ｄ）変換器１、誤差検出部２、平均化処理部３、
タイミング制御部４、分周回路５を有している。図示を
省略したデジタル変調信号復調器から直交検波出力（Ｉ
ch、Ｑch）が入力すると、Ａ／Ｄ変換器１でデジタル変
換される。そのデジタル信号が誤差検出部２に入力して
タイミング誤差τに応じた結果を出力する。その出力を
平均化処理部３で平均化後、誤差τに応じたサンプルタ
イミングの位相をタイミング制御部４にて制御する。タ
イミング制御部４の出力は、受信信号に同期させるため
分周回路５で分周される。その結果、受信信号からクロ
ックの再生がされる。
説明する。クロック再生装置は、アナログ−デジダル
（Ａ／Ｄ）変換器１、誤差検出部２、平均化処理部３、
タイミング制御部４、分周回路５を有している。図示を
省略したデジタル変調信号復調器から直交検波出力（Ｉ
ch、Ｑch）が入力すると、Ａ／Ｄ変換器１でデジタル変
換される。そのデジタル信号が誤差検出部２に入力して
タイミング誤差τに応じた結果を出力する。その出力を
平均化処理部３で平均化後、誤差τに応じたサンプルタ
イミングの位相をタイミング制御部４にて制御する。タ
イミング制御部４の出力は、受信信号に同期させるため
分周回路５で分周される。その結果、受信信号からクロ
ックの再生がされる。
【００２０】図２に示したクロック再生装置に配置され
る誤差検出部２は、図１に示すように、振分け部１７、
振分け部１８、電力算出回路２０、遅延保持回路２２、
減算回路２３、電力算出回路１９、乗算回路２４を有し
ている。
る誤差検出部２は、図１に示すように、振分け部１７、
振分け部１８、電力算出回路２０、遅延保持回路２２、
減算回路２３、電力算出回路１９、乗算回路２４を有し
ている。
【００２１】この誤差検出部２に、Ａ／Ｄ変換器１から
直交検波出力のデジタルデータＩｃｈ／Ｄが入力する
と、振分け部１７でピークデータＰｎ，ｉとゼロデータ
Ｚn,iに振り分けられる。同じく直交検波出力のデジタ
ルデータＱch／Ｄが入力すると、振分け部１８でピーク
データＰn,qとゼロデータＺn,qに振り分けられる。振分
け部１７から出力されたＩchのピークデータＰn,iと、
振分け部１８から出力されたＱchのピークデータＰn,q
は、電力算出回路２０に入力し、ピークにおける電力成
分Ｐpwrn＝Ｉ2＋Ｑ2が算出される。同様に振分け部１７
から出力されたＩchのゼロデータＺn,iと、振分け部１
８から出力されたＱchのゼロデータＺn,qは、電力算出
回路１９に入力し、ゼロにおける電力成分Ｚpwrn＝Ｉ2
＋Ｑ2が算出される。
直交検波出力のデジタルデータＩｃｈ／Ｄが入力する
と、振分け部１７でピークデータＰｎ，ｉとゼロデータ
Ｚn,iに振り分けられる。同じく直交検波出力のデジタ
ルデータＱch／Ｄが入力すると、振分け部１８でピーク
データＰn,qとゼロデータＺn,qに振り分けられる。振分
け部１７から出力されたＩchのピークデータＰn,iと、
振分け部１８から出力されたＱchのピークデータＰn,q
は、電力算出回路２０に入力し、ピークにおける電力成
分Ｐpwrn＝Ｉ2＋Ｑ2が算出される。同様に振分け部１７
から出力されたＩchのゼロデータＺn,iと、振分け部１
８から出力されたＱchのゼロデータＺn,qは、電力算出
回路１９に入力し、ゼロにおける電力成分Ｚpwrn＝Ｉ2
＋Ｑ2が算出される。
【００２２】電力算出回路２０で算出されたピーク電力
成分Ｐpwrnが遅延保持回路２２に入力すると１シンボル
分遅延して保持されている前回のピーク電力成分Ｐpwr
n-1が出力し、そのピーク電力成分Ｐpwrn-1が減算回路
２３のマイナス側に入力する。一方、減算回路２３のプ
ラス側には、電力算出回路２０からピーク電力成分Ｐpw
rnが入力し、（ピーク電力成分Ｐpwrn−ピーク電力成分
Ｐpwrn-1）の演算がなされる。
成分Ｐpwrnが遅延保持回路２２に入力すると１シンボル
分遅延して保持されている前回のピーク電力成分Ｐpwr
n-1が出力し、そのピーク電力成分Ｐpwrn-1が減算回路
２３のマイナス側に入力する。一方、減算回路２３のプ
ラス側には、電力算出回路２０からピーク電力成分Ｐpw
rnが入力し、（ピーク電力成分Ｐpwrn−ピーク電力成分
Ｐpwrn-1）の演算がなされる。
【００２３】乗算回路２４に、電力算出回路１９で算出
されたゼロ電力成分Ｚpwrn（現時点でのゼロ電力成分）
と減算回路２３で算出された減算結果（Ｐpwrn−Ｐpwr
n-1）とが入力して乗算される。この乗算結果がタイミ
ング誤差τに応じた出力となっており、図２のクロック
再生装置の平均化処理部３へ入力し、そこでタイミング
誤差τが算出される。
されたゼロ電力成分Ｚpwrn（現時点でのゼロ電力成分）
と減算回路２３で算出された減算結果（Ｐpwrn−Ｐpwr
n-1）とが入力して乗算される。この乗算結果がタイミ
ング誤差τに応じた出力となっており、図２のクロック
再生装置の平均化処理部３へ入力し、そこでタイミング
誤差τが算出される。
【００２４】図３に示すブロック回路図は、誤差検出部
２の別な実施例の要部を示している。図１に示した誤差
検出部２の第２の電力算出回路１９と乗算回路２４との
間に第２の遅延保持回路２１を挿入付加してある。この
遅延保持回路２１は入力したゼロ電力成分を１シンボル
分遅延保持し、次のゼロ電力成分が入力したときに保持
している前回のゼロ電力成分を出力するものである。第
２の電力算出回路１９からゼロ電力成分Ｚpwrnが入力す
ると、第２の遅延保持回路２１から前回のゼロ電力成分
Ｚpwrn-1が出力する。乗算回路２４では、このゼロ電力
成分Ｚpwrn-1と減算回路２３で算出された減算結果（Ｐ
pwrn−Ｐpwrn-1）とが乗算される。時間的に連続するピ
ーク電力成分ＰpwrnおよびＰpwrn-1に挟まれたゼロ電力
成分Ｚpwrn -1と、連続するピークにおける電力成分Ｐpw
rnおよびＰpwrn-1の差Ｐpwrn−Ｐpwrn-1が乗算される。
２の別な実施例の要部を示している。図１に示した誤差
検出部２の第２の電力算出回路１９と乗算回路２４との
間に第２の遅延保持回路２１を挿入付加してある。この
遅延保持回路２１は入力したゼロ電力成分を１シンボル
分遅延保持し、次のゼロ電力成分が入力したときに保持
している前回のゼロ電力成分を出力するものである。第
２の電力算出回路１９からゼロ電力成分Ｚpwrnが入力す
ると、第２の遅延保持回路２１から前回のゼロ電力成分
Ｚpwrn-1が出力する。乗算回路２４では、このゼロ電力
成分Ｚpwrn-1と減算回路２３で算出された減算結果（Ｐ
pwrn−Ｐpwrn-1）とが乗算される。時間的に連続するピ
ーク電力成分ＰpwrnおよびＰpwrn-1に挟まれたゼロ電力
成分Ｚpwrn -1と、連続するピークにおける電力成分Ｐpw
rnおよびＰpwrn-1の差Ｐpwrn−Ｐpwrn-1が乗算される。
【００２５】図１に示した実施例では、減算回路２３は
ピーク電力成分Ｐpwrn-1がマイナス側に入力し、ピーク
電力成分Ｐpwrnがプラス側に入力する、すなわちピーク
電力成分Ｐpwrn−ピーク電力成分Ｐpwrn-1の演算がなさ
れるものとして説明してある。しかし、減算回路２３は
これに限られることなく、ピーク電力成分Ｐpwrn-1が遅
延保持回路２２からプラス側に入力し、ピーク電力成分
Ｐpwrnが電力算出回路２０からマイナス側に直接入力す
る、すなわちピーク電力成分Ｐpwrn-1−ピーク電力成分
Ｐpwrnの演算がなされる構成でもよい。そのように減算
回路２３の減算方向を変えることにより、タイミング制
御部４が制御の極性を反転させ、タイミングを進み方向
か、遅れ方向に選択することで整合がとれることにな
る。
ピーク電力成分Ｐpwrn-1がマイナス側に入力し、ピーク
電力成分Ｐpwrnがプラス側に入力する、すなわちピーク
電力成分Ｐpwrn−ピーク電力成分Ｐpwrn-1の演算がなさ
れるものとして説明してある。しかし、減算回路２３は
これに限られることなく、ピーク電力成分Ｐpwrn-1が遅
延保持回路２２からプラス側に入力し、ピーク電力成分
Ｐpwrnが電力算出回路２０からマイナス側に直接入力す
る、すなわちピーク電力成分Ｐpwrn-1−ピーク電力成分
Ｐpwrnの演算がなされる構成でもよい。そのように減算
回路２３の減算方向を変えることにより、タイミング制
御部４が制御の極性を反転させ、タイミングを進み方向
か、遅れ方向に選択することで整合がとれることにな
る。
【００２６】図６は上記実施例のクロック再生装置を１
６ＱＡＭ変調信号に適用した場合の誤差検出特性を示し
ている。フィルタ等による若干の歪みは生じているもの
の、従来方法では周波数オフセットωの影響が大きく生
じていたが（図７参照）、周波数オフセットωによる影
響は殆ど受けないことが解る。したがって安定した特性
を得ることができる。
６ＱＡＭ変調信号に適用した場合の誤差検出特性を示し
ている。フィルタ等による若干の歪みは生じているもの
の、従来方法では周波数オフセットωの影響が大きく生
じていたが（図７参照）、周波数オフセットωによる影
響は殆ど受けないことが解る。したがって安定した特性
を得ることができる。
【００２７】尚、従来の装置による誤差特性（図７参
照）と本発明の装置による誤差特性（図６参照）では、
振幅やその極性が異なっている。これについては、予め
どのような誤差検出特性となるかを考慮して、平均化処
理やタイミング制御を行えば容易に対応できる。
照）と本発明の装置による誤差特性（図６参照）では、
振幅やその極性が異なっている。これについては、予め
どのような誤差検出特性となるかを考慮して、平均化処
理やタイミング制御を行えば容易に対応できる。
【００２８】以上に説明した本発明のクロック再生装置
が適用できる変調方式としては、位相変調方式あるいは
振幅・位相変調方式があり、例えばＱＰＳＫ等といった
方式のみならず１６ＱＡＭや６４ＱＡＭといった変調方
式であっても、キャリア周波数の変化、変動に対しても
安定したクロック再生処理が可能である。
が適用できる変調方式としては、位相変調方式あるいは
振幅・位相変調方式があり、例えばＱＰＳＫ等といった
方式のみならず１６ＱＡＭや６４ＱＡＭといった変調方
式であっても、キャリア周波数の変化、変動に対しても
安定したクロック再生処理が可能である。
【００２９】
【発明の効果】以上、詳細に説明したように本発明のク
ロック再生装置は、周波数オフセットに影響されない誤
差検出特性が得られるから、例えばキャリアの初期引き
込み時に周波数オフセットがシンボルレートの１０％程
度といった状態で存在していても、サンプルタイミング
としては良好なタイミングを保持することができる。周
波数オフセットを何らかの手法によって減じようとする
場合に、殆ど周波数オフセットが無視できる状態までウ
ェイトをかけるような時間のロスが防げ、引き込み時間
の短縮が可能となる。また、フェージングにおけるドッ
プラシフトが存在していても、クロック再生は安定した
動作となり、周波数変動に起因したサンプルタイミング
の不安定による特性劣化も抑えることができる。
ロック再生装置は、周波数オフセットに影響されない誤
差検出特性が得られるから、例えばキャリアの初期引き
込み時に周波数オフセットがシンボルレートの１０％程
度といった状態で存在していても、サンプルタイミング
としては良好なタイミングを保持することができる。周
波数オフセットを何らかの手法によって減じようとする
場合に、殆ど周波数オフセットが無視できる状態までウ
ェイトをかけるような時間のロスが防げ、引き込み時間
の短縮が可能となる。また、フェージングにおけるドッ
プラシフトが存在していても、クロック再生は安定した
動作となり、周波数変動に起因したサンプルタイミング
の不安定による特性劣化も抑えることができる。
【図１】本発明を適用するクロック再生装置の誤差検出
部の実施例を示すブロック回路図である。
部の実施例を示すブロック回路図である。
【図２】本発明を適用するクロック再生装置の全体を示
すブロック回路図である。
すブロック回路図である。
【図３】本発明を適用するクロック再生装置の誤差検出
部の別な実施例の要部を示すブロック回路図である。
部の別な実施例の要部を示すブロック回路図である。
【図４】デジタル伝送通信における直交検波出力（Ｉc
h、Ｑch）の波形を示す図である。
h、Ｑch）の波形を示す図である。
【図５】クロック再生装置の従来の誤差検出部を示すブ
ロック回路図である。
ロック回路図である。
【図６】本発明を適用するクロック再生装置による誤差
特性を示す図である。
特性を示す図である。
【図７】従来のクロック再生装置による誤差特性を示す
図である。
図である。
１はＡ／Ｄ変換器、２・２５は誤差検出部、３は平均化
処理部、４はタイミング制御部、５は分周回路、６・１
１・１７・１８は振分け部、７・８・１２・１３・２１
・２２は遅延保持回路、９・１４・２３は減算回路、１
０・１５・２４は乗算回路、１６は加算回路、１９・２
０は電力算出回路である。
処理部、４はタイミング制御部、５は分周回路、６・１
１・１７・１８は振分け部、７・８・１２・１３・２１
・２２は遅延保持回路、９・１４・２３は減算回路、１
０・１５・２４は乗算回路、１６は加算回路、１９・２
０は電力算出回路である。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/22
H04L 7/00
Claims (3)
- 【請求項１】 直交検波したＩch出力およびＱch出力に
シンボルレートの２倍でサンプリングするアナログ−デ
ジダル変換器と、該アナログ−デジダル変換器の出力か
らサンプルタイミングの誤差を算出する誤差検出部と、
該誤差検出部の出力を平均化する平均化処理部と、該平
均化処理部の出力から前記サンプルタイミングの位相を
制御するタイミング制御部と、該タイミング制御部の出
力を分周することによって受信信号に同期したクロック
を生成する分周回路とを有するクロック再生装置におい
て、該誤差検出部が、 Ｉch出力をピークデータとゼロデータに振り分ける振分
け部、 Ｑch出力をピークデータとゼロデータに振り分ける振分
け部、 Ｉch出力のピークデータとＱch出力のピークデータとを
２乗和してピーク電力成分を算出する第１の電力算出回
路、 第１の電力算出回路からのピーク電力成分を１シンボル
分遅延保持する遅延保持回路、 該遅延保持回路から入力する前回のピーク電力成分と第
１の電力算出回路から直接入力する今回のピーク電力成
分とを減算する減算回路、 Ｉch出力のゼロデータとＱch出力のゼロデータとを２乗
和してゼロ電力成分を算出する第２の電力算出回路、お
よび該減算回路の減算結果と、第２の電力算出回路のゼ
ロ電力成分とを乗算する乗算回路とを含むことを特徴と
するクロック再生装置。 - 【請求項２】 請求項１の誤差検出部に、第２の電力算
出回路からのゼロ電力成分を１シンボル分遅延保持する
第２の遅延保持回路をさらに有し、該乗算回路が第２の
遅延保持回路から出力する前回のゼロ電力成分と前記減
算結果とを乗算することを特徴とする請求項１に記載の
クロック再生装置。 - 【請求項３】 前記減算回路が、遅延保持回路から入力
する前回のピーク電力成分より第１の電力算出回路から
直接入力するピーク電力成分を減算する減算回路か、ま
たは第１の電力算出回路から直接入力するピーク電力成
分より遅延保持回路から入力する前回のピーク電力成分
を減算する減算回路かによって、前記タイミング制御部
が制御の極性を反転させ、タイミングを進み方向か、遅
れ方向に選択可能であることを特徴とする請求項１また
は２に記載のクロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33077695A JP3398537B2 (ja) | 1995-12-19 | 1995-12-19 | クロック再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33077695A JP3398537B2 (ja) | 1995-12-19 | 1995-12-19 | クロック再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172467A JPH09172467A (ja) | 1997-06-30 |
| JP3398537B2 true JP3398537B2 (ja) | 2003-04-21 |
Family
ID=18236421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33077695A Expired - Fee Related JP3398537B2 (ja) | 1995-12-19 | 1995-12-19 | クロック再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3398537B2 (ja) |
-
1995
- 1995-12-19 JP JP33077695A patent/JP3398537B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09172467A (ja) | 1997-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5049830A (en) | Carrier recovery system and digital phase demodulator | |
| JP3322677B2 (ja) | シンボルタイミング復旧回路及び方法 | |
| JP3616706B2 (ja) | 交差偏波間干渉補償機能を備えた復調器 | |
| JP2536207B2 (ja) | 干渉補償器 | |
| CA2079292C (en) | Fast response matched filter receiver with decision feedback equalizer | |
| JPS6147454B2 (ja) | ||
| US20070172001A1 (en) | Demodulation circuit and demodulation method | |
| JP2971028B2 (ja) | ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路 | |
| EP0055373B1 (en) | Method for demodulating single sideband signals | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| JPH11177644A (ja) | ビットタイミング再生回路 | |
| US5790604A (en) | Method and apparatus for automatic frequency correction acquisition | |
| JP3398537B2 (ja) | クロック再生装置 | |
| US5697086A (en) | Co-channel FM signal/interference canceller | |
| JP3342967B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| EP0729251B1 (en) | Data reproducing unit with sampling | |
| JP3006382B2 (ja) | 周波数オフセット補正装置 | |
| JP2818148B2 (ja) | Ｏｆｄｍ復調装置 | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JP3537738B2 (ja) | クロック再生回路 | |
| JP3487221B2 (ja) | クロック再生装置およびクロック再生方法 | |
| JPH0583314A (ja) | 復調回路 | |
| JP2956724B2 (ja) | オーバーサンプリングトランスバーサル等化器 | |
| JP2564968B2 (ja) | 交差偏波干渉補償器 | |
| SU1169189A1 (ru) | Устройство дл приема амплитудно-фазомодулированных сигналов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |