JP3259595B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP3259595B2 JP3259595B2 JP13446995A JP13446995A JP3259595B2 JP 3259595 B2 JP3259595 B2 JP 3259595B2 JP 13446995 A JP13446995 A JP 13446995A JP 13446995 A JP13446995 A JP 13446995A JP 3259595 B2 JP3259595 B2 JP 3259595B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- signal
- circuit
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル無線通信
において好適なπ／４シフトＱＰＳＫ位相変調信号のク
ロック再生回路に関する。
において好適なπ／４シフトＱＰＳＫ位相変調信号のク
ロック再生回路に関する。
【０００２】
【従来の技術】従来は、山本らが、”π／４シフトＱＰ
ＳＫベースバンド遅延検波器の一検討”（１９９２年電
子情報通信学会春季大会講演論文集，Ｂ−３４２，１９
９２年３月）で示したように、π／４シフトＱＰＳＫ位
相変調の遅延検波方式には、ゼロクロス法を適用したク
ロック再生が用いられる。しかし、ゼロクロス法ではキ
ャリア周波数誤差が存在する場合、ゼロクロス点におけ
るジッタが大きくなり再生クロックの誤差の原因とな
る。
ＳＫベースバンド遅延検波器の一検討”（１９９２年電
子情報通信学会春季大会講演論文集，Ｂ−３４２，１９
９２年３月）で示したように、π／４シフトＱＰＳＫ位
相変調の遅延検波方式には、ゼロクロス法を適用したク
ロック再生が用いられる。しかし、ゼロクロス法ではキ
ャリア周波数誤差が存在する場合、ゼロクロス点におけ
るジッタが大きくなり再生クロックの誤差の原因とな
る。
【０００３】また、今日では、遅延検波方式に比べて優
れた特性を有する同期検波方式の適用が盛んに検討され
ている。しかし、小西らが”π／４シフトＱＰＳＫ同期
検波におけるシンボルクロック再生”（１９９５年電子
情報通信学会総合大会講演論文集，Ｂ−４５６，１９９
５年３月）で示したように、一般に、π／４シフトＱＰ
ＳＫ位相変調の同期検波方式には、ゼロクロス法を適用
したクロック再生は不可能であり、このため、ＩＱ信号
レベル差比較方式および差分ベクトル長誤差方式が提案
されている。しかし、ＩＱ信号レベル差比較方式は、フ
ェージング環境下における特性の劣化が指摘されてい
る。また、差分ベクトル長誤差方式は、平方根演算，べ
き乗演算等を用いているため演算量が多く、該演算を行
うためのハードウェアの増加が問題となる。
れた特性を有する同期検波方式の適用が盛んに検討され
ている。しかし、小西らが”π／４シフトＱＰＳＫ同期
検波におけるシンボルクロック再生”（１９９５年電子
情報通信学会総合大会講演論文集，Ｂ−４５６，１９９
５年３月）で示したように、一般に、π／４シフトＱＰ
ＳＫ位相変調の同期検波方式には、ゼロクロス法を適用
したクロック再生は不可能であり、このため、ＩＱ信号
レベル差比較方式および差分ベクトル長誤差方式が提案
されている。しかし、ＩＱ信号レベル差比較方式は、フ
ェージング環境下における特性の劣化が指摘されてい
る。また、差分ベクトル長誤差方式は、平方根演算，べ
き乗演算等を用いているため演算量が多く、該演算を行
うためのハードウェアの増加が問題となる。
【０００４】さらに、松本らは、”A New Burst Cohere
nt Demodulator for MicrocellularTDMA/TDD Systems”
（電子情報通信学会英文論文誌，Vol.E77-B，No.7，pp.
927-933，１９９４年７月）において、特定の送信パタ
ーンにのみ注目したゼロクロス法の適用を提案している
（図６参照）。しかし、同方法では、移動体通信等の通
信フレーム同期誤差が生じる場合においては、受信側で
ゼロクロス回路の動作／非動作制御を特定の送信パター
ンにあわせて高精度に行う必要があり、該制御が難し
い、という問題点があった。
nt Demodulator for MicrocellularTDMA/TDD Systems”
（電子情報通信学会英文論文誌，Vol.E77-B，No.7，pp.
927-933，１９９４年７月）において、特定の送信パタ
ーンにのみ注目したゼロクロス法の適用を提案している
（図６参照）。しかし、同方法では、移動体通信等の通
信フレーム同期誤差が生じる場合においては、受信側で
ゼロクロス回路の動作／非動作制御を特定の送信パター
ンにあわせて高精度に行う必要があり、該制御が難し
い、という問題点があった。
【０００５】
【発明が解決しようとする課題】上述したように、従来
のクロック再生回路においては、以下に示すような種々
の問題点が存在していた。 ゼロクロス法では、キャリア周波数誤差が存在する
場合、ゼロクロス点におけるジッタが大きくなり再生ク
ロックの誤差の原因となる。 π／４シフトＱＰＳＫ位相変調の同期検波方式にお
けるクロック再生には、ゼロクロス法は適用できず、Ｉ
Ｑ信号レベル差比較方式および差分ベクトル長誤差方式
を適用するが、ＩＱ信号レベル差比較方式には、フェー
ジング環境下における特性の劣化が、また、差分ベクト
ル長誤差方式には、演算を行うためのハードウェアの増
加が、それぞれ指摘されている。 特定の送信パターンにのみ注目してゼロクロス法を
適用する場合、移動体通信等の通信フレーム同期誤差が
生じる場合においては、受信側でゼロクロス回路の動作
／非動作制御を特定の送信パターンにあわせて高精度に
行う必要がある。
のクロック再生回路においては、以下に示すような種々
の問題点が存在していた。 ゼロクロス法では、キャリア周波数誤差が存在する
場合、ゼロクロス点におけるジッタが大きくなり再生ク
ロックの誤差の原因となる。 π／４シフトＱＰＳＫ位相変調の同期検波方式にお
けるクロック再生には、ゼロクロス法は適用できず、Ｉ
Ｑ信号レベル差比較方式および差分ベクトル長誤差方式
を適用するが、ＩＱ信号レベル差比較方式には、フェー
ジング環境下における特性の劣化が、また、差分ベクト
ル長誤差方式には、演算を行うためのハードウェアの増
加が、それぞれ指摘されている。 特定の送信パターンにのみ注目してゼロクロス法を
適用する場合、移動体通信等の通信フレーム同期誤差が
生じる場合においては、受信側でゼロクロス回路の動作
／非動作制御を特定の送信パターンにあわせて高精度に
行う必要がある。
【０００６】この発明は、上述した従来技術の問題点を
解決しようとするものであり、同期検波方式にも適用可
能であり、特定の送信パターンを必要とせず、キャリア
周波数誤差の有無およびフェージング環境下においても
特性の劣化をおこさず、さらに、簡易なハードウェアに
て実現することができるクロック再生回路を提供するこ
とを目的とする。
解決しようとするものであり、同期検波方式にも適用可
能であり、特定の送信パターンを必要とせず、キャリア
周波数誤差の有無およびフェージング環境下においても
特性の劣化をおこさず、さらに、簡易なハードウェアに
て実現することができるクロック再生回路を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
π／４シフトＱＰＳＫ位相変調信号の復調回路におい
て、前記復調回路で用いられるクロック信号から求めら
れる周期で、受信した前記π／４シフトＱＰＳＫ位相変
調信号の位相を検出する受信信号位相検出手段と、前記
受信信号位相検出手段が出力する位相信号と、該位相信
号を１シンボル周期遅延した位相信号との差分をｎ回行
うｎ回差分手段と、前記ｎ回差分手段が出力するｎ回差
分信号を所定の周期でとらえて蓄積し、蓄積されたｎ回
差分信号の関係に基づいて基準位相を決定し、蓄積され
た他のｎ回差分信号と前記基準位相とに基づいて前記ク
ロック信号の位相の進み／遅れを制御する制御信号を生
成する適応位相比較器型クロック位相進み／遅れ検出手
段と、前記適応位相比較器型クロック位相進み／遅れ検
出手段が出力する制御信号をろ波するディジタルフィル
タと、前記ディジタルフィルタの出力信号に基づき、前
記クロック信号の位相の調整を図り、且つ、前記受信信
号位相検出手段に該クロック信号をフィードバックする
クロックタイミング選択手段とを具備することを特徴と
している。
π／４シフトＱＰＳＫ位相変調信号の復調回路におい
て、前記復調回路で用いられるクロック信号から求めら
れる周期で、受信した前記π／４シフトＱＰＳＫ位相変
調信号の位相を検出する受信信号位相検出手段と、前記
受信信号位相検出手段が出力する位相信号と、該位相信
号を１シンボル周期遅延した位相信号との差分をｎ回行
うｎ回差分手段と、前記ｎ回差分手段が出力するｎ回差
分信号を所定の周期でとらえて蓄積し、蓄積されたｎ回
差分信号の関係に基づいて基準位相を決定し、蓄積され
た他のｎ回差分信号と前記基準位相とに基づいて前記ク
ロック信号の位相の進み／遅れを制御する制御信号を生
成する適応位相比較器型クロック位相進み／遅れ検出手
段と、前記適応位相比較器型クロック位相進み／遅れ検
出手段が出力する制御信号をろ波するディジタルフィル
タと、前記ディジタルフィルタの出力信号に基づき、前
記クロック信号の位相の調整を図り、且つ、前記受信信
号位相検出手段に該クロック信号をフィードバックする
クロックタイミング選択手段とを具備することを特徴と
している。
【０００８】請求項２記載の発明は、請求項１記載のク
ロック再生回路において、前記ｎ回差分手段が出力する
ｎ回差分信号に基づき、前記クロック信号の初期位相推
定を行うクロック初期同期手段を具備し、前記クロック
タイミング選択手段は、前記クロック初期同期手段の出
力信号に基づき、前記クロック信号の初期位相の調整を
図ることを特徴としている。
ロック再生回路において、前記ｎ回差分手段が出力する
ｎ回差分信号に基づき、前記クロック信号の初期位相推
定を行うクロック初期同期手段を具備し、前記クロック
タイミング選択手段は、前記クロック初期同期手段の出
力信号に基づき、前記クロック信号の初期位相の調整を
図ることを特徴としている。
【０００９】
【作用】請求項１記載の発明によれば、適応位相比較器
型クロック位相進み／遅れ検出手段は、ｎ回差分手段が
出力するｎ回差分信号を所定の周期でとらえて蓄積し、
蓄積されたｎ回差分信号の関係に基づいて基準位相を決
定し、蓄積された他のｎ回差分信号と前記基準位相とに
基づいて前記クロック信号の位相の進み／遅れを制御す
る制御信号を生成する。そして、ディジタルフィルタ
は、適応位相比較器型クロック位相進み／遅れ検出手段
が出力する制御信号をろ波する。さらに、クロックタイ
ミング選択手段は、ディジタルフィルタの出力信号に基
づき、クロック信号の位相の調整を図り、且つ、前記受
信信号位相検出手段に該クロック信号をフィードバック
する。
型クロック位相進み／遅れ検出手段は、ｎ回差分手段が
出力するｎ回差分信号を所定の周期でとらえて蓄積し、
蓄積されたｎ回差分信号の関係に基づいて基準位相を決
定し、蓄積された他のｎ回差分信号と前記基準位相とに
基づいて前記クロック信号の位相の進み／遅れを制御す
る制御信号を生成する。そして、ディジタルフィルタ
は、適応位相比較器型クロック位相進み／遅れ検出手段
が出力する制御信号をろ波する。さらに、クロックタイ
ミング選択手段は、ディジタルフィルタの出力信号に基
づき、クロック信号の位相の調整を図り、且つ、前記受
信信号位相検出手段に該クロック信号をフィードバック
する。
【００１０】請求項２記載の発明によれば、クロック初
期同期手段は、ｎ回差分手段が出力するｎ回差分信号に
基づき、クロック信号の初期位相推定を行う。そして、
クロックタイミング選択手段は、クロック初期同期手段
の出力信号に基づき、クロック信号の初期位相の調整を
図る。
期同期手段は、ｎ回差分手段が出力するｎ回差分信号に
基づき、クロック信号の初期位相推定を行う。そして、
クロックタイミング選択手段は、クロック初期同期手段
の出力信号に基づき、クロック信号の初期位相の調整を
図る。
【００１１】
§１．概要 受信したπ／４シフトＱＰＳＫ位相変調信号の位相を検
出し、１シンボル周期遅延した位相との差分をｎ回行う
場合において、ｎ＝１の場合は、遅延検波相当となり、
従来のゼロクロス法の適用も可能だが、キャリア周波数
誤差が存在すると、ゼロクロス点でのジッタにより特性
が劣化する。そこで、ここではｎ＝２の場合（２回差
分）を例にとって説明する。
出し、１シンボル周期遅延した位相との差分をｎ回行う
場合において、ｎ＝１の場合は、遅延検波相当となり、
従来のゼロクロス法の適用も可能だが、キャリア周波数
誤差が存在すると、ゼロクロス点でのジッタにより特性
が劣化する。そこで、ここではｎ＝２の場合（２回差
分）を例にとって説明する。
【００１２】ランダムな変調パターンにおけるπ／４シ
フトＱＰＳＫ変調信号の２回差分信号の特性を整理して
みると、差分信号の位相とクロック位相誤差との間に、
図１に示すような関係が成り立つことがわかる。この関
係を利用すれば、時系列上における前後の差分信号の関
係に基づいて基準位相を変化させることにより、ランダ
ムな変調パターンにおける位相比較が可能となる。な
お、図１の各欄において、上段はクロック位相が正規の
位置より遅れている状態を示し、下段はクロック位相が
正規の位置より進んでいる状態を示している。
フトＱＰＳＫ変調信号の２回差分信号の特性を整理して
みると、差分信号の位相とクロック位相誤差との間に、
図１に示すような関係が成り立つことがわかる。この関
係を利用すれば、時系列上における前後の差分信号の関
係に基づいて基準位相を変化させることにより、ランダ
ムな変調パターンにおける位相比較が可能となる。な
お、図１の各欄において、上段はクロック位相が正規の
位置より遅れている状態を示し、下段はクロック位相が
正規の位置より進んでいる状態を示している。
【００１３】たとえば、図１において、現時間信号の位
相が１８０゜±４５゜の範囲にあり、かつ、１シンボル
前の信号の位相が９０゜±４５゜の範囲にあるならば、
基準位相を１３５゜とし、該基準位相と１／２シンボル
前の位相θとを比較することにより、クロック位相の進
み／遅れが検出できる。そこで、ｎ回差分回路の出力を
蓄積し、前後の信号の関係に基づいて基準位相を変えな
がら、クロック位相の進み／遅れを検出し、該検出値に
基づいてクロックの位相を補償する。
相が１８０゜±４５゜の範囲にあり、かつ、１シンボル
前の信号の位相が９０゜±４５゜の範囲にあるならば、
基準位相を１３５゜とし、該基準位相と１／２シンボル
前の位相θとを比較することにより、クロック位相の進
み／遅れが検出できる。そこで、ｎ回差分回路の出力を
蓄積し、前後の信号の関係に基づいて基準位相を変えな
がら、クロック位相の進み／遅れを検出し、該検出値に
基づいてクロックの位相を補償する。
【００１４】§２．第１実施例 以下、図面を参照して、この発明の第１実施例について
説明する。図２は、この発明の第１実施例によるクロッ
ク再生回路の構成を示すブロック図である。以下、受信
信号サンプル速度はシンボルレートの２倍、ｎ回差分回
路には２回差分回路を用いた場合を例にとって説明す
る。
説明する。図２は、この発明の第１実施例によるクロッ
ク再生回路の構成を示すブロック図である。以下、受信
信号サンプル速度はシンボルレートの２倍、ｎ回差分回
路には２回差分回路を用いた場合を例にとって説明す
る。
【００１５】この図に示す受信信号位相検出回路１０
は、入力された受信変調信号の変調信号位相を検出す
る。この変調信号位相検出に関する技術は、以下に示す
文献に記載されている。 「富田他：”ディジタル中間周波数復調方式”，１９９
０年電子情報通信学会秋季全国大会講演論文集，Ｂ−２
９９，１９９０年９月」 「山本他：”π／４シフトＱＰＳＫベースバンド遅延検
波器の一検討”，１９９２年電子情報通信学会春季大会
講演論文集，Ｂ−３４２，１９９２年３月」 「松本他：”A New Burst Coherent Demodulator for M
icrocellular TDMA/TDDSystems”，電子情報通信学会英
文論文誌，Vol.E77-B，No.7，pp.927-933，１９９４年
７月」
は、入力された受信変調信号の変調信号位相を検出す
る。この変調信号位相検出に関する技術は、以下に示す
文献に記載されている。 「富田他：”ディジタル中間周波数復調方式”，１９９
０年電子情報通信学会秋季全国大会講演論文集，Ｂ−２
９９，１９９０年９月」 「山本他：”π／４シフトＱＰＳＫベースバンド遅延検
波器の一検討”，１９９２年電子情報通信学会春季大会
講演論文集，Ｂ−３４２，１９９２年３月」 「松本他：”A New Burst Coherent Demodulator for M
icrocellular TDMA/TDDSystems”，電子情報通信学会英
文論文誌，Vol.E77-B，No.7，pp.927-933，１９９４年
７月」
【００１６】また、２回差分回路２０は、入力信号と１
シンボル周期遅延した入力信号との２回差分信号を求め
る。適応位相比較器型クロック位相進み／遅れ検出回路
３０は、レジスタ３１〜３３および適応位相比較器３４
で構成され、後述する動作により、再生クロックの位相
の状態（進んでいるのか，遅れているのか）を示す検出
信号を出力する。ディジタルフィルタ４０は、入力信号
をフィルタリングする。クロックタイミング選択回路５
０は、基準クロック発生器を内蔵し、外部から入力され
る位相誤差情報に基づいて、該位相誤差を修正する方向
へ、上記基準クロック発生器が発生する再生クロックの
位相を調整する。
シンボル周期遅延した入力信号との２回差分信号を求め
る。適応位相比較器型クロック位相進み／遅れ検出回路
３０は、レジスタ３１〜３３および適応位相比較器３４
で構成され、後述する動作により、再生クロックの位相
の状態（進んでいるのか，遅れているのか）を示す検出
信号を出力する。ディジタルフィルタ４０は、入力信号
をフィルタリングする。クロックタイミング選択回路５
０は、基準クロック発生器を内蔵し、外部から入力され
る位相誤差情報に基づいて、該位相誤差を修正する方向
へ、上記基準クロック発生器が発生する再生クロックの
位相を調整する。
【００１７】次に、上記構成によるクロック再生回路の
動作を説明する。まず、クロックタイミング選択回路５
０に内蔵された基準クロック発生器は、シンボルレート
のクロック信号Ｃを出力する。ただし、本実施例による
装置（クロック再生回路）が動作していない時点では、
上記クロック信号Ｃのクロック位相は一様ランダムな値
となり、本クロック再生回路によるクロック位相同期処
理が完了した時点で、該クロック信号Ｃは再生クロック
信号となり得る。
動作を説明する。まず、クロックタイミング選択回路５
０に内蔵された基準クロック発生器は、シンボルレート
のクロック信号Ｃを出力する。ただし、本実施例による
装置（クロック再生回路）が動作していない時点では、
上記クロック信号Ｃのクロック位相は一様ランダムな値
となり、本クロック再生回路によるクロック位相同期処
理が完了した時点で、該クロック信号Ｃは再生クロック
信号となり得る。
【００１８】一方、受信信号位相検出回路１０は、受信
π／４シフトＱＰＳＫ変調信号Ａ（以下、受信変調信号
Ａと称する）の変調信号位相を検出し、位相信号Ｂを出
力する。このとき、受信信号位相検出回路１０は、クロ
ックタイミング選択回路５０より供給されるクロック信
号Ｃ、および、該クロック信号Ｃに対してハーフシンボ
ルのクロック位相差を有するクロック信号Ｃ’によって
決まるタイミング（すなわち、シンボルレートの２倍レ
ート）で、上記位相信号Ｂを出力する。そして、２回差
分回路２０は、上記位相信号Ｂを１シンボル遅延にて２
回差分し、２回差分信号Ｄｉ＝Ｄ（ｉ＊Ｔ／２）を出力
する。ここで、ｉ＝０，１，２，．．．である。
π／４シフトＱＰＳＫ変調信号Ａ（以下、受信変調信号
Ａと称する）の変調信号位相を検出し、位相信号Ｂを出
力する。このとき、受信信号位相検出回路１０は、クロ
ックタイミング選択回路５０より供給されるクロック信
号Ｃ、および、該クロック信号Ｃに対してハーフシンボ
ルのクロック位相差を有するクロック信号Ｃ’によって
決まるタイミング（すなわち、シンボルレートの２倍レ
ート）で、上記位相信号Ｂを出力する。そして、２回差
分回路２０は、上記位相信号Ｂを１シンボル遅延にて２
回差分し、２回差分信号Ｄｉ＝Ｄ（ｉ＊Ｔ／２）を出力
する。ここで、ｉ＝０，１，２，．．．である。
【００１９】上記２回差分信号Ｄｉは、適応位相比較器
型クロック位相進み／遅れ検出回路３０に入力され、第
１のレジスタ３１に格納される。適応位相比較器型クロ
ック位相進み／遅れ検出回路３０は、上記２回差分信号
Ｄｉを、第１のレジスタ３１から第２のレジスタ３２へ
シフトする。さらに、適応位相比較器型クロック位相進
み／遅れ検出回路３０は、上記２回差分信号Ｄｉを、第
２のレジスタ３２から第３のレジスタ３３へシフトす
る。上述したレジスタ間における２回差分信号Ｄｉのシ
フトは、シンボルレートの２倍レート、つまり、ハーフ
シンボル周期で行われる。
型クロック位相進み／遅れ検出回路３０に入力され、第
１のレジスタ３１に格納される。適応位相比較器型クロ
ック位相進み／遅れ検出回路３０は、上記２回差分信号
Ｄｉを、第１のレジスタ３１から第２のレジスタ３２へ
シフトする。さらに、適応位相比較器型クロック位相進
み／遅れ検出回路３０は、上記２回差分信号Ｄｉを、第
２のレジスタ３２から第３のレジスタ３３へシフトす
る。上述したレジスタ間における２回差分信号Ｄｉのシ
フトは、シンボルレートの２倍レート、つまり、ハーフ
シンボル周期で行われる。
【００２０】一方、適応位相比較器３４は、第１のレジ
スタ３１の保持値と第３のレジスタ３３の保持値とに基
づいて、後述する方法で基準位相を決定し、該基準位相
と第２のレジスタ３２の保持値とを比較することで、ク
ロック信号Ｃの位相の進み／遅れを検出し、該検出値を
検出信号Ｅとして出力する。図３は、２回差分の場合に
おいて、適応位相比較器３４が決定する上記基準位相お
よび、該基準位相と第２のレジスタ３２の保持値θとの
関係の一例を示す表である。なお、この図において、Ｄ
（ｔ）は第１のレジスタ３１の保持値を、Ｄ（ｔ−Ｔ）
は第３のレジスタ３３の保持値を示す。また、この表の
各欄は、破線上段の関係が成り立つ場合には、クロック
位相を現在より進ませるように制御することを示し、破
線下段の関係が成り立つ場合には、クロック位相を現在
より遅らせるように制御することを示す。
スタ３１の保持値と第３のレジスタ３３の保持値とに基
づいて、後述する方法で基準位相を決定し、該基準位相
と第２のレジスタ３２の保持値とを比較することで、ク
ロック信号Ｃの位相の進み／遅れを検出し、該検出値を
検出信号Ｅとして出力する。図３は、２回差分の場合に
おいて、適応位相比較器３４が決定する上記基準位相お
よび、該基準位相と第２のレジスタ３２の保持値θとの
関係の一例を示す表である。なお、この図において、Ｄ
（ｔ）は第１のレジスタ３１の保持値を、Ｄ（ｔ−Ｔ）
は第３のレジスタ３３の保持値を示す。また、この表の
各欄は、破線上段の関係が成り立つ場合には、クロック
位相を現在より進ませるように制御することを示し、破
線下段の関係が成り立つ場合には、クロック位相を現在
より遅らせるように制御することを示す。
【００２１】例えば、第１のレジスタ３１の保持値Ｄ
（ｔ）が１７０゜である場合には、該保持値は１８０゜
±４５゜の範囲に入るので、図３の（２）の欄を縦方向
に参照する。また、このとき、第３のレジスタ３３の保
持値Ｄ（ｔ−Ｔ）が８５゜である場合には、該保持値は
９０゜±４５゜の範囲に入るので、図３の（ｃ）の欄を
横方向に参照する。この縦横２つの参照欄が重なった欄
に記載されている角度（１３５゜）が、基準位相とな
る。
（ｔ）が１７０゜である場合には、該保持値は１８０゜
±４５゜の範囲に入るので、図３の（２）の欄を縦方向
に参照する。また、このとき、第３のレジスタ３３の保
持値Ｄ（ｔ−Ｔ）が８５゜である場合には、該保持値は
９０゜±４５゜の範囲に入るので、図３の（ｃ）の欄を
横方向に参照する。この縦横２つの参照欄が重なった欄
に記載されている角度（１３５゜）が、基準位相とな
る。
【００２２】そして、第２のレジスタ３２の保持値θが
該基準位相より大きい場合（下段）には、クロック位相
が進んでいると判断し、適応位相比較器３４は、検出信
号Ｅとして、クロック信号Ｃを現在より遅らせる制御信
号を出力する。また逆に、第２のレジスタ３２の保持値
θが該基準位相より小さい場合（上段）には、クロック
位相が遅れていると判断し、適応位相比較器３４は、検
出信号Ｅとして、クロック信号Ｃを現在より進ませる制
御信号を出力する。
該基準位相より大きい場合（下段）には、クロック位相
が進んでいると判断し、適応位相比較器３４は、検出信
号Ｅとして、クロック信号Ｃを現在より遅らせる制御信
号を出力する。また逆に、第２のレジスタ３２の保持値
θが該基準位相より小さい場合（上段）には、クロック
位相が遅れていると判断し、適応位相比較器３４は、検
出信号Ｅとして、クロック信号Ｃを現在より進ませる制
御信号を出力する。
【００２３】次に、図２に示すディジタルフィルタ４０
は、上記検出信号Ｅをフィルタリングし、位相誤差情報
として出力する。そして、クロックタイミング選択回路
５０は、上記位相誤差情報に基づき、該位相誤差を修正
する方向へ、内蔵した基準クロック発生器が発生するク
ロック信号Ｃの位相を調整する。以上の動作により、再
生クロックの位相調整が完了する。
は、上記検出信号Ｅをフィルタリングし、位相誤差情報
として出力する。そして、クロックタイミング選択回路
５０は、上記位相誤差情報に基づき、該位相誤差を修正
する方向へ、内蔵した基準クロック発生器が発生するク
ロック信号Ｃの位相を調整する。以上の動作により、再
生クロックの位相調整が完了する。
【００２４】図４は、ビットレートが３８４ｋｂｐｓ，
フェージングピッチが１５Ｈｚ，遅延波が２５０ｎｓの
レイリーフェージング条件下における本発明および従来
法の符号誤り率特性の比較を示すグラフである。この図
において、○印は従来法（特定の送信パターンにのみ注
目したゼロクロス法）による符号誤り率特性を、□印は
従来法（特定の送信パターン以外のシンボルを１つ含む
ゼロクロス法）による符号誤り率特性を、そして、●印
は本実施例による符号誤り率特性を示す。この図より、
本実施例による符号誤り率特性（●印）は、従来法にお
いて特定パターンに同期させた場合の特性（○印）とほ
ぼ同等であることがわかる。
フェージングピッチが１５Ｈｚ，遅延波が２５０ｎｓの
レイリーフェージング条件下における本発明および従来
法の符号誤り率特性の比較を示すグラフである。この図
において、○印は従来法（特定の送信パターンにのみ注
目したゼロクロス法）による符号誤り率特性を、□印は
従来法（特定の送信パターン以外のシンボルを１つ含む
ゼロクロス法）による符号誤り率特性を、そして、●印
は本実施例による符号誤り率特性を示す。この図より、
本実施例による符号誤り率特性（●印）は、従来法にお
いて特定パターンに同期させた場合の特性（○印）とほ
ぼ同等であることがわかる。
【００２５】このように本発明は、同期検波方式にも適
用可能であり、２回以上の差分を用いればキャリア周波
数誤差が存在する場合にもジッタの影響を受けないとい
う特徴を有している（参考文献：松本他”A New Burst
Coherent Demodulator forMicrocellular TDMA/TDD Sys
tems”，電子情報通信学会英文論文誌，Vol.E77-B，No.
7，pp.927-933，１９９４年７月）。
用可能であり、２回以上の差分を用いればキャリア周波
数誤差が存在する場合にもジッタの影響を受けないとい
う特徴を有している（参考文献：松本他”A New Burst
Coherent Demodulator forMicrocellular TDMA/TDD Sys
tems”，電子情報通信学会英文論文誌，Vol.E77-B，No.
7，pp.927-933，１９９４年７月）。
【００２６】また、移動体通信等の通信フレーム同期誤
差が生じる場合、従来法（特定送信パターンに注目した
ゼロクロス法）では受信側でクロック再生回路の動作／
非動作制御を特定送信パターンにあわせて高精度に行う
必要があり、その制御が困難であったが、本回路ではラ
ンダムなパターンに対応できるため、上記クロック再生
回路の動作／非動作制御を高精度に行う必要はなく、フ
レーム同期制御の簡素化に有利である。さらに、本回路
においては、平方根演算、べき乗演算等の演算処理を必
要とせず、差分ベクトル長誤差方式に比べて演算量が少
なく、デコーダ等の比較的簡易なハードウェアにて実現
できる。
差が生じる場合、従来法（特定送信パターンに注目した
ゼロクロス法）では受信側でクロック再生回路の動作／
非動作制御を特定送信パターンにあわせて高精度に行う
必要があり、その制御が困難であったが、本回路ではラ
ンダムなパターンに対応できるため、上記クロック再生
回路の動作／非動作制御を高精度に行う必要はなく、フ
レーム同期制御の簡素化に有利である。さらに、本回路
においては、平方根演算、べき乗演算等の演算処理を必
要とせず、差分ベクトル長誤差方式に比べて演算量が少
なく、デコーダ等の比較的簡易なハードウェアにて実現
できる。
【００２７】最後に、請求項１記載の発明と本実施例と
の対応関係を説明する。 受信信号位相検出手段……受信信号位相検出回路１０ ｎ回差分手段……２回差分回路２０ 適応位相比較器型クロック位相進み／遅れ検出手段……
適応位相比較器型クロック位相進み／遅れ検出回路３０ ディジタルフィルタ……ディジタルフィルタ４０ クロックタイミング選択手段……クロックタイミング選
択回路５０
の対応関係を説明する。 受信信号位相検出手段……受信信号位相検出回路１０ ｎ回差分手段……２回差分回路２０ 適応位相比較器型クロック位相進み／遅れ検出手段……
適応位相比較器型クロック位相進み／遅れ検出回路３０ ディジタルフィルタ……ディジタルフィルタ４０ クロックタイミング選択手段……クロックタイミング選
択回路５０
【００２８】§３．第２実施例 次に、この発明の第２実施例について説明する。図５
は、この発明の第２実施例によるクロック再生回路の構
成を示すブロック図である。この図において、図２の各
部に対応する部分には同一の符号を付け、その説明を省
略する。図５に示すクロック再生回路が図２に示すクロ
ック再生回路と異なる点は、クロック初期同期回路６０
が追加された点と、図２に示したクロックタイミング選
択回路５０を初期セット機能付クロックタイミング選択
回路５１に変更した点である。
は、この発明の第２実施例によるクロック再生回路の構
成を示すブロック図である。この図において、図２の各
部に対応する部分には同一の符号を付け、その説明を省
略する。図５に示すクロック再生回路が図２に示すクロ
ック再生回路と異なる点は、クロック初期同期回路６０
が追加された点と、図２に示したクロックタイミング選
択回路５０を初期セット機能付クロックタイミング選択
回路５１に変更した点である。
【００２９】第１実施例に示したクロック再生回路は、
図２に示したようにフィードバックループの構成（クロ
ックタイミング選択回路５０→受信信号位相検出回路１
０→２回差分回路２０→適応位相比較器型クロック位相
進み／遅れ検出回路３０→ディジタルフィルタ４０→ク
ロックタイミング選択回路５０）となっており、再生ク
ロックの初期位相同期が完了するまでに原理的に長時間
を要することもあり得る。
図２に示したようにフィードバックループの構成（クロ
ックタイミング選択回路５０→受信信号位相検出回路１
０→２回差分回路２０→適応位相比較器型クロック位相
進み／遅れ検出回路３０→ディジタルフィルタ４０→ク
ロックタイミング選択回路５０）となっており、再生ク
ロックの初期位相同期が完了するまでに原理的に長時間
を要することもあり得る。
【００３０】この現象がシステム構成上問題となる場合
には、初期クロック位相同期の短時間化を図るために、
松本らが”A New Burst Coherent Demodulator forMicr
ocellular TDMA/TDD Systems”（電子情報通信学会英文
論文誌，Vol.E77-B，No.7，pp.927-933，１９９４年７
月）で示したような技術を適用したクロック初期同期回
路６０を併用して、初期クロック位相同期を行い、その
後、クロック周波数誤差によって生じるクロック位相誤
差を、第１実施例に示したクロック再生回路にて補償す
る、という構成をとると良い。
には、初期クロック位相同期の短時間化を図るために、
松本らが”A New Burst Coherent Demodulator forMicr
ocellular TDMA/TDD Systems”（電子情報通信学会英文
論文誌，Vol.E77-B，No.7，pp.927-933，１９９４年７
月）で示したような技術を適用したクロック初期同期回
路６０を併用して、初期クロック位相同期を行い、その
後、クロック周波数誤差によって生じるクロック位相誤
差を、第１実施例に示したクロック再生回路にて補償す
る、という構成をとると良い。
【００３１】次に、上記構成によるクロック再生回路の
動作を説明する。基本的には、図２に示したクロック再
生回路と動作は同じであるので詳細な説明は省くが、ま
ず、クロック初期同期回路６０にて初期クロック位相同
期を行い、クロック初期同期回路６０の出力信号である
初期セットデータＦを用いて初期セット機能付クロック
タイミング選択回路５１のセットを行った後、本クロッ
ク再生回路の制御ループ（上記フィードバックループ）
に切り替えてクロック再生を行う。この時、適応位相比
較器３４は、第１のレジスタ３１と第３のレジスタ３３
に変調信号の信号点に相当する信号タイミングのデータ
が蓄積された時に動作するように制御するとよい。
動作を説明する。基本的には、図２に示したクロック再
生回路と動作は同じであるので詳細な説明は省くが、ま
ず、クロック初期同期回路６０にて初期クロック位相同
期を行い、クロック初期同期回路６０の出力信号である
初期セットデータＦを用いて初期セット機能付クロック
タイミング選択回路５１のセットを行った後、本クロッ
ク再生回路の制御ループ（上記フィードバックループ）
に切り替えてクロック再生を行う。この時、適応位相比
較器３４は、第１のレジスタ３１と第３のレジスタ３３
に変調信号の信号点に相当する信号タイミングのデータ
が蓄積された時に動作するように制御するとよい。
【００３２】最後に、請求項２記載の発明と本実施例と
の対応関係を説明する。 クロック初期同期手段……クロック初期同期回路６０ クロックタイミング選択手段……初期セット機能付クロ
ックタイミング選択回路５１
の対応関係を説明する。 クロック初期同期手段……クロック初期同期回路６０ クロックタイミング選択手段……初期セット機能付クロ
ックタイミング選択回路５１
【００３３】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。
【００３４】
【発明の効果】以上説明したように、本発明のクロック
再生回路によれば、簡易なハードウェアによって、特定
の送信パターンを必要とせず、同期検波方式にも適用可
能であり、キャリア周波数誤差の有無およびフェージン
グ環境下においても特性の劣化なしに動作するクロック
再生回路の実現を可能とする。
再生回路によれば、簡易なハードウェアによって、特定
の送信パターンを必要とせず、同期検波方式にも適用可
能であり、キャリア周波数誤差の有無およびフェージン
グ環境下においても特性の劣化なしに動作するクロック
再生回路の実現を可能とする。
【図１】ランダムパターンによるπ／４シフトＱＰＳＫ
変調信号の２回差分信号の位相関係を示す表である。
変調信号の２回差分信号の位相関係を示す表である。
【図２】この発明の第１実施例によるクロック再生回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】２回差分の場合において、適応位相比較器３４
が決定する基準位相の一例を示す表である。
が決定する基準位相の一例を示す表である。
【図４】同実施例および従来法の符号誤り率特性の比較
を示すグラフである。
を示すグラフである。
【図５】この発明の第２実施例によるクロック再生回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図６】従来のクロック再生回路の一例を示すブロック
図である。
図である。
１０……受信信号位相検出回路、 ２０……２回差分回
路、３０……適応位相比較器型クロック位相進み／遅れ
検出回路、３１，３２，３３……レジスタ、 ３４……
適応位相比較器、４０……ディジタルフィルタ、 ５０
……クロックタイミング選択回路、５１……初期セット
機能付クロックタイミング選択回路
路、３０……適応位相比較器型クロック位相進み／遅れ
検出回路、３１，３２，３３……レジスタ、 ３４……
適応位相比較器、４０……ディジタルフィルタ、 ５０
……クロックタイミング選択回路、５１……初期セット
機能付クロックタイミング選択回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−134468（ＪＰ，Ａ) 特開 平６−252964（ＪＰ，Ａ) 特開 平６−252965（ＪＰ，Ａ) 特開 平３−220951（ＪＰ，Ａ) 松本洋一、久保田周治、加藤修三，π ／４シフトＱＰＳＫ変調用クロック再生 回路の一検討，1993年電子情報通信学会 春季大会講演論文集，日本，社団法人電 子情報通信学会，1993年３月15日，分冊 ２，ｐ．318 (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 27/22
Claims (2)
- 【請求項１】 π／４シフトＱＰＳＫ位相変調信号の復
調回路において、 前記復調回路で用いられるクロック信号から求められる
周期で、受信した前記π／４シフトＱＰＳＫ位相変調信
号の位相を検出する受信信号位相検出手段と、 前記受信信号位相検出手段が出力する位相信号と、該位
相信号を１シンボル周期遅延した位相信号との差分をｎ
回行うｎ回差分手段と、 前記ｎ回差分手段が出力するｎ回差分信号を所定の周期
でとらえて蓄積し、蓄積されたｎ回差分信号の関係に基
づいて基準位相を決定し、蓄積された他のｎ回差分信号
と前記基準位相とに基づいて前記クロック信号の位相の
進み／遅れを制御する制御信号を生成する適応位相比較
器型クロック位相進み／遅れ検出手段と、 前記適応位相比較器型クロック位相進み／遅れ検出手段
が出力する制御信号をろ波するディジタルフィルタと、 前記ディジタルフィルタの出力信号に基づき、前記クロ
ック信号の位相の調整を図り、且つ、前記受信信号位相
検出手段に該クロック信号をフィードバックするクロッ
クタイミング選択手段とを具備することを特徴とするク
ロック再生回路。 - 【請求項２】 請求項１記載のクロック再生回路におい
て、 前記ｎ回差分手段が出力するｎ回差分信号に基づき、前
記クロック信号の初期位相推定を行うクロック初期同期
手段を具備し、 前記クロックタイミング選択手段は、前記クロック初期
同期手段の出力信号に基づき、前記クロック信号の初期
位相の調整を図ることを特徴とするクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13446995A JP3259595B2 (ja) | 1995-05-31 | 1995-05-31 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13446995A JP3259595B2 (ja) | 1995-05-31 | 1995-05-31 | クロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08331191A JPH08331191A (ja) | 1996-12-13 |
| JP3259595B2 true JP3259595B2 (ja) | 2002-02-25 |
Family
ID=15129055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13446995A Expired - Fee Related JP3259595B2 (ja) | 1995-05-31 | 1995-05-31 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259595B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3649930B2 (ja) * | 1999-02-12 | 2005-05-18 | 株式会社ケンウッド | クロック再生回路 |
-
1995
- 1995-05-31 JP JP13446995A patent/JP3259595B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 松本洋一、久保田周治、加藤修三，π／４シフトＱＰＳＫ変調用クロック再生回路の一検討，１９９３年電子情報通信学会春季大会講演論文集，日本，社団法人電子情報通信学会，１９９３年３月１５日，分冊２，ｐ．３１８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08331191A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322677B2 (ja) | シンボルタイミング復旧回路及び方法 | |
| JP3390272B2 (ja) | 同期検波回路 | |
| JPH09266499A (ja) | デジタル復調回路、最大値検出回路及び受信装置 | |
| JP4603559B2 (ja) | 無線受信装置および無線受信方法 | |
| JP4253703B2 (ja) | 受信装置 | |
| JP4782575B2 (ja) | データ周波数によって位相オフセットを調節するクロック復元装置及び方法 | |
| JP3220715B2 (ja) | クロック信号を同期させる装置および方法 | |
| JPS62222745A (ja) | 復調装置 | |
| CA2048933C (en) | Carrier aquisition apparatus for digital satellite communication system | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| US5412694A (en) | Data demodulator | |
| WO1988008230A1 (en) | Phase synchronizing system | |
| US7042925B2 (en) | Correlation detection improvement by averaging spread spectrum signals | |
| US5881110A (en) | Carrier phase synchronization by reverse playback | |
| US5732114A (en) | Method of detecting reference symbols for a digital data receiver | |
| US20030231728A1 (en) | Frequency estimation in a burst radio receiver | |
| JP3259595B2 (ja) | クロック再生回路 | |
| JP2003534713A (ja) | デジタル受信器のサンプリングタイミングを制御する方法およびデバイス | |
| JP4286287B2 (ja) | 無線通信装置及び復調方法及び周波数偏差補正回路 | |
| US6046618A (en) | Phase correction circuit and method therefor | |
| WO1999034569A1 (fr) | Circuit de reproduction de porteuses | |
| US6204725B1 (en) | Circuit for demodulating digital signal undergoing different modulation schemes | |
| JP3492713B2 (ja) | タイミング再生装置 | |
| JP3146715B2 (ja) | データ復調装置 | |
| JP3212385B2 (ja) | クロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |