WO2000048371A1 - Circuit de reproduction de signal de synchronisation - Google Patents

Circuit de reproduction de signal de synchronisation Download PDF

Info

Publication number
WO2000048371A1
WO2000048371A1 PCT/JP2000/000654 JP0000654W WO0048371A1 WO 2000048371 A1 WO2000048371 A1 WO 2000048371A1 JP 0000654 W JP0000654 W JP 0000654W WO 0048371 A1 WO0048371 A1 WO 0048371A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
point
phase error
demodulated signal
psk demodulated
Prior art date
Application number
PCT/JP2000/000654
Other languages
English (en)
French (fr)
Inventor
Shoji Matsuda
Kenichi Shiraishi
Original Assignee
Kabushiki Kaisha Kenwood
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Kenwood filed Critical Kabushiki Kaisha Kenwood
Priority to DE60034552T priority Critical patent/DE60034552T2/de
Priority to CA002361032A priority patent/CA2361032C/en
Priority to EP00902120A priority patent/EP1152577B1/en
Priority to DE1152577T priority patent/DE1152577T1/de
Priority to US09/890,865 priority patent/US6519303B1/en
Publication of WO2000048371A1 publication Critical patent/WO2000048371A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits

Definitions

  • the present invention relates to a clock recovery circuit that recovers a sampling clock signal from a PSK demodulated signal in order to sample the PSK demodulated signal at an eye opening point.
  • the zero cross point is a point at which the adjacent reception point of the PSK demodulated signal crosses the I axis or the Q axis.
  • the bandwidth of the PSK demodulated signal is limited by filtering and the like, and in the case of the QPSK demodulated signal, the constellation is as shown in Fig. 9 (a), and the waveform is dull as shown in Fig. 9 (b). Waveform.
  • the reception point exists on the I axis or Q axis.
  • the receiving point on the I-axis follows the receiving point in the third quadrant, for some reason the receiving point on the I-axis moves in the positive direction of the Q-axis.
  • the receiving point on the I-axis is shifted, such as when it is shifted, the point of intersection with the I-axis may be mistaken as a zero-cross point. In some cases.
  • the receiving point in the section of ⁇ was not used for zero-crossing detection, and the receiving point demodulated near the I-axis and Q-axis was assumed to be on the axis.
  • the clock signal is reproduced so as to cancel it and prevent the occurrence of a large error in the detection of the zero cross point, and to sample at the eye opening point in the 8PS PS demodulated signal.
  • the zero crossing is detected when the receiving side receives the signal with the absolute phase matched to that of the transmitting side, and the number of zero crossing points that can be detected because there is a receiving point on the axis. There is also a problem that there is little
  • An object of the present invention is to provide a clock recovery circuit that can accurately recover a clock signal from a PSK demodulated signal in order to sample an eye opening point.
  • a clock recovery circuit includes: a phase rotation circuit that rotates a phase of a PSK demodulation signal by a predetermined angle based on a transition angle between adjacent reception points; and a phase rotation circuit that rotates the PSK demodulation signal by a phase rotation circuit.
  • a phase error detection circuit for detecting a phase error based on a time difference between a zero crossing point position at which a matching reception point intersects the I axis or the Q axis and a time midpoint position between the adjacent reception points; The sampling position of the adjacent reception point of the PSK demodulated signal based on the phase error detected by the phase error detection circuit to sample at the aperture point Is modified.
  • the phase rotation circuit rotates the phase of the PSK demodulated signal by a predetermined angle based on the transition angle between adjacent reception points, and rotates the phase by the phase rotation circuit.
  • the phase error based on the time difference between the position of the zero crossing point where the adjacent receiving point of the PSK demodulated signal intersects the I axis or the Q axis and the position of the middle point between the adjacent receiving points is a phase error detection circuit.
  • the sampling position of the adjacent reception point of the PSK demodulated signal is corrected based on the phase error detected by the phase error detection circuit in order to sample at the eye opening point.
  • the sampling point obtained based on the clock recovered by the clock recovery circuit according to the present invention matches the eye opening point, and is sampled at the eye opening point.
  • FIG. 1 is a block diagram showing a configuration of a clock reproduction circuit according to one embodiment of the present invention.
  • FIG. 2 is a block diagram showing a configuration of a phase rotation circuit in the clock reproduction circuit according to one embodiment of the present invention.
  • FIG. 3 is an explanatory diagram showing truth values of a decoder in the phase rotation circuit shown in FIG.
  • FIG. 4 is a block diagram showing a configuration of a phase error detection circuit in the clock reproduction circuit according to one embodiment of the present invention.
  • FIG. 5 is a schematic explanatory diagram for explaining the operation of the clock reproduction circuit according to one embodiment of the present invention.
  • FIG. 6 shows the operation of the clock recovery circuit according to one embodiment of the present invention. It is a schematic explanatory view provided for description.
  • FIG. 7 is a schematic explanatory diagram for explaining the operation of the clock reproduction circuit according to one embodiment of the present invention.
  • FIG. 8 is a schematic explanatory diagram for explaining the operation of the clock reproduction circuit according to one embodiment of the present invention.
  • FIG. 9 is a schematic explanatory diagram for explaining a conventional zero-cross method used for clock recovery.
  • FIG. 10 is a schematic explanatory diagram for explaining a zero-cross method used for clock recovery in the related art.
  • FIG. 11 is a schematic explanatory diagram for explaining a conventional zero-cross method used for clock recovery.
  • FIG. 12 is a schematic explanatory diagram for explaining a conventional zero-cross method used for clock recovery.
  • FIG. 1 is a block diagram showing a configuration of a clock reproduction circuit according to one embodiment of the present invention. The case of an 8PSK demodulated signal in the clock recovery circuit according to one embodiment of the present invention will be described as an example.
  • a clock recovery circuit is configured such that a PSK demodulated signal (1, Q) is supplied to a phase rotation circuit 1 and a carrier recovery flag, a demapped map,
  • the phase rotation circuit 1 rotates the phase by a predetermined phase angle based on the transition angle between adjacent reception points, and outputs the phase-rotated PSK demodulated signals (I ′, Q ′) from the phase rotation circuit 1.
  • the PSK demodulated signals (I ', Q') output from the phase rotation circuit 1 are supplied to the phase error detection circuit 2, and the PSK demodulation signals (I ', Q') are adjacent to each other in the phase error detection circuit 2.
  • the phase error detected by the phase error detection circuit 2, which detects the phase error based on the time difference between the zero crossing point based on the reception point and the time midpoint position between the reception points, is calculated by the low-pass IIR filter 3
  • To extract the low-frequency component of the phase error supply the output of the low-pass IIR filter 3 to the DA converter 4, and convert the analog signal to a level based on the low-frequency component of the detected phase error.
  • the converted analog signal is supplied to the temperature-compensated voltage-controlled crystal oscillator 5 as a frequency control signal to obtain a master clock signal. Based on this master clock signal, a sampling clock is obtained, for example, by dividing the master clock signal.
  • phase error detection circuit 2 is the same as that of the conventional zero-cross method.
  • the phase rotation circuit 1 will be described with reference to FIG.
  • the PSK demodulated signal (1, Q) is supplied to a phase rotator 12 for rotating the PSK demodulated signal (1, Q) by -45 degrees, and the phase is rotated by -45 degrees.
  • the output from the phase rotator 12 is referred to as a PSK demodulated signal (145, Q45).
  • the SK demodulated signal (1, Q) and the PSK demodulated signal (145, Q4 ⁇ ) are supplied to a selector 13 and are separated based on a select signal S45 from a decoder 11 described later. Select The output from the selector 13 is denoted as ⁇ _ S ⁇ demodulated signal (I “, Q”).
  • the PSK demodulated signal (I ", Q") is equal to the PSK demodulated signal (1, Q). 2.
  • the phase is supplied to the phase rotator 14 that rotates the phase by 5 degrees, and the phase is rotated by 12.5 degrees.
  • the output from the phase rotator 14 is referred to as a PSK demodulated signal (I22.5, Q22.5).
  • the PSK demodulated signal (I ", Q") and the PSK demodulated signal (12.5, Q22.5) are supplied to a selector 14 and a select signal S22 from a decoder 11 described later is provided. Choose one based on 5.
  • the output from the selector 15 is referred to as a PSK demodulated signal (I'Q ').
  • the PSK demodulated signals (I ', Q') are based on the select signals S2'2.5, S45, and the PSK demodulated signals are not phase-rotated with respect to the PSK demodulated signals (I, Q).
  • IQ PSK demodulated signal with -22.5 degree phase rotation
  • PSK demodulated signal with -45 degree phase rotation (14.5Q45) -It becomes a PSK demodulated signal (I6.75, Q67.5) rotated in phase by 7.5 degrees.
  • the decoder 11 receives the carrier reproduction flag and the demap data and sends out select signals S45 and S22.5 to the selectors 13 and 15 respectively.
  • FIG. 3 is a truth table for explaining the decoding operation in the decoder 11.
  • the carrier regeneration flag is at a high potential when carrier regeneration is being performed.
  • the demap data is a numerical representation of the received phase of the PSK demodulated signal from (0) to (7), where the point on the positive I axis is set to 0 and incremented 45 degrees counterclockwise. It shall be done. Demapped—Evening (0), (1), (2), (3), (4), (5), (6), (7), .0, 45, 90, 135 degrees, 180 degrees, 225 degrees, and 270 degrees correspond. Therefore, as shown in Fig. 3, the distance and the phase difference of the demap data with respect to the map data are as shown in Fig. 3, and the phase difference indicates the transition angle.
  • the PSK demodulated signals (1, Q) are phase-rotated by the select signals S45, S22.5 from the decoder 11 to become the PSK demodulated signals (I ', Q').
  • the rotation angle is shown in FIG. 3 as the rotation angle of (I ', Q').
  • the receiving points are 45 degrees and 180 degrees. This is a case where the receiving point at the position of 45 degrees transitions to the receiving point at the position of 180 degrees next, which is a transition angle of 135 degrees. The same applies to the case of transition from the receiving point at the 180 degree position to the receiving point at the 45 degree position.
  • the rotation angle at which the PSK demodulated signal (1, Q) is rotated by the phase rotation circuit 1 is 12.5 degrees, which indicates that the phase is rotated clockwise by 22.5 degrees. .
  • the receiving point at the position of 45 degrees is rotated to the receiving point at the position of 22.5 degrees, and the receiving point at the position of 180 degrees is rotated to the receiving point at the position of 157.5 degrees.
  • the receiving point is no longer located on the I-axis and Q-axis. This also applies to other reception point positions.
  • phase error detection circuit 2 An example of the phase error detection circuit 2 is shown in FIG.
  • the PSK demodulated signals (I ′, Q ′) are D flip-flops (D flip-flops are also referred to as DFFs).
  • the PSK demodulated signals (I ', Q') are read by the sampling clock having a frequency twice as high as the symbol clock.
  • the output of DFF 21 is referred to as a PSK demodulated signal (12, Q2).
  • the PSK demodulated signal (12, Q2) is supplied to DFF22 and is similarly read by the sampling clock.
  • the output of DFF 22 is described as a PSK demodulated signal (I3, Q3).
  • the PSK demodulated signal (13, Q3) is supplied to DFF23, and is similarly read by the sampling clock.
  • the output of DFF 23 is referred to as a PSK demodulated signal (10, Q0).
  • the PSK demodulation output (12, Q2) and the PSK demodulation output (10, Q0) are supplied to a sign comparator 25, where the signs are compared.
  • the sign comparator 25 outputs an enable signal from the sign comparator 25 when the sign of the PSK demodulation output (12, Q2) and the sign of the PSK demodulation output (10, Q0) are different from each other.
  • a logical product is obtained by the AND gate 28 between the symbol clock obtained by dividing the sampling clock by the frequency divider 27 and the enable signal output from the sign comparator 25, and the AND gate 28 is obtained.
  • the phase error data output from the phase error detector 24 that inputs the PSK (I2, Q2) and the PSK demodulated signal (I3, Q3) using the output of the strobe pulse as the strobe pulse is input to the latch circuit 26. Latched.
  • the latch output from the latch circuit 26 is supplied to the temperature-compensated voltage-controlled crystal oscillator 5, and the frequency of the sampling clock is controlled based on the oscillation frequency of the temperature-compensated voltage-controlled crystal oscillator 5, so that the sampling clock converges.
  • the sampling timing to be taken is the sampling output at the eye opening point, and the PSK demodulation signal (10, Q0) is output to DFF 21.
  • the PSK demodulation signal (10, Q0) is output to DFF 21.
  • the PSK demodulated signal (I3, Q3) is the PSK demodulated signal (I ', Q') at the time of 1Z2 between the sampling outputs. , Coincides with the zero crossing point.
  • the PSK demodulated signal (I3, Q3) is at the interval between the PSK demodulated signal and the I-axis or Q-axis at the temporal center position between adjacent reception points. Yes, it is.
  • the phase error detector 24 receives the PSK demodulated signal (12, Q2) and the PSK demodulated signal (13, Q3), and outputs a time midpoint between adjacent receiving points of the PSK demodulated signal.
  • the interval between the PSK demodulated signal and the I-axis or Q-axis is converted to a phase error and output.
  • the direction of the phase error at this time is determined based on the sign of the eye opening point based on the PSK demodulated signal (I2, Q2).
  • the phase error which is the time difference between the time midpoint position between the eye opening points and the zero-cross position, including its polarity is obtained.
  • the latch circuit 26 uses the phase error data output from the phase error detector 24 only once every two adjacent sampling clocks, the PSK demodulated signals (I 0, Q 0) and the PSK demodulated signals (I2, Q2) converge to the eye opening point.
  • the output of the latch circuit 26 is supplied to the low-pass IIR filter, and the phase error, which is the low-frequency component, is converted to an analog signal by the D / A converter.
  • the analog signal after the D / A conversion is It is supplied to the temperature-compensated voltage-controlled crystal oscillator 5 as a frequency control signal, And output. Therefore, the frequency of the master clock is controlled based on the phase error output from the phase error detector 24, and the midpoint position between the eye opening positions is determined based on the master clock based on the PSK demodulated signals (I ′, The sampling is performed at the opening position of the curve by controlling the position to be the zero-cross position of Q ′).
  • phase error detection circuit in the clock recovery circuit according to the embodiment of the present invention will be further described with reference to FIGS.
  • the phase rotation circuit 1 rotates the phase by 167.5 degrees, and the PSK demodulated signals (1 ′, Q ′) rotated by 167.5 degrees are sent to the phase error detection circuit 2.
  • DFF 21 samples the PSK demodulated signals (I ′, Q ′) at sampling point a
  • DFF 23 samples the PSK demodulated signals (I ′, Q ′) at sampling point b.
  • the DSK 22 samples the PSK demodulated signals (I ', Q').
  • the PSK demodulated signals (I ′, Q ′) sampled by DFF22 are intermediate points between sampling points a and b, and are hereinafter referred to as detection cross points.
  • t s is the period of the sampling clock.
  • the interval between the detected zero-cross point and the I-axis or Q-axis is detected as a phase error by the phase error detector 24, and based on this phase error, the frequency of the clock is controlled.
  • the detected zero-cross point is moved to the right and controlled so that it matches the zero-cross point. Is done.
  • the position of the eye opening point of the PSK demodulated signal (I ', Q') is not located on the I-axis or Q-axis due to the phase rotation.
  • the I'-axis is Both the receiving point and the receiving point after the transition have the same polarity, so that no phase error is detected, and this is indicated by adding X to the phase error I.
  • the transition angle between the receiving points is 90 degrees.
  • the PSK demodulated signals (I ′, Q ′) that have been rotated by 45 ° in the phase rotation circuit 1 and are rotated by 45 ° are sent to the phase error detection circuit 2.
  • DFF 21 samples the PSK demodulated signals (I ′, Q ′) at sampling point a
  • DFF 23 samples the PSK demodulated signals (I ′, Q ′) at sampling point b.
  • 22 samples the PSK demodulated signals (I ', Q') at the detected zero crossing point.
  • the phase error detector 24 detects the interval between the detected zero-crossing point and the I-axis or Q-axis as a phase error, and the master clock frequency is controlled based on this phase error. Is controlled so that the detected zero-cross point is moved to the right and coincides with the zero-cross point. In this case, due to the phase rotation, the position of the eye opening point of the PSK demodulated signal (I ', Q') is not located on the I-axis or Q-axis. In this case, the I'-axis is Since both the receiving point and the receiving point after the transition have the same polarity direction, no phase error is detected, and this is indicated by adding X to the phase error JL.
  • the map data of the PSK demodulated signal (1, Q) is (7) and (7) of (2)
  • the case shown in the figure is the case of case e, where the transition angle between the receiving points is 135 degrees, and the phase rotation circuit 1 rotates the phase by 22.5 degrees, and The PSK demodulated signals (1 ', Q') rotated by 5 degrees are sent to the phase error detection circuit 2.
  • DFF 21 samples PSK demodulated signals (I ′, Q ′) at sampling point a
  • DFF 23 samples PSK demodulated signals (I ′, Q ′) at sampling point b.
  • DFF22 samples the PSK demodulated signals (I ', Q') at the detected zero-crossing points.
  • phase error between the detected zero-crossing point and the I-axis or Q-axis is detected as a phase error by the phase error detector 24, and the frequency of the master clock is controlled based on this phase error. Is controlled so that the detected zero-cross point is moved to the right and coincides with the zero-cross point. In this case, due to the phase rotation, the position of the eye opening point of the PSK demodulated signal (I ', Q') is not located on the I axis or Q axis. In this case, the I 'axis transitions Since both the previous reception point and the reception point after the transition have the same polarity direction, no phase error is detected, and this is indicated by adding X to the phase error I.
  • phase error between the detected zero crossing point and the I-axis or Q-axis is detected as a phase error by the phase error detector 24, and the frequency of the master clock is controlled based on this phase error. Is controlled so that the detected zero-cross point is moved to the right and coincides with the zero-cross point. In this case, the position of the eye opening point of the P S ⁇ demodulated signal (I ′, Q ′) is not located on the I-axis or the Q-axis due to the phase rotation. In this case, the phase error is detected on the I 'axis because the reception point before the transition and the reception point after the transition are different. Thus, the phase error I is obtained. In this case, the average value of the phase error Q and the phase error I is defined as the phase error.
  • phase error is detected on the I-axis side and the Q-axis side in this manner, the phase error is calculated by taking the average of the two phase errors, and thus the phase error on one side is compared with the phase error on the other side. Good results are obtained.
  • the output of the phase error detection circuit 2 is supplied via the IIR filter 3, the D / A converter 4, and the temperature-compensated voltage controlled crystal oscillator 5.
  • the master clock can also be obtained from the output of the phase error detection circuit 2 by digital processing without being converted into an analog signal. Further, from the output of the phase error detection circuit 2, the eye opening point, which is the original receiving point, can be estimated.
  • BPSK modulation It can also be applied to signals and QPSK modulated signals.
  • BPSK weighted signal there is only a case where the phase difference at the receiving point is 180 degrees, so only cases g and h in FIG. 3 need to be applied.
  • QPSK modulated signal since the phase difference between the receiving points is only 90 degrees or 180 degrees, only cases c, d, g, and h in FIG. 3 need be applied.
  • the phase rotation circuit rotates the phase of the PSK demodulated signal by a predetermined angle based on the transition angle between adjacent reception points, and the phase-rotated PSK demodulated signal Detecting a phase error based on a time difference between a zero crossing point position at which the adjacent reception point intersects the I axis or the Q axis and a time midpoint position between the adjacent reception points, at an eye opening point. Since the sampling position of the adjacent reception point of the PSK demodulated signal is corrected based on the phase error detected for sampling, the zero-crossing point is not erroneously detected, and the effect that the clock is reproduced accurately is obtained. Can be
  • the reception point does not coincide with the I axis and the Q axis, and the effect of increasing the detectable zero-cross position can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

明 細 書
クロ ック再生回路
技術分野
本発明は P S K復調信号をそのアイの開口点でサンプリ ングさせ るために、 P S K復調信号からサンプリ ングクロ ック信号を再生す るクロック再生回路に関する。
背景技術
P S K復調信号からサンプリ ングクロック信号を再生する方法と してゼロクロス法によるクロック再生方法が知られている。ここで、 ゼロクロス点は P S K復調信号の隣り合う受信点が I 軸、 または Q 軸と交差する点をいう。
P S K復調信号はフィル夕リ ング等により帯域制限され、 Q P S K復調信号の場合、 コンス夕 レーシヨ ンは第 9 図 （ a ) に示す如く であり、 波形は第 9 図 （ b ) に示すように鈍った波形になる。 この 鈍った波形の P S K復調信号から正しいマツ ピング情報を得るため には、 アイの開口点と呼ばれるポイ ン トで P S K復調信号をサンプ リ ングさせるための、 クロック信号を再生する必要がある。
このサンプリ ングの夕イ ミ ングを得るための方法として、 P S K 復調信号の隣り合う受信点が I 軸、 または Q軸と交差する点を用い るゼロクロス法がある。 すなわちゼロクロス点に基づきアイの開口 点を求める。 これは、 P S K復調信号の振幅か零、 すなわち P S K 復調信号が I 軸、 または Q軸と交差する点が存在することを用いて いる。
例えば、 第 1 0図 （ a ) に示すように受信点が Aから受信点 Bに 遷移した場合、 第 1 0 図 （ b ) に示す如く 、 アイの開口点間の時間 的中点位置 C とゼロク ロス点の位置 Dとの間に時間的に少しずれが 存在する場合がある。 このずれを検出して、 このずれをなくする方 向にサンプリ ングのタイ ミ ングを補正すれば、 受信信号からクロッ ク信号を抽出することができる。 これが一般的なゼロクロス法によ るクロック再生方法である。
ここで、 I 軸または Q軸上に受信点のない Q P S K復調信号の場 合は、 Q P S K復調信号の隣り合う受信点が I 軸または Q軸と交差 することが定まっている。 したがって Q P S K復調信号の場合は、 ゼ'口ク ロス点とアイの開口点間の時間的中点位置とがずれたときも 正確なタイ ミ ングのずれを算出することは可能である。
しかし、 8 P S K復調信号のときには第 1 1 図 （ a ) のコンステ レ一シヨ ンおよび第 1 1 図 （ b ) の波形図に示すように、 受信点が I 軸、 または Q軸上に存在することから、 例えば第 3象限にある受 信点に続いて I 軸上にある受信点とがく るような場合において、 何 らかの理由によって I 軸上の受信点が Q軸の正の方向にずれた場合 など、 上記 I 軸上の受信点がずれたたために I 軸との交点をゼロク ロス点と誤認してしまうなど、 本来はゼロクロス点でない点をゼロ ク ロス点として誤って検出してしまう場合がある。
そこで、 従来では、 第 1 1 図 ( b ) において αの区間における受 信点はゼロクロス検出に使用しない区間とし、 I 軸、 Q軸の近傍で 復調した受信点を軸上にく るべき点としてキャンセルし、 ゼロクロ ス点の検出に大きな誤りが生ずることを防止し、 8 P S Κ復調信号 におけるアイの開口点でサンプリ ングを行うべく ク ロック信号の再 生を行っている。
しかし、 従来のクロック再生回路において、 I 軸、 Q軸の近傍に 来るべき受信点なのか否かの判別を行っているわけではなく、 正確 にゼロク ロス点の検出ができているとはいえず、 また 8 P S K復調 信号では、 最大値、 最小値と I 軸上との点のほかにその中点値も存 在するために、 検出できたゼロクロス点が第 1 2 図 （ a ) のコンス テレーシヨ ンに示すように受信点が受信点 Aから受信点 Bに遷移し た場合、 第 1 2図 （ b ) に示すように、 隣り合うアイの開口点間の 時間的中点位置 Cがゼロクロス点 Dとずれた位置にく るという問題 点があり、 ゼロクロス点 Dとの間にずれに基づく位相誤差が生じる という問題点が生ずる。
また、 受信側で送信側と位相を一致させた絶対位相化して受信し た状態でゼロクロス.検出を行っているため、 軸上にく る受信点が存 在し、 検出することができるゼロクロス点数が少ないという問題点 もある。
本発明はアイの開口点をサンプリ ングさせるために、 P S K復調 信号からクロック信号の再生が正確に行えるクロック再生回路を提 供することを目的とする。
発明の開示
本発明にかかるクロック再生回路は、 隣り合う受信点の遷移角に 基づき予め定めた角度だけ P S K復調信号を位相回転させる位相回 転回路と、 位相回転回路によって位相回転された P S K復調信号の 前記隣り合う受信点が I 軸または Q軸と交差するゼロクロス点位置 と前記隣り合う受信点間の時間的中点位置との時間的差に基づく位 相誤差を検出する位相誤差検出回路とを備え、 アイの開口点におい. てサンプリ ングするべく位相誤差検出回路によって検出された位相 誤差に基づき P S K復調信号の隣り合う受信点のサンプリ ング位置 を修正することを特徴とする。
本発明にかかるクロック再生回路によれば、 位相回転回路によつ て隣り合う受信点の遷移角に基づき予め定めた角度だけ P S K復調 信号が位相回転させられ、 位相回転回路によって位相回転させられ た P S K復調信号の前記隣り合う受信点が I 軸または Q軸と交差す るゼロクロス点位置と前記隣り合う受信点間の時間的中点位置との 時間的差に基づく位相誤差が位相誤差検出回路回路によつて検出さ れて、 アイの開口点においてサンプリ ングするべく位相誤差検出回 路によって検出された位相誤差に基づき P S K復調信号の隣り合う 受信点のサンプリ ング位置が修正される。
したがって、 本発明にかかるクロック再生回路によって再生され たクロックに基づいて得たサンプリ ング点がアイの開口点に一致し アイの開口点においてサンプリ ングされることになる。
図面の簡単な説明
第 1.図は、 本発明の実施の一形態に係るク ロック再生回路の構成 を示すブロック図である。
第 2 図は、 本発明の実施の一形態に係るク ロック再生回路におけ る位相回転回路の構成を示すブロック図である。
第 3図は、 第 2図に示す位相回転回路におけるデコーダの真理値 を示す説明図である。
第 4図は、 本発明の実施の一形態に係るク ロック再生回路におけ る位相誤差検出回路の構成を示すブロック図である。
第 5 図は、 本発明の実施の一形態に係るク ロック再生回路の作甩 の説明に供する模式説明図である。
第 6 図は、 本発明の実施の一形態に係るクロック再生回路の作用 の説明に供する模式説明図である。
第 7 図は、 本発明の実施の一形態に係るク ロック再生回路の作用 の説明に供する模式説明図である。
第 8 図は、 本発明の実施の一形態に係るク ロック再生回路の作用 の説明に供する模式説明図である。
第 9 図は、 従来におけるクロック再生に用いるゼロクロス法の説 明に供する模式説明図である。
第 1 0図は、 従来におけるクロック再生に用いるゼロクロス法の 説明に供する模式説明図である。
第 1 1 図は、 従来におけるクロック再生に用いるゼロクロス法の 説明に供する模式説明図である。
第 1 2 図は、 従来におけるクロック再生に用いるゼロクロス法の 説明に供する模式説明図である。
発明の実施の形態
以下、 本発明にかかるクロック再生回路を実施の形態によって説 明する。
第 1 図は本発明の実施の一形態にかかるク ロック再生回路の構成 を示すブロック図である。 本発明の実施の一形態にかかるクロック 再生回路において 8 P S K復調信号の場合を例に説明する。
本発明の実施の一形態にかかるクロック再生回路は、 第 1 図に示 すように、 P S K復調信号 （ 1 、 Q ) が位相回転回路 1 に供給され て、 キャ リア再生フラグ、 デマップデ一夕および隣り合う受信点の 遷移角に基づき予め定めた位相角の位相回転をさせて、 位相回転さ. れた P S K復調信号 （ I ' 、 Q ' ) が位相回転回路 1 から出力され る。 位相回転回路 1から出力される P S K復調信号 （ I ' 、 Q ' ) は 位相誤差検出回路 2に供給して、 位相誤差検出回路 2 にて P S K復 調信号 （ I ' 、 Q ' ) の隣り合う受信点に基づくゼロクロス点と受 信点間の時間的中点位置との時間的差に基づく位相誤差を検出する , 位相誤差検出回路 2において検出された位相誤差は、 低域通過 I I Rフィル夕 3に供給して位相誤差の低域成分を抽出して、 低域通過 I I Rフィル夕 3の出力を D A変換器 4に供給して、 検出した位 相誤差の低域成分に基づく レベルのアナログ信号に変換し、 変換ァ ナ ·ρグ信号を周波数制御信号として温度補償電圧制御水晶発振器 5 に供給してマス夕クロック信号を得る。 このマスタクロック信号を 基に、 例えばマスタクロック信号を分周するなどしてサンプリ ング クロックを得る。
このように、 マスタクロック信号に基づいて P S Κ復調信号のァ ィの開口点でサンプ.リ ングさせる。 ここで、 位相誤差検出回路 2以 降の構成は従来のゼロクロス法の場合と同様である。
次に、 さ らに構成について説明する。
位相回転回路 1 について、 第 2図によ り説明する。 P S K復調信 号 （ 1 、 Q) は、 P S K復調信号 （ 1 、 Q) を— 4 5度位相回転さ せる位相回転器 1 2に供給して— 4 5度位相'回転させる。 位相回転 器 1 2からの出力を P S K復調信号 （ 1 4 5、 Q 4 5 ) と記す。 Ρ S K復調信号 （ 1 、 Q) と P S K復調信号 （ 1 4 5、 Q 4 δ ) とは セレクタ 1 3に供給して、 後記するデコーダ 1 1からのセレク ト信 号 S 4 5 に基づいて一方を選択する。 セレクタ 1 3からの出力を Ρ_ S Κ復調信号 （ I "、 Q") と記す。
P S K復調信号 （ I "、 Q") は P S K復調信号 （ 1 、 Q) を一 2 2. 5度位相回転させる位相回転器 1 4に供給して一 2 2. 5度位 相回転させる。 位相回転器 1 4からの出力を P S K復調信号 （ I 2 2. 5、 Q 2 2. 5 ) と記す。 P S K復調信号 （ I "、 Q") と P S K復調信号 （ 1 2 2. 5 , Q 2 2. 5 ) とはセレクタ 1 4に供給し て、 後記するデコーダ 1 1からのセレク ト信号 S 2 2. 5 に基づい て一方を選択する。セレクタ 1 5からの出力を P S K復調信号（ I ' Q ' ) と記す。
したがって、 P S K復調信号 （ I ' 、 Q ' ) は、 セレク ト信号 S 2 '2. 5、 S 4 5に基づいて、 P S K復調信号 （ I 、 Q ) を基準に して位相回転させない P S K復調信号 （ I Q )、 - 2 2. 5度位 相回転させた P S K復調信号 （ I 2 2. 5 Q 2 2. 5 )、 - 4 5 度位相回転させた P S K復調信号 （ 1 4 5 Q 4 5 ) - 6 7. 5 度位相回転させた P S K復調信号 （ I 6 7. 5、 Q 6 7. 5 ) にな る。
デコーダ 1 1 はキャリア再生フラグとデマップデータとを受けて セレク ト信号 S 4 5、 S 2 2. 5 をそれぞれセレクタ 1 3および 1 5へ各別に送出する。 第 3図はデコーダ 1 1 におけるデコード動作 説明のための真理値表である。
キャ リア再生フラグはキャ リア再生が行われているとき高電位で ある。 デマップデータは P S K復調信号の受信位相を （ 0 ) 〜 （ 7 ) に数値化したものであって、 正の I 軸上の点を 0 とし、 反時計方向 に 4 5度ずつにインク リメン トされていく ものとする。 デマップデ —夕（ 0 )、 （ 1 )、 （ 2 )、 （ 3 )、 （ 4 )、 （ 5 )、 （ 6 )、 （ 7 )に対して、. 0度、 4 5度、 9 0度、 1 3 5度、 1 8 0度、 2 2 5度、 2 7 0度 が対応する。 したがって、 第 3 囪に示すように、 でマップデータに対してデマ ップデータの距離、 位相差は第 3図に示す如くであり、 位相差は遷 移角を示している。 また、 デコーダ 1 1からのセレク ト信号 S 4 5 、 S 2 2 . 5 によって、 P S K復調信号 （ 1 、 Q ) は位相回転されて P S K復調信号 （ I ' 、 Q ' ) となるときの、 位相回転角を第 3図 において、 （ I ' 、 Q ' ) の回転角と表示して示してある。
これを具体例によって説明する。 例えばケース e の場合で、 デマ ップデ一夕 1 、 4の場合を取れば、 受信点は 4 5度と 1 8 0度であ る'。 4 5度の位置における受信点が次に 1 8 0度の位置における受 信点に遷移する場合であって 1 3 5度の遷移角である。 1 8 0度の 位置における受信点から 4 5度の位置における受信点に遷移する場 合でも同様である。
この場合、 P S K復調信号 （ 1 、 Q ) が位相回転回路 1 によって 回転される回転角は一 2 2 . 5度であって、 時計方向に 2 2 . 5度 位相回転されることを示している。 この回転によって 4 5度の位置 における受信点が 2 2 . 5度の位置における受信点に回転させられ、 1 8 0度の位置における受信点が 1 5 7 . 5度の位置における受信 点に回転させられることになり、 受信点が I 軸および Q軸に位置す ることはなくなる。 これは他の受信点位置の場合についても同様で ある。
位相回転回路 1 によって上記のように位相回転された P S K復調 信号 （ I ' 、 Q ' ) が位相誤差検出回路 2 に供給される。 位相誤差 検出回路 2 の一例を第 4図に示す。
位相誤差検出回路 2 において、 P S K復調信号 （ I ' 、 Q ' ) は Dフ リ ップフロップ （ Dフ リ ップフロップを D F F とも記す） 2 1 に供給され、 シンボルクロックの 2倍の周波数のサンプリ ングクロ ックにより P S K復調信号 （ I ' 、 Q ' ) が読み取られる。 D F F 2 1 の出力を P S K復調信号 （ 1 2、 Q 2 ) と記す。 P S K復調信 号 （ 1 2、 Q 2 ) は D F F 2 2 に供給され、 同様にサンプリ ングク ロックによ り読み取られる。 D F F 2 2の出力を P S K復調信号（ I 3、 Q 3 ) と記す。 P S K復調信号 （ 1 3、 Q 3 ) は D F F 2 3に 供給され、 同様にサンプリ ングク ロックによ り読み取られる。 D F F 2 3の出力を P S K復調信号 （ 1 0、 Q 0 ) と記す。
'P S K復調出力 （ 1 2、 Q 2 ) と P S K復調出力 （ 1 0、 Q 0 ) とは符号比較器 2 5に供給されて、 その符号が比較される。 符号比 較器 2 5は P S K復調出力 （ 1 2、 Q 2 ) の符号と P S K復調出力 ( 1 0、 Q 0 ) の符号とが互いに異なるときに符号比較器 2 5から ィネーブル信号が出力される。 一方、 サンプリ ングクロックを 2分 周器 2 7で分周したシンボルクロックと符号比較器 2 5から出力さ れるィネーブル信号とはアン ドゲー ト 2 8 によって論理積が取られ て、 アン ドゲー ト 2 8の出力をス トローブパルスとして P S K ( I 2、 Q 2 ) と P S K復調信号 （ I 3、 Q 3 ) とを入力する位相誤差 検出器 2 4から出力される位相誤差データがラッチ回路 2 6 におい てラッチされる。
ラッチ回路 2 6からのラッチ出力は温度補償電圧制御水晶発振器 5 に供給されて、 温度補償電圧制御水晶発振器 5の発振周波数に基 づいてサンプリ ングクロックの周波数が制御され、 サンプリ ングク ロックが収束しているときは P S K復調信号 （ I ' 、 Q ' ) を読み. 取るサンプリ ングタイミングはアイの開口点におけるサンプリ ング 出力であり、 また、 P S K復調信号 （ 1 0、 Q 0 ) は D F F 2 1 に よ り読み取ったアイの開口点に引き続く次のアイの開口点における
P S K復調信号 （ I ' 、 Q ' ) のサンプリ ング出力である。
したがって上記のように収束しているときは、 P S K復調信号（ I 3、 Q 3 ) はサンプリ ング出力間の時間的に 1 Z 2のときにおける P S K復調信号 （ I ' 、 Q ' ) であって、 ゼロクロス点を一致して いる。 しかるに、 収束していないときは P S K復調信号 （ I 3、 Q 3 ) は P S K復調信 隣り合う受信点間の時間的中心位置におけ る P S K復調信号と I軸または Q軸との間の間隔に対応している。
•P S K復調信号 （ 1 2、 Q 2 ) と P S K復調信号 （ 1 3、 Q 3 ) とを受けて位相誤差検出器 2 4から、 P S K復調信号の隣り合う受 信点間の時間的中点位置における P S K復調信号と I軸または Q軸 との間の間隔が位相誤差に変換されて出力される。 このときの位相 誤差の方向は P S K復調信号 （ I 2、 Q 2 ) に基づく アイの開口点 の符号に符号に基づいて定められる。
したがって、 位相誤差検出器 2 4からの出力はアイの開口点間の 時間的中点位置とゼロクロス位置との間における時間的差である位 相誤差がその極性も含めて求められる。 このように、 ラッチ回路 2 6 において、 隣り合うサンプリ ングクロック 2回に 1回だけ位相誤 差検出器 2 4から出力される位相誤差データを使用しているため、 P S K復調信号 （ I 0、 Q 0 ) および P S K復調信号 （ I 2、 Q 2 ) はアイの開口点へと収束していく。
ラッチ回路 2 6の出力は低域通過 I I Rフィル夕に供給されて、 その低域成分である位相誤差が D/ A変換器によってアナログ信号. _ に変換され、 D/ A変換されたアナログ信号は周波数制御信号とし て温度補償電圧制御水晶発振器 5に供給されて、 マスタクロックと して出力される。 したがって、 位相誤差検出器 2 4から出力される 位相誤差に基づいてマスタク ロックの周波数が制御されて、 このマ スタク ロックに基づいてアイの開口位置間の中点位置が P S K復調 信号 （ I ' 、 Q ' ) のゼロク ロス位置になるよう に制御されて、 ァ ィの開口位置でのサンプリ ングが行われることになる。
上記した本発明の実施の一形態にかかるク ロック再生回路におけ る位相誤差検出回路の作用を第 5 図〜第 8 図に基づいてさ らに説明 する。
•P S K復調信号 （ 1 、 Q ) のマップデータが （ 1 )、 （ 2 ) の第 5 図に示す場合には、 ケース bのときであり、 受信点間の遷移角は 4 5度であって、 位相回転回路 1 において一 6 7 . 5度位相回転させ られて、 一 6 7 . 5度位相回転させられた P S K復調信号 （ 1 ' 、 Q ' ) が位相誤差検出回路 2へ送出される。 D F F 2 1 によってサ ンプリ ング点 a において P S K復調信号 （ I ' 、 Q ' ) がサンプリ ングされ、 D F F 2 3 によってサンプリ ング点 bにおいて P S K復 調信号 （ I ' 、 Q ' ) がサンプリ ングされ、 D F F 2 2 によって P S K復調信号 （ I ' 、 Q ' ) がサンプリ ングされる。 D F F 2 2 に よってサンプリ ングされた P S K復調信号 （ I ' 、 Q ' ) はサンプ リ ング点 a とサンプリ ング点 b との中間点であって、 以下、 検出ゼ 口クロス点と記してある。 t s はサンプリ ングクロックの周期であ る。
検出ゼロクロス点と I 軸または Q軸との間の間隔が位相誤差とし て位相誤差検出器 2 4にて検出され、 この位相誤差に基づいてマス.. 夕クロックの周波数が制御されて、 第 5図の例の場合は検出ゼロク ロス点が右に移動させられて、 ゼロクロス点に一致するように制御 される。 この場合は、位相回転によって P S K復調信号（ I ' 、 Q ' ) のアイの開口点位置が I 軸上にも Q軸上にもに位置することはない この場合において、 I ' 軸は遷移前の受信点も遷移後の受信点も同 一極性方向のために位相誤差が検知されることはなく 、 位相誤差 I に Xを付してこれを示している。
P S K復調信号 （ 1 、 Q) のマップデ一夕が （ 0 )、 （ 2 ) の第 6 図に示す場合には、 ケース dのときであり、 受信点間の遷移角は 9 0度であって、 位相回転回路 1 において一 4 5度位相回転させられ て'、 — 4 5度位相回転させられた P S K復調信号 （ I ' 、 Q ' ) が 位相誤差検出回路 2へ送出される。 D F F 2 1 によってサンプリ ン グ点 aにおいて P S K復調信号 （ I ' 、 Q ' ) がサンプリ ングされ、 D F F 2 3 によってサンプリ ング点 b において P S K復調信号 ( I ' 、 Q ' ) がサンプリ ングされ、 D F F 2 2によって検出ゼロ クロス点において P S K復調信号 （ I ' 、 Q ' ) がサンプリ ングさ れる。
検出ゼロクロス点と I軸または Q軸との間隔が位相誤差として位 相誤差検出器 2 4にて検出され、 この位相誤差に基づいてマスタク ロックの周波数が制御されて、 第 6図の例の場合は検出ゼロクロス 点が右に移動させられて、 ゼロクロス点に一致するように制御され る。 この場合は、 位相回転によって P S K復調信号 （ I ' 、 Q ' ) のアイの開口点位置が I 軸上にも Q軸上にもに位置することはない この場合において、 I ' 軸は遷移前の受信点も遷移後の受信点も同 一極性方向のために位相誤差が検知されることはなく 、 位相誤差 JL に Xを付してこれを示している。
P S K復調信号 （ 1 、 Q) のマップデ一夕が （ 7 )、 （ 2 ) の第 7 図に示す場合には、 ケース eのときであり、 受信点間の遷移角は 1 3 5度であって、 位相回転回路 1 において— 2 2. 5度位相回転さ せられて、 一 2 2. 5度位相回転させられた P S K復調信号 （ 1 ' 、 Q ' ) が位相誤差検出回路 2へ送出される。 D F F 2 1によってサ ンプリ ング点 aにおいて P S K復調信号 （ I ' 、 Q ' ) がサンプリ ングされ、 D F F 2 3 によってサンプリ ング点 bにおいて P S K復 調信号 （ I ' 、 Q ' ) がサンプリ ングされ、 D F F 2 2によつて検 出ゼロクロス点において P S K復調信号 （ I ' 、 Q ' ) がサンプリ ングされる。
検出ゼロクロス点と I軸または Q軸との間隔が位相誤差として位 相誤差検出器 2 4にて検出され、 この位相誤差に基づいてマスタク ロックの周波数が制御されて、 第 7図の例の場合は検出ゼロクロス 点が右に移動させられて、 ゼロクロス点に一致するように制御され る。 この場合は、 位相回転によって P S K復調信号 （ I ' 、 Q ' ) のアイの開口点位置が I軸上にも Q軸上にもに位置することはない, この場合において、 I ' 軸は遷移前の受信点も遷移後の受信点も同 一極性方向のために位相誤差が検知されることはなく 、 位相誤差 I に Xを付してこれを示している。
P S K復調信号 （ 1 、 Q) のマップデータが （ 6 )、 （ 2 ) の第 8 図に示す場合には、 ケース hのときであり、 受信点間の遷移角は 1 8 0度であって、 位相回転回路 1 において一 4 5度位相回転させら れて、 一 4 5度位相回転させられた P S K復調信号 （ I ' 、 Q ' ) が位相誤差検出回路 2へ送出される。 D F F 2 1 によってサンプリ ング点 aにおいて P S K復調信号 （ I ' 、 Q ' ) がサンプリ ングさ れ、 D F F 2 3によってサンプリ ング点 bにおいて P S K復調信号 ( I ' 、 Q ' ) がサンプリ ングされ、 D F F 2 2 によって検出ゼロ ク ロス点において P S K復調信号 （ I ' 、 Q ' ) がサンプリ ングさ れる。
検出ゼロクロス点と I 軸または Q軸との間隔が位相誤差として位 相誤差検出器 2 4にて検出され、 この位相誤差に基づいてマスタク ロックの周波数が制御されて、 第 7 図の例の場合は検出ゼロクロス 点が右に移動させられて、 ゼロク ロス点に一致するように制御され る。 この場合は、 位相回転によって P S Κ復調信号 （ I ' 、 Q ' ) のアイの開口点位置が I 軸上にも Q軸上にも位置することはない。 この場合において、 I ' 軸は遷移前の受信点と遷移後の受信点との 極性が異なるために位相誤差が検知され位相誤差 Qの場合と同様に I ' 軸側においても位相誤差が求められて、 位相誤差 I が求められ る。 この場合には位相誤差 Qと位相誤差 I との平均値を位相誤差と する。
このように I 軸側および Q軸側において位相誤差が検出されると きは、 両位相誤差め平均を取って位相誤差とするために、 一方側の 位相誤差を位相誤差とする場合よ り も良好な結果が得られる。
また上記した本発明の実施の一形態にかかるク ロック再生回路に おいて、 位相誤差検出回路 2 の出力を、 I I Rフィルタ 3 、 D / A 変換器 4、 温度補償電圧制御水晶発振器 5 を介してマスタクロック を得る場合を例示したが、 このようにアナログ信号に変換せずに、 位相誤差検出回路 2の出力からデジタル処理によ 'つてマスタク ロッ クを得ることもできる。 さ らに、 位相誤差検出回路 2 の出力から本 来の受信点であるアイの開口点を推測することもできる。
また、 上 己において 8 P S Kの場合を例示したが、 B P S K変調 信号および Q P S K変調信号の場合にも適用することができる。 B P S K偏重信号の場合は、 受信点の位相差が 1 8 0度の場合しかな いために、 第 3図におけるケース g 、 hのみを適用すればよい。 Q P S K変調信号の場合は、 受信点の位相差が 9 0度か 1 8 0度の場 合しかないために、 第 3 図におけるケース c 、 d 、 g 、 hのみを適 用すればよい。
産業上の利用可能性
以上説明したように本発明にかかるクロック再生回路によれば、 位相回転回路によって隣り合う受信点の遷移角に基づき予め定めた 角度だけ P S K復調信号を位相回転させ、 位相回転させられた P S K復調信号の前記隣り合う受信点が I 軸または Q軸と交差するゼロ クロス点位置と前記隣り合う受信点間の時間的中点位置との時間的 差に基づく位相誤差を検出し、 アイの開口点においてサンプリ ング するべく検出した位相誤差に基づき P S K復調信号の隣り合う受信 点のサンプリ ング位置を修正するため、 ゼロクロス点が誤って検出 されることはなくなり、 クロックが正確に再生されるという効果が 得られる。
さ らに、 本発明のクロック再生回路によれば、 受信点は I 軸およ び Q軸に一致することはなくなつて、 検出できるゼロクロス位置が 増加するという効果も得られる。

Claims

請 求 の 範 囲
. P S K復調信号を、 隣り合う受信点の遷移角に基づいて、 予め 定められた位相角度だけ位相回転させる位相回転手段と、
該位相回転された P S K復調信号の I 成分信号または Q成分信 号がゼロレベルと交差するゼロクロス位置と、 該隣り合う受信点 間の時間的中心位置との時間差に該当する位相誤差を検出する位 相誤差検出手段と、
該検出された位相誤差に基づいて該 P S K復調信号の隣り合う 受信点のサンプリ ング位置を修正して、 アイの開口点においてサ ンプリ ングするようにする修正手段とを含むことを特徴とするク ロック再生回路。
. 請求項 1 に記載のクロック再生回路において、
該位相回転手段は、 該 P S K復調信号の該 I 成分信号または Q 成分信号が、 2つの受信点の遷移過程でゼロ交差するように、 該 予め定められた位相回転角度を選択する位相回転角選択手段を含 むことを特徴とするクロック再生回路。
. 請求項 2に記載のクロック再生回路において、
該位相回転角選択手段は、 P S K復調信号を入力とし、 受信点 を一 4 5度位相回転させる第 1位相回転器と、 該第 1位相回転器 の出力と入力 P S K復調信号のうちの一方を選択する第 1セレク 夕と、 該第 1セレクタの出力を一 2 2 . 5度位相回転させる第 2 位相回転器と、 該第 2位相回転器の出力と該第 1セレクタの出力 のうちの一方を選択する第 2セレクタとを含み、 隣り合う受信 間の遷移角に基づいて第 1セレク夕および第 2セレクタによる選 択を行うことを特徴とするクロック再生回路。
. 請求項 1 または 2 に記載のクロック再生回路において、 該位相誤差検出回路によって検出された位相誤差の低周波成分 に基づき発振周波数が制御される発振器からの出力発振周波数に 基づきアイの開口点をサンプリ ングするサンプリ ングクロックを 得る手段を含むことを特徴とするクロック再生回路。
PCT/JP2000/000654 1999-02-12 2000-02-07 Circuit de reproduction de signal de synchronisation WO2000048371A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE60034552T DE60034552T2 (de) 1999-02-12 2000-02-07 Schaltung zur taktrückgewinnung
CA002361032A CA2361032C (en) 1999-02-12 2000-02-07 Clock reproduction circuit
EP00902120A EP1152577B1 (en) 1999-02-12 2000-02-07 Clock reproducing circuit
DE1152577T DE1152577T1 (de) 1999-02-12 2000-02-07 Schaltung zur taktrückgewinnung
US09/890,865 US6519303B1 (en) 1999-02-12 2000-02-07 Clock reproduction circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/33657 1999-02-12
JP3365799A JP3649930B2 (ja) 1999-02-12 1999-02-12 クロック再生回路

Publications (1)

Publication Number Publication Date
WO2000048371A1 true WO2000048371A1 (fr) 2000-08-17

Family

ID=12392531

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/000654 WO2000048371A1 (fr) 1999-02-12 2000-02-07 Circuit de reproduction de signal de synchronisation

Country Status (7)

Country Link
US (1) US6519303B1 (ja)
EP (1) EP1152577B1 (ja)
JP (1) JP3649930B2 (ja)
CN (1) CN1129285C (ja)
CA (1) CA2361032C (ja)
DE (2) DE1152577T1 (ja)
WO (1) WO2000048371A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4830209B2 (ja) * 2001-04-24 2011-12-07 株式会社ジェイテクト 最大値・最小値検出方法、最大値・最小値検出装置、その最大値・最小値検出装置を備えたトルク検出装置及び舵取装置
DE10228999B4 (de) * 2002-06-28 2006-12-14 Advanced Micro Devices, Inc., Sunnyvale Konstellationsmanipulation zur Frequenz/Phasenfehlerkorrektur
DE60306298T2 (de) * 2002-10-25 2007-04-26 Matsushita Electric Industrial Co., Ltd., Kadoma Schaltung, Empfänger und Verfahren zur Phasenfehlerkorrektur unter Auswahl eines innerhalb der Präambel gemessenen Phasenfehlers in Abhängigkeit des zeitlichen Auftretens eines Einzelwortes
TW595111B (en) * 2003-09-03 2004-06-21 Mediatek Inc Fast data recovery digital data slicer
US7724856B2 (en) * 2004-03-18 2010-05-25 Panasonic Corporation Clock recovery circuit and receiver using the circuit
US8131242B2 (en) * 2007-07-02 2012-03-06 Sony Corporation System and method for implementing a swap function for an IQ generator
US8204156B2 (en) * 2008-12-31 2012-06-19 Intel Corporation Phase error detection with conditional probabilities
WO2011030740A1 (ja) * 2009-09-09 2011-03-17 日本電気株式会社 クロック再生回路及びクロック再生方法
JP2013126224A (ja) * 2011-12-16 2013-06-24 Nec Engineering Ltd クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法
US9800440B1 (en) * 2016-06-28 2017-10-24 Intel IP Corporation Transmitter (TX) dead-time modulation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252967A (ja) * 1993-02-26 1994-09-09 Nec Corp π／４ＱＰＳＫクロック再生器
JPH08331191A (ja) * 1995-05-31 1996-12-13 Nippon Telegr & Teleph Corp <Ntt> クロック再生回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745084B2 (ja) * 1972-12-28 1982-09-25
JPH0369238A (ja) * 1989-08-08 1991-03-25 Mitsubishi Electric Corp 復調データ識別判定装置
JP3349830B2 (ja) * 1994-07-29 2002-11-25 沖電気工業株式会社 クロック発生回路
JPH09166624A (ja) * 1995-12-19 1997-06-24 Nippon Steel Corp 位相補正方法及び波形監視装置
JPH10308717A (ja) * 1997-05-02 1998-11-17 Sony Corp 受信装置および受信方法
JP3986647B2 (ja) * 1998-01-30 2007-10-03 パイオニア株式会社 記録情報再生装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252967A (ja) * 1993-02-26 1994-09-09 Nec Corp π／４ＱＰＳＫクロック再生器
JPH08331191A (ja) * 1995-05-31 1996-12-13 Nippon Telegr & Teleph Corp <Ntt> クロック再生回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1152577A4 *

Also Published As

Publication number Publication date
EP1152577A4 (en) 2005-10-19
CN1129285C (zh) 2003-11-26
DE60034552T2 (de) 2007-08-16
DE1152577T1 (de) 2002-05-23
US6519303B1 (en) 2003-02-11
EP1152577B1 (en) 2007-04-25
CN1340263A (zh) 2002-03-13
CA2361032C (en) 2008-01-08
DE60034552D1 (de) 2007-06-06
EP1152577A1 (en) 2001-11-07
JP2000232492A (ja) 2000-08-22
CA2361032A1 (en) 2000-08-17
JP3649930B2 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
US4308505A (en) Frequency detector device and method
US4281412A (en) Method of and apparatus for transmitting and recovering offset QPSK modulated data
US5490176A (en) Detecting false-locking and coherent digital demodulation using the same
US6075408A (en) OQPSK phase and timing detection
US5042052A (en) Carrier acquisition scheme for QAM and QPSK data
CA1198170A (en) Non-pll concurrent carrier clock synchronization
WO2000048371A1 (fr) Circuit de reproduction de signal de synchronisation
WO1999034568A1 (en) Circuit for capturing frame sync signal in receiver
US6154510A (en) Symbol timing recovery based on adjusted, phase-selected magnitude values
JPH0428185B2 (ja)
WO1999039485A1 (fr) Recepteur
JP7540298B2 (ja) デジタル受信装置
JPH11355372A (ja) 周波数再生回路および周波数再生方法
JPH0897874A (ja) オフセットｑｐｓｋ復調器
JP3088892B2 (ja) データ受信装置
JP3043332B2 (ja) 受信機
JP3088894B2 (ja) データ受信装置
Pilli et al. Time-delay Digital Tanlock Loop based demodulators in FPGA
JPH06291791A (ja) 位相変調波信号の復調装置
JP3363823B2 (ja) デジタル放送受信機
JPS63217753A (ja) キヤリア再生回路
JP2974281B2 (ja) データ伝送装置および伝送方法
JPH10173718A (ja) 基準搬送波再生装置
JP2538888B2 (ja) デジタル信号復調装置
JPH11355371A (ja) 周波数再生回路および周波数再生方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00803683.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2000902120

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2361032

Country of ref document: CA

Ref document number: 2361032

Country of ref document: CA

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 09890865

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2000902120

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2000902120

Country of ref document: EP