JP2007529913A5 - - Google Patents

Description

クロック再生回路およびこれを用いた受信装置

本発明は、有線または無線通信の分野において、受信信号から、データ判定のためのシンボルクロックを生成するクロック再生回路、および、それを用いた受信装置に関する。

有線または無線通信の分野では、データをフレーム単位に分割して送受信する技術が広く用いられている。具体的には、所定長に分割したデータの前に、プリアンブル（以下、ＰＲという。）やユニークワード（以下、ＵＷという。）などを付加したフレームが使用されている。図２に、フレーム構成を示す。ＰＲ部は、各フレームの先頭に設けられ、受信装置は、ＰＲ部を受信中に、ＰＲ部に続く部分（ユニークワードやデータなど）の受信状態を制御するために、利得制御、周波数同期、シンボル同期などの処理を行う。ここで、シンボル同期とは、シンボル中のアイパターンが最も開く識別点のタイミング、すなわち、受信機でシンボルクロックを再生することを意味し、クロック再生回路で生成する。

クロック再生の一般的な手法に、同相軸と直交軸のゼロクロスの時間位置をそれぞれ検出し、これを用いてシンボルクロックを再生する方法がある。図３はクロック再生回路におけるクロックの調整を模式的に示した図である。クロック再生は、図３に示すように、再生したシンボルクロックを基準に、入力信号から得られる位相情報との位相誤差を検出し、この位相誤差Ｅが小さくなるように、再生するクロックの位相を調整する。以下において、ゼロクロス信号は、再生するクロックの位相を調整するための情報なので、位相誤差情報と呼ぶ。この位相誤差情報は、シンボル周期で連続に発生すると、位相誤差が同じになるので、引き込みが速くなるが、ジッタの影響によりシンボル周期から外れると引き込みが遅くなる。そのため、プリアンブルには、隣接シンボルの位相が１８０度反転する交番パターンが用いられ、受信装置では、交番パターンから連続的に得られる位相誤差情報を用いてシンボルクロックを生成し、これを基にシンボルの識別点タイミングを獲得し、受信データを得る。

また、送信装置における送信信号と受信装置における受信信号との間には、両装置で使用される局部発振器の周波数ずれや位相雑音などに起因して、位相ずれが生じる。このため、受信装置には周波数同期処理が必要で、受信信号の位相ずれを補正する位相誤差補正回路（ＰＥＣ：Ｐｈａｓｅ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）、または、受信機の局部発振器の発振周波数を直接制御する自動周波数同期回路（ＡＦＣ：Ａｕｔｏｍａｔｉｃ
Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ）により行われる。

図４に、受信装置の構成を示す。検波部４０１で得られる検波信号の位相誤差を位相誤差補正回路４０２で補正し、クロック再生部１でシンボルクロック１２８を生成する。なお、生成したシンボルクロック１２８は、位相誤差補正回路４０２の位相補正値を算出するためのシンボルクロックとしても用いられる。位相補正後の検波信号４１２をシンボルクロックでデータ判定を行い、受信データを得る。

通常、図４に示すように、シンボル同期の前段で周波数同期を行い、周波数同期（ここでは、位相誤差補正）とシンボル同期（ここでは、シンボルクロックの再生）を両立させることで、正しい受信データを得ることができる。しかしながら、受信信号に含まれる周波数ずれに起因する位相ずれが大きくなると、ゼロクロス信号の周期性が乱れる。これは、本来、１シンボル周期であるはずのアイの開きが、１シンボル周期内に複数のアイが開くことで位相誤差情報が定まらなくなり、クロック再生が困難になる。これは、擬似的に発生するアイにクロックの位相を引き込もうとするからである。さらに、クロック再生回路が生成したシンボルクロックを基にする位相誤差補正回路での位相補正に誤りが生じ、結果として、受信データに誤りが生じてしまう。なお、以下において、周波数ずれに起因する検波信号の位相ずれと、再生するシンボルクロックの位相誤差とは異なるパラメータである。

ゼロクロス信号を位相情報としてシンボルクロック再生を行う場合、従来、特許文献１に示されるように位相誤差信号のうち有効な信号のみを選択する方法がある。
図３７は、特許文献１に記載されたクロック再生回路におけるエラー選択回路の構成を示すブロック図である。図３７に示すエラー選択回路は、ゼロポイント情報をＴカウント回路３７００でカウントし、エラー選択制御信号発生器３７０１で所定の範囲内にあるかを判定する。さらに、Ｄフリッププロップ回路で記憶されている１つ前のＴｃｏｕｎｔも評価し、エラー選択制御信号３７１０とする。

このように、上記従来のエラー選択回路は、現在のゼロクロスポイントの時間間隔と一つ前のゼロクロスポイントの時間間隔が、共に設定した最大間隔と最小間隔の範囲内のビットクロック時間であるときには、位相検出器の出力位相誤差信号はほぼ正確な位相誤差を示しているものと判断して位相検出器の出力位相誤差信号を出力し、少なくともいずれか一方が設定した最大間隔と最小間隔の範囲外のビットクロック時間であるときには、位相検出器の出力位相誤差信号は確からしくないと判断して無効にする。このように、位相誤差が累積した反転間隔が長いゼロポイント情報と、信頼性が低い反転間隔が短く信号のレベルが小さいゼロポイント情報を無効にし、反転間隔が設定した範囲内にある位相誤差情報のみを有効にすることで、位相揺れ、ビットスリップなどを誘発することなく、安定した位相追従性能を実現する。
特許公開２００１−３５０９５号公報 特許第２５０６７４８号公報

上記従来のエラー選択回路は、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体の記録情報を再生するディジタル信号再生装置における２値ディジタル信号に適用されるもので、本発明が対象とする有線または無線通信において、フレーム化された変調信号でバースト伝送を行う際、フレーム先頭における初期段階において、受信信号に周波数ずれを含む状況でシンボル同期を行うと、以下に述べるような課題が生じる。

例えば、信号がπ／４シフトＤＱＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ Quadri Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式で変調されている場合を考える。通常、ＰＲにおける交番パターンのビット系列に、「１０ ０１」の繰り返しパターンが用いられ、クロック再生回路は、この系列パターンに内在する周期性のある信号を位相情報とすることで、シンボルクロックを再生する。なお、２つのビット（Ｘn、Ｘn+1）に対する位相遷移量を図５に示す。

図６は、π／４シフトＤＱＰＳＫ方式による検波信号の交番パターン時の遷移を示す。このように、位相−π／４の信号点（図６中、Ａ点）と位相３π／４の信号点（図６中、Ｂ点）を交互に遷移する。ここで、Ａ点からＢ点に遷移する遷移ＡＢと、Ｂ点からＡ点に遷移する遷移ＢＡは、交番軸に対して必ず同じ方向に遷移する。以下において、このような遷移を「弓形」の遷移と称する。この理由を以下に述べる。

図７は、π／４シフトＤＱＰＳＫ方式による検波前信号の交番パターン時の遷移を示す。ここで、図８に示す信号の遷移の中間点(Ｍan、Ｍbn⊆ ｎ＝１，２，３，４)に着目すると
Ｍa1： ｍa・ｅｘｐ(π／８)、 Ｍb1： ｍb・ｅｘｐ(３π／８)
Ｍa2： ｍa・ｅｘｐ(５π／８)、 Ｍb2： ｍb・ｅｘｐ(７π／８)
Ｍa3： ｍa・ｅｘｐ(９π／８)、 Ｍb3： ｍb・ｅｘｐ(１１π／８)
Ｍa4： ｍa・ｅｘｐ(１３π／８)、 Ｍb4： ｍb・ｅｘｐ(１５π／８)
で表される。よって、隣接する中間点(Ｍa1とＭb1、Ｍb1とＭa2、Ｍa2とＭb2、Ｍb2とＭa3、Ｍa3とＭb3、Ｍb3とＭa4、Ｍa4とＭb4、Ｍb4とＭa1)における遅延検波出力は、どの組み合わせにおいても、
（数１）
ｍaｍb・ｅｘｐ(π／４)
となる。これは、遅延検波信号の遷移が２つの信号点の中間において、必ずπ／４の位相方向に成分をもつことを示す。すなわち、交番軸に対して同じ方向を遷移することを意味する。このため、π／４シフトＤＱＰＳＫ方式では、ビット系列が「１０ ０１」の繰り返しパターンの場合、遅延検波の信号遷移が弓形になる。

次に、信号に周波数ずれが加わると、弓形の性質をもつが故に、信号の遷移中、片方軸では２回以上のゼロクロスが発生する現象を説明する。
図９は、位相ずれがない場合のゼロクロス信号のタイミングチャートである。図６の信号遷移からもわかるように、位相ずれがない場合、同相軸と直交軸のそれぞれで、シンボル周期でゼロクロスが発生するため、再生するシンボルクロックに対して、同相軸と直交軸の両軸のゼロクロス信号が、１シンボル間隔で発生し、連続して同じ位相誤差ＥI、ＥQになる。したがって、クロックの位相誤差情報として有効である。

図１０は、図６に示す検波信号に、＋４５度の位相ずれと雑音を加えた場合の信号遷移を模式的に示した図である。図１０に示すように、雑音が加わると、信号点が分散し、信号遷移の軌跡に幅が生じる。

図１１は、図１０に示す検波信号が、同相軸と直交軸を交差する様子を示した模式図である。遷移ＡＢの殆どは、以下の４通りに分類される。
遷移ＡＢ12 ：信号が第１象限→第２象限に遷移する場合。

遷移ＡＢ123 ：信号が第１象限→第２象限→第３象限に遷移する場合。
遷移ＡＢ412 ：信号が第４象限→第１象限→第２象限に遷移する場合。
遷移ＡＢ4123：信号が第４象限→第１象限→第２象限→第３象限に遷移する場合。

図１２は、遷移ＡＢ4123におけるゼロクロス信号と位相誤差を示す模式図である。
ここで、遷移ＡＢ4123において、ゼロクロス信号は同相軸と直交軸で、それぞれ図１２に示すように発生する。留意すべきは同相成分の位相誤差ＥIで、信号遷移が弓形である
が故に、１シンボル周期内で少なくとも２回のゼロクロス信号が発生する。

ここで、入力信号がＰＲに対応するもので、検波信号が交番する場合に、特許文献１に示されるエラー選択回路を用いて位相誤差情報の有効性を判断することを考える。例えば、１シンボル周期内で２回のゼロクロス信号が発生し、その周期が等間隔（＝０．５Ｔ：Ｔはシンボル周期）である場合を考える。この場合、本来、捕捉すべきアイパターンの左右に、偽のアイが存在することになる。このような信号から真のアイを特定して位相誤差情報として抽出できることが必要になるが、特許文献１の従来のエラー選択回路において、Ｔｃｍｉｎを０．５Ｔより小さく設定すると、シンボル周期当たり２回のすべてのゼロクロス信号が有効となってしまうのでクロック再生が不安定になる。逆に、Ｔｃｍｉｎを０．５Ｔより大きく設定すると、全てのゼロクロス信号を無効にしてしまうので、位相誤差情報を検出することができず、クロック再生が不可能になる。このように、従来のエラー選択回路を周波数ずれによる検波軸の位相ずれのもとでＰＲ交番パターン受信時に適用した場合、正常なクロックの引き込み動作が実現できない現象が生じる問題があった。

それ故に、本発明の目的は、１シンボル周期にゼロクロス点が複数回発生するような信号に対して安定に動作するクロック再生回路、およびこれを用いた受信装置を提供することである。

第１の発明は、入力信号からシンボルクロックを再生するクロック再生回路であって、入力信号を基礎としたゼロクロス信号を参照し、Ｎ＋１回ゼロクロス（Ｎは2以上の整数
）する時間長を検出する、ゼロクロス間隔Ｎ個分の間隔検出部と、前記ゼロクロスＮ＋１回分の時間長が所定間隔内であるかを判定する判定部と、判定部の判定結果が真の場合と、偽の場合とのそれぞれの場合に対応してシンボルクロックを生成するクロック生成部とを備えることを特徴としている。

この構成によれば、入力信号のゼロクロスする間隔について、隣接するＮ個の間隔を合わせたＮ間隔について、所定間隔の範囲内であるかどうか判定し、有効とされたゼロクロス信号と無効とされたゼロクロス信号とに対応してシンボルクロックを生成する。実施の形態では、無効とされたゼロクロスは無視され、有効なゼロクロスによってシンボルクロックが作成される。
そのようにして作成したシンボルクロックを有効位相誤差情報とすることにより、プリアンブルに内在する周期性をより有効に抽出することができ、再生するシンボルクロックの位相の引き込みを速くすることができる。

また、本発明は、ディジタル変調信号を検波して得た検波信号からシンボルクロックを再生するクロック再生回路であって、検波信号から生成した同相成分信号を参照して位相誤差情報信号を生成する同相成分処理部と、検波信号から生成した直交成分信号を参照して位相誤差情報信号を生成する直交成分処理部と、クロック生成部とを備え、
前記各処理部は、ゼロクロス間隔Ｎ個分の間隔検出部とゼロクロス間隔Ｍ個分の間隔検出部とを備え（Ｎ、Ｍは正の整数で、Ｎ＞Ｍである）、同相成分信号および直交成分信号から得たゼロクロス信号を対象として、それぞれゼロクロス間隔Ｎ個分の間隔が所定時間内か並びにゼロクロス間隔Ｍ個分の間隔が所定時間内かを判定し、いずれかが所定時間から外れている場合にそのゼロクロス間を無視し、
前記クロック生成部は、一方の処理部がゼロクロス間を無視し、他方の処理部がゼロクロス間を有効とする場合は、有効とした処理部が生成する位相誤差情報信号を基にシンボルクロックの位相を調整して出力することを特徴としている。

この構成によっても上記と同様に、結果的に、再生するシンボルクロックの位相の引き込みを速くすることができるといった効果がある。
更に、本発明は、プリアンブルを含む入力信号からシンボルクロックを再生するクロック再生回路であって、前記入力信号からゼロクロスの時間位置を検出し、ゼロクロス信号を出力するゼロクロス検出部と、前記ゼロクロス信号から隣接するゼロクロス間の時間間隔を求め、ゼロクロス間隔信号を出力するゼロクロス間隔検出部と、前記ゼロクロス間隔信号が、所定間隔内であるか否かを判定するゼロクロス間隔１個分の間隔判定部と、隣接する2つのゼロクロス間隔信号を加算してゼロクロス間隔２個分の間隔信号を生成し、そ
の信号が示すゼロクロス間隔2個分の間隔が所定間隔内であるかを判定するゼロクロス間
隔２個分の間隔判定部と、前記ゼロクロス間隔１個分の間隔判定部の判定結果と前記ゼロクロス間隔２個分の間隔判定部の判定結果をもとに、該当するゼロクロス信号を有効または無効にし、位相誤差情報信号を出力するゼロクロス制御部と、前記位相誤差情報信号をもとにシンボルクロックを生成するクロック生成部とを備えることを特徴としている。

上記発明によれば、入力信号のゼロクロスする間隔について、１つの間隔と、隣接する２つの間隔を合わせた２間隔について、個別に所定間隔を設けて、ゼロクロス間隔がその所定間隔内にあるかどうかを判定し、有効とされたゼロクロス信号のみをクロック生成部の有効位相誤差情報とする。これにより、プリアンブルに内在する周期性をより有効に抽出することができるので、再生するシンボルクロックの位相の引き込みを速くすることができる。

ゼロクロス間隔１個分の間隔判定部の所定間隔は、最小間隔が０以上、１シンボル長以下の時間長で設定され、最大間隔が１シンボル長以上、２シンボル長以下の時間長で設定されていてもよい。

ゼロクロス間隔２個分の間隔判定部の所定間隔は、最小間隔が１シンボル長以上、２シンボル長以下の時間長で設定されていてもよい。また、最大間隔が２シンボル長以上、３シンボル長未満の時間長で設定されていてもよい。

更に本発明は、プリアンブルと特定パターンとデータとを含んだフレーム構造を持つ変調信号を受信する受信装置であって、受信信号を検波し、同相検波信号と直交検波信号を出力する検波部と、前記同相検波信号と前記直交検波信号からシンボルクロックを再生するクロック再生部とを含み、前記クロック再生部は、前記検波部の出力から特定パターンを検出し、前記データを受信中であることを示すフレーム受信信号を出力するフレーム受信検出部と、前記同相検波信号と前記直交検波信号から、それぞれのゼロクロスの時間位置を検出し、同相ゼロクロス信号と直交ゼロクロス信号を出力するゼロクロス検出部と、前記同相ゼロクロス信号と前記直交ゼロクロス信号から、それぞれの隣接するゼロクロスの時間間隔を求め、同相ゼロクロス間隔信号と直交ゼロクロス間隔信号とを出力するゼロクロス間隔検出部と、前記同相ゼロクロス間隔信号と前記直交ゼロクロス間隔信号とを参照して、同相ゼロクロス間隔、直交ゼロクロス間隔が所定間隔内であるかを判定するゼロクロス間隔１個分の間隔判定部と、同相成分、直交成分それぞれについて、隣接する2つ
のゼロクロス間隔信号を加算してゼロクロス間隔２個分の間隔信号を生成し、生成した同相ゼロクロス間隔２個分の間隔信号と前記直交ゼロクロス間隔２個分の間隔信号がそれぞれ所定間隔内であるかを判定するゼロクロス間隔２個分の間隔判定部と、前記ゼロクロス間隔１個分の間隔判定部の判定結果とゼロクロス間隔２個分の間隔判定部の判定結果をもとに、前記同相ゼロクロス信号と前記直交ゼロクロス信号を、それぞれ有効または無効にするゼロクロス制御部と、有効並びに無効とされたゼロクロス信号をもとにシンボルクロックを再生するクロック第１生成部と、前記フレーム受信検出部の検出する信号に基づいて、前記ゼロクロス検出部から出力される同相ゼロクロス信号、直交ゼロクロス信号と、前記ゼロクロス制御部で有効とされた同相有効ゼロクロス信号、直交有効ゼロクロス信号とを切り替えるゼロクロス切替部と、前記ゼロクロス切替部が出力する同相成分信号と直交成分信号をもとに、シンボルクロックを再生するクロック第２生成部とを備えることを特徴としている。

上記発明によれば、プリアンブルと特定パターンとデータとを含んだフレーム構造を持つ変調信号が、周波数ずれを含んでいても、フレーム先頭に位置するプリアンブルを用いて、プリアンブルに内在する周期性を有効に抽出することができるので、再生するシンボルクロックの位相の引き込みを速くすることができる。

更に本発明は、プリアンブルと特定パターンとデータとを含んだフレーム構造を持つ変調信号を受信する受信装置であって、受信信号を検波し、同相検波信号と直交検波信号を出力する検波部と、前記同相検波信号と前記直交検波信号からシンボルクロックを再生するクロック再生部とを含み、前記クロック再生部は、前記検波部の出力から特定パターンを検出し、前記データを受信中であることを示すフレーム受信信号を出力するフレーム受信検出部と、前記同相検波信号と前記直交検波信号から、それぞれのゼロクロスの時間位置を検出し、同相ゼロクロス信号と直交ゼロクロス信号を出力するゼロクロス検出部と、前記同相ゼロクロス信号と前記直交ゼロクロス信号から、それぞれの隣接するゼロクロスの時間間隔を求め、同相ゼロクロス間隔信号と直交ゼロクロス間隔信号とを出力するゼロクロス間隔検出部と、前記同相ゼロクロス間隔信号と前記直交ゼロクロス間隔信号から、それぞれの隣接する２つのゼロクロス信号の中央の時間位置を示す同相ゼロクロス中央信号と直交ゼロクロス中央信号を出力するゼロクロス中央検出部と、前記同相ゼロクロス間隔信号と前記直交ゼロクロス間隔信号とが所定間隔内であるかを判定するゼロクロス間隔１個分の間隔判定部と、同相成分、直交成分のそれぞれについて、隣接する２つのゼロクロス間隔信号を加算し、ゼロクロス間隔２個分の間隔信号を生成し、生成した同相ゼロクロス間隔２個分の間隔信号と直交ゼロクロス間隔２個分の間隔信号がそれぞれ所定間隔内であるかを判定するゼロクロス間隔２個分の間隔判定部と、ゼロクロス間隔１個分の間隔判定部の判定結果およびゼロクロス間隔２個分の間隔判定部をもとに、前記同相ゼロクロス中央信号と前記直交ゼロクロス中央信号を、それぞれ有効または無効にするゼロクロス中央制御部と、フレーム受信検出部の検出するフレーム受信信号に基づいて、前記ゼロクロス検出部から出力される同相ゼロクロス信号、前記直交ゼロクロス信号と、前記ゼロクロス中央制御部で有効とされた同相有効ゼロクロス中央信号および直交有効ゼロクロス中央信号を切り替えるゼロクロス切替部と、前記ゼロクロス切替部が出力する同相位相誤差情報信号と直交位相誤差情報信号をもとに、シンボルクロックを生成するクロック生成部とを備えることを特徴としている。

上記発明によれば、ゼロクロス間隔１個分の間隔判定部とゼロクロス間隔２個分の間隔判定部によるゼロクロス間隔の判定に加え、隣接するゼロクロスの中央の時間位置を有効位相誤差信号とするので、プリアンブルと特定パターンとデータとを含んだフレーム構造を持つ変調信号が、周波数ずれを含んでいても、フレーム先頭に位置するプリアンブルを用いて、プリアンブルに内在する周期性を、さらに効果的に抽出することができるので、再生するシンボルクロックの位相の引き込みを速くすることができる。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るクロック再生回路の構成を示すブロック図である。図１に示すクロック再生回路１は、ゼロクロス検出部１０１と、ゼロクロス間隔検出部１０２と、ゼロクロス１間隔判定部１０３と、ゼロクロス２間隔判定部１０４と、ゼロクロス制御部１０５とゼロクロス切替部１０６と、クロック生成部１０７と、フレーム受信検出部１０８とを備える。クロック再生回路１には、図２に示されるフレーム構造をした検波信号が入力される。

図４は、クロック再生回路１を含む受信装置４の構成を示すブロック図である。図４に示すように、クロック再生回路１の前段には、検波部４０１と位相誤差補正回路４０２とが設けられ、後段にデータ判定部４０３を設ける。受信装置４は、送信装置（図示せず）からディジタル変調された信号を受信する。検波部４０１は、受信信号４１０を検波し、検波信号４１１を出力する。位相誤差補正回路４０２は、最適な識別点のタイミングをクロック再生回路１が出力するシンボルクロック１２８から獲得し、位相ずれの補正値を算出して検波信号４１１の位相ずれを補正する。データ判定部４０３は再生したシンボルクロック１２８をもとに特定されるシンボル識別点から受信データ４１３を得る。

クロック再生回路１には、位相補正された検波信号４１２が入力される。以下において、検波信号４１１は、一例としてπ／４シフトＤＱＰＳＫ方式の変調信号を遅延検波した信号である場合を仮定する。クロック再生回路１の入力信号４１２は、図２に示すフレームの形態をとる。フレームは、先頭から順に、ＰＲ部、ＵＷ部と、データ部とを含んでいる。データ部は、ＵＷ部の後に配置される。ＰＲ部には、隣接する２つのシンボル間で、シンボルの位相角が１８０度反転するデータパターンが設定される。以下、このようにシンボルの位相角が交互に１８０度ずつ反転することを「シンボルが交番する」といい、シンボルが交番するパターンを「交番パターン」という。ＰＲ部には、所定数のシンボルが交番するデータパターン、すなわち、所定長の交番パターンが設定される。ＵＷ部には、フレーム同期を確立するための特定のデータパターンが設定される。データ部には、所定長の分割されたデータが設定される。

次に、図１の各ブロックについて説明する。
ゼロクロス検出部１０１は、図１３に示すように、サンプル遅延器１３００、１３０１と、排他的論理和回路１３０２、１３０３を含む。サンプル遅延器１３００、１３０１は、同相検波信号の符号１１２と直交検波信号の符号１１３を、それぞれ１サンプル遅延させ、現在の信号と１サンプル遅延した信号とで排他的論理和を取ることで、検波信号の符号１１２、１１３の変化を検出する。すなわち、検波信号４１２の同相成分と直交成分に対し、それぞれのゼロクロスを検出し、同相ゼロクロス信号１１４と直交ゼロクロス信号１１５を出力する。以下の説明において、同相と直交を略して、単にゼロクロス信号と称した場合は、同相と直交の両方を含む。他の名称についても同様に扱う。

図1のゼロクロス間隔検出部１０２は、図14に詳細に示されている。同図に示すように
、ゼロクロス間隔検出部１０２は、カウンタ１４００とレジスタ１４０１を含む。ゼロクロス信号１１４、１１５をリセット信号として、外部から供給されるサンプリングクロック１４１１が入力される度にカウントアップする。レジスタ１４０１はカウンタ値１４１０が０のときに、直前に保持していた値をゼロクロス間隔信号１１６、１１８として出力する。さらに、ゼロクロス信号１１４、１１５を遅延調整した後、ゼロクロス間隔信号１１６、１１８の区切りを示す間隔タイミング信号１１７、１１９として出力する。なお、図１４では同相成分に関する構成を示し、直交成分の構成は省略したが、同相成分の構成と全く同様の構成が採用される。

図1のゼロクロス１間隔判定部１０３は、回路図は示していないが、比較回路で実現で
き、最小１間隔長Ｔ１ｍｉｎと、最大１間隔長Ｔ１ｍａｘとを閾値として比較入力端子に供給し、もう一方の入力端に供給される同相ゼロクロス間隔信号１１６（Ｌ１）と直交ゼロクロス間隔信号１１８と比較し、比較結果を、同相１間隔制御信号１２０と直交１間隔制御信号１２１として出力する。Ｔ１ｍｉｎ≦Ｌ１≦Ｔ１ｍａｘであれば、１間隔制御信号を有効（ここではハイレベル、以降、ハイレベルをＨレベルと称する）と判定し、それ以外であれば、無効（ここではローレベル、以降、ローレベルをＬレベルと称する）と判定する。

ゼロクロス間隔信号Ｌ１、1間隔制御信号の信号タイミングを図15に示す。図１５から
理解されるように、Ｌ１（Ｎ＋１）とＬ１（Ｎ＋３）の区間において無効（Ｌレベル）になることを示す。

次に、図1のゼロクロス２間隔判定部１０４の詳細な構成を図１６に示す。ゼロクロス
２間隔判定部１０４は、ゼロクロス間隔記憶部１６００、１６０１、加算器１６０２、１６０３、２間隔判定部１６０４、１６０５を含む。同相ゼロクロス間隔信号１１６は、ゼロクロス間隔記憶部１６００で、同相間隔検出信号１１７が発生する度に順次記憶される。加算器１６０２で、現在の同相ゼロクロス間隔信号１１６と、一つ前の同相ゼロクロス間隔１６１０を加算し、同相ゼロクロス２間隔信号１６１２を算出する。そして、２間隔判定部１６０４で、最小２間隔長Ｔ２ｍｉｎと、最大２間隔長Ｔ２ｍａｘとを閾値として、同相ゼロクロス２間隔信号１６１２が所定の範囲内であるかを判定する。

図１７は、ゼロクロス２間隔判定部１０４における同相軸に関する信号の遷移を示すタイミングチャートである。同相ゼロクロス間隔信号１１６と同相間隔タイミング信号１１７が組みになって入力する。同相間隔タイミング信号１１７の立下りで、ゼロクロス間隔記憶部１６００を更新していく。同相間隔タイミング信号１１７の立ち上がりで、同相ゼロクロス間隔信号１１６と同相ゼロクロス間隔遅延信号１６１０との加算結果を保持し、同相ゼロクロス２間隔信号１６１２が算出される。そして、同相ゼロクロス２間隔信号１６１２が、Ｔ２ｍｉｎ以上、Ｔ２ｍａｘ以下であれば、同相２間隔制御信号１２２を有効（Ｈレベル）にし、それ以外であれば、無効（Ｌレベル）に判定される。図中、同相成分には「Ｉ」を付している。例えば、ゼロクロス間隔信号は、Ｌ１であるが、同相ゼロクロス信号は、それにＩを付加し、Ｌ１Ｉとして表示している。
なお、直交成分についても、同相成分と同様で、直交ゼロクロス間隔信号１１８を判定し、直交２間隔制御信号１２３が出力される。

図1のゼロクロス制御部１０５の詳細な構成を図１８に示す。ゼロクロス制御部１０５
は遅延調整部１８００と論理積回路１８０１、１８０２、１８０３、１８０４を含む。ゼロクロス制御部１０５は、１間隔制御信号１２０、１２１と、２間隔制御信号１２２、１２３とをもとに、ゼロクロス信号１１４、１１５を有効（Ｈレベル）または無効（Ｌレベル）なるよう制御を行う。遅延調整部１８００は、ゼロクロス信号１１４、１１５を所定時間長Ｔ１ｓｅｔだけ遅延させ、ゼロクロス信号１１４、１１５と、１間隔制御信号１２０、１２１、および２間隔制御信号１２２、１２３との間のタイミング関係が調整される。

図１９は、ゼロクロス制御部１０５において、同相軸に関する信号の遷移を示すタイミングチャートである。図１９において、入力の同相ゼロクロス信号１１４を、ＺＩａからＺＩｈで識別する。ＺＩｃは一つ前のゼロクロス信号ＺＩｂとの間隔ＬＩｂｃがＴ１ｍｉｎより小さいので、前段のゼロクロス１間隔判定部１０３で、同相ゼロクロス１間隔制御信号１２０がＬレベルに変化している。また、同相ゼロクロス信号ＺＩｆは、２つ前のゼロクロス信号ＺＩｄとの間隔Ｌ２ｄｆが、Ｔ２ｍｉｎより小さいので、前段のゼロクロス１間隔判定部１０３で、同相ゼロクロス２間隔信号１６１２がＬレベルに変化している。ゼロクロス制御部１０５は、同相１間隔制御信号１２０または同相２間隔制御信号１２２のどちらかが無効（Ｌレベル）の場合に、同相ゼロクロス遅延信号１８１０を無効にするので、ＺＩｃとＺＩｆが無効になる。以上、同相軸に関する信号について述べたが、直交軸に関しても同様な処理が行われる。

このようにゼロクロス制御部１０５は、ゼロクロス１間隔とゼロクロス２間隔がともにＨレベル（有効）である場合に限って、有効ゼロクロス信号１２４、１２５を出力する。
図２０（Ａ）は、ゼロクロス切替部１０６の構成を示すブロック図である。ゼロクロス切替部は選択回路２０００を備え、図２０（Ｂ）に示す真理値表にしたがって動作する。制御信号Ｓが０の場合は、出力（Ｃ１、Ｃ２）に入力（Ｂ１、Ｂ２）を選択し、Ｓが１の場合は、入力（Ａ１、Ａ２）を選択する。この選択回路２０００により、フレームの受信に際し、ＰＲとＵＷを受信するまで、すなわち、フレーム受信信号１２９がＬレベルの場合は、同相有効ゼロクロス信号１２４と直交有効ゼロクロス信号１２５を、それぞれ、同相位相誤差情報１２６と直交位相誤差情報１２７として出力し、ＵＷを受信した後、すなわち、フレーム受信信号がＨレベルの場合は同相ゼロクロス信号１１４および直交ゼロクロス信号１１５を位相誤差情報として出力する。

図1のクロック生成部１０７の詳細な構成を図21に示す。本発明の主たる目的は、位相
誤差情報（ここではゼロクロス信号に基づいている）の効果的な抽出方法を示すことであるので、クロック生成部１０７に関する詳細な動作説明について概説にとどめる。クロック生成部１０７は、位相誤差検出部２１００、ループフィルタ部２１０１、ディジタルＶＣＯ部２１０２を含む。位相誤差検出部２１００は、ディジタルＶＣＯ部２１０２が出力するシンボルクロック１２８のタイミングを基に、入力する位相誤差情報の位相を評価し、シンボルクロック１２８と位相誤差情報の位相との差を位相誤差信号として出力する。ループフィルタ部２１０１は、位相誤差信号に対して平滑処理を行い、周波数制御値を出力する。ディジタルＶＣＯは、周波数制御値をもとに、シンボルクロック１２８を生成する。

図1のフレーム受信検出部１０８の詳細な構成を図２２に示す。
フレーム受信検出部１０８は、ＵＷ検出部２２００とフレーム終端検出部２２０１とフレーム受信信号生成部２２０２を備える。ＵＷ検出部２２００は、検波信号１１０、１１１とシンボルクロック１２８を基にＵＷを検出し、ＵＷ検出信号２２１０を出力する。フレーム終端検出部２２０１は、フレームの終端を検出し、フレーム終端検出信号２２１１を出力する。フレーム受信信号生成部２２０２は、ＵＷ検出信号２２１０とフレーム終端検出信号２２１１とを基に、フレーム受信信号１２９を出力する。このように、フレーム受信検出部１０８は、フレームの受信状態を制御する信号であるフレーム受信信号１２９を出力する。

図２３は、フレーム受信信号１２９のタイミングチャートを示す模式図である。
ＰＲの先頭を受信しているとき、すなわち、ＵＷの受信が完了するまではＬレベルで、ＵＷを検出後、データ部を受信している間はＨレベルを維持する。したがって、ゼロクロス切替部は、フレーム受信信号がＬレベルであれば、有効ゼロクロス信号を出力し、Ｈレベルであればゼロクロス信号を出力する。

以上のように、本発明の第１の実施形態に係るクロック再生回路１は、ゼロクロスする１つの時間間隔であるゼロクロス１間隔だけでなく、隣接するゼロクロス間隔を加算したゼロクロス２間隔についても、ゼロクロス１間隔の判定の場合とは別の所定間隔で判定する。そして、ゼロクロス1間隔とゼロクロス２間隔がともにそれぞれ所定の範囲内である
場合に、ゼロクロス信号を有効にする。すなわち、確からしいアイのみを位相誤差情報にするので、バースト先頭におけるクロック再生の位相引き込みを速くすることが特徴である。

また、本発明の第１の実施形態に係るクロック再生回路１は、フレーム先頭において位相誤差補正回路４０２の補正値の引き込みの段階で、検波信号４１２が位相ずれを含んだ状態であっても、クロックの位相引き込みを行うことができる。クロック再生回路１がシンボルクロック１２８の位相を引き込むと、位相誤差補正回路４０２が正しい補正値で位相誤差を補正することができる。したがって、ＵＷ以降は位相ずれが補正された検波信号１４２でクロック再生が行われ、クロック再生回路１と位相誤差補正回路４０２はともに安定に動作する。

次に、本発明の第１の実施形態に係るクロック再生回路１の具体的な動作例として、受信信号のπ／４シフトＤＱＰＳＫ信号が、周波数ずれと雑音とを含んだ場合で説明する。
図２４は、位相ずれ＋４５度と雑音を含むπ／４シフトＤＱＰＳＫの検波信号の交番パターン時の遷移を示す。検波部４０１に入力する信号は、サンプリングされたディジタル信号であって、１シンボルあたり１２サンプルでサンプリングされているものとする。入力信号を
（数２）
Ｓ（ｎ）＝Ｉ（ｎ）＋ｊ・Ｑ（ｎ） （ｎ＝０，１，２，３，・・・）
とし、同相成分をＩ（ｎ）、直交成分をＱ（ｎ）とする。

検波部４０１で、１シンボルの時間長だけ遅延させた信号と遅延検波を行う。遅延検波出力をＤ（ｎ）とすると、Ｄ（ｎ）は、
（数３）
Ｄ（ｎ）＝｛Ｉ（ｎ）＋ｊ・Ｑ（ｎ）｝・｛Ｉ（ｎ−１２）＋ｊ・Ｑ（ｎ−１２）｝*
（ｎ＝１２，１３，１４，・・・）と表される。なお、式の中で、＊は複素共役を示す。

クロック再生回路１には、遅延検波出力Ｄ（ｎ）が位相誤差補正回路４０２で位相補正された後の信号が入力する。具体的には、位相補正された同相検波信号の符号１１２と直交検波信号の符号１１３とが入力される。ゼロクロス検出部１０１ではそれぞれの符号変化を前後のサンプルで評価し、同相ゼロクロス信号と直交ゼロクロス信号を出力する。ゼロクロス信号は、符号変化がある場合に1サンプルの時間長でＨレベルになる。

図２５は、位相ずれ＋４５度と雑音を含んだ検波信号の同相軸成分に関する信号のタイミングチャートの一部を示す。
図２５において、同相ゼロクロス信号がＨレベルになった時間位置を、時間の古い順に、ＺＩａ、ＺＩｂ、ＺＩｃ、ＺＩｄ、ＺＩｅ、ＺＩｆ、ＺＩｇとする。ゼロクロス間隔検出部１１６で、同相ゼロクロス信号１１６が発生したサンプル間隔をカウントする。図２５おいて、ＺＩａとＺＩｂのサンプル間隔が５サンプルであることを示す。同相ゼロクロス間隔信号１０２は、ゼロクロス１間隔判定部１０３で、最小間隔Ｔ１ｍｉｎと最大間隔Ｔ１ｍａｘの所定範囲内にあるかを判定する。

ここで、ゼロクロス信号は、雑音の影響により、周波数ずれがない場合、１シンボル間隔を中心に、前後に変動する。したがって、雑音の影響を考慮して、最小間隔Ｔ１ｍｉｎと最大間隔Ｔ１ｍａｘを設定する必要がある。例えば、Ｔ１ｍｉｎ＝０．５Ｔ＝６サンプル、Ｔ１ｍａｘ＝１．５Ｔ＝１８サンプルに設定する。なお、Ｔはシンボル周期である。

したがって、ゼロクロス１間隔判定部１０３では、同相ゼロクロス間隔信号１１６について、６サンプル以上、１８サンプル以下の間隔、すなわち、ＺＩｂとＺＩｃ間のＬ１Ｉｂｃと、ＺＩｄとＺＩｅ間のＬ１Ｉｄｅと、ＺＩｅとＺＩｆ間のＬ１Ｉｅｆで有効になり、同相１間隔制御信号１２０がＨレベルで出力される。一方、ＺＩａとＺＩｂ間のＬ１Ｉａｂと、ＺＩｃとＺＩｄ間のＬ１Ｉｃｄで無効になるため、同相１間隔制御信号１２０がＬレベルで出力される。

さらに、同相ゼロクロス間隔信号１１６はゼロクロス２間隔判定部１０４にも入力される。ゼロクロス２間隔判定部１０４は、図１６に示すようにゼロクロス間隔記憶部１６００で、同相間隔タイミング信号１１７が出力されるたびに、同相ゼロクロス間隔信号１１６を記憶する。そして、同相ゼロクロス間隔信号１１６とゼロクロス間隔記憶部１６０で記憶されている値とが加算されて同相ゼロクロス２間隔信号１６１２が算出される。図２５において、ＺＩａとＺＩｃ間の間隔Ｌ２Ｉａｃ＝５＋６＝１１、ＺＩｂとＺＩｄ間の間隔Ｌ２Ｉｂｄ＝６＋５＝１１、ＺＩｄとＺＩｆ間の間隔Ｌ２Ｉｄｆ＝５＋７＝１２、ＺＩｅとＺＩｇ間の間隔Ｌ２Ｉｅｇ＝７＋６＝１３となる。これらの同相ゼロクロス２間隔信号１６１２は、２間隔判定部１６０４で、最小間隔Ｔ２ｍｉｎと最大間隔Ｔ２ｍａｘの範囲内であるかを判定される。

ここで、ＰＲ部は交番パターンなので、理想的には２シンボル周期で２回のゼロクロスが発生するのが望ましい。しかし、位相ずれがある場合に、振幅変動が短くなる方の軸のゼロクロス信号は、発生周期が乱れ、１シンボル周期内に複数のゼロクロスが発生しうる（図２４においては、同相軸）。一方、振幅変動が長くなる方の軸のゼロクロス信号は、１シンボル周期で発生し、その雑音による変動は小さくなる（図２５においては、直交軸）。したがって、２シンボル周期で２回発生するゼロクロス信号を有効にし、１シンボル周期から外れた時間間隔で発生するゼロクロス信号を無効になるように、最小間隔Ｔ２ｍｉｎと最大間隔Ｔ２ｍａｘを設定すれば、同相軸と直交軸のゼロクロス信号から、効果的に位相誤差情報を抽出することができる。そこで、Ｔ２ｍｉｎ＝Ｔ×１．５＝１２×１．５＝１８サンプル、Ｔ２ｍａｘ＝Ｔ×２．５＝１２×２．５＝３０サンプルと設定する。

図２５において、同相ゼロクロス２間隔信号１６１２はすべて、１８サンプル以下であるので、同相２間隔制御信号１２２はＬレベル（無効）で出力される。したがって、同相ゼロクロス遅延信号１８１０は、すべて無効化されて、同相有効ゼロクロス信号１２４はＬレベルのままになる。

このように、交番パターンにおいて、ゼロクロスの発生間隔が短くなる場合、ゼロクロスの発生間隔について１つの間隔だけで判定すると有効になる場合でも、２つの間隔も合わせて判定すると無効になる。したがって、より正確に有効なアイを選別し、有効な位相誤差情報を得ることができる。

同様に、直交軸のゼロクロスについて述べる。
図２６は、位相ずれ＋４５度と雑音を含んだ検波信号の直交軸成分に関する信号のタイミングチャートの一部を示す。図２６において、直交ゼロクロス信号１１５がＨレベルになった時間位置を、ＺＱａ、ＺＱｂ、ＺＱｃ、ＺＱｄとして示す。ゼロクロス間隔検出部１０２ で、直交ゼロクロス信号１１５がＨレベルになるサンプル間隔をカウントする。図２６おいて、ＺＱａとＺＱｂのサンプル間隔が１２サンプル、ＺＱｂとＺＱｃのサンプル間隔が１１サンプルであることを示す。直交ゼロクロス間隔信号１１８はゼロクロス１間隔判定部１０３で、直交ゼロクロス間隔信号１１８が最小間隔６サンプルと最大間隔１８サンプルの範囲内にあるかを判定する。したがって、ゼロクロス１間隔判定部１０３において、直交ゼロクロス間隔信号１１８のすべてが有効になり、直交１間隔制御信号１２１がすべてＨレベル（有効）で出力される。

さらに、直交ゼロクロス間隔信号１１８はゼロクロス２間隔判定部１０４にも入力される。ゼロクロス２間隔判定部１０４では、同相軸の場合と同様に、図１６に示すゼロクロス間隔記憶部１６０１で、直交間隔タイミング信号１１９が出力されるたびに、直交ゼロクロス間隔１１８を記憶する。そして、直交ゼロクロス間隔信号１１８とゼロクロス間隔記憶部１６０１で記憶されている値とが加算されて直交ゼロクロス２間隔信号１６１３が算出される。図２６において、Ｌ２Ｑａｃ＝１２＋１１＝２３となる。直交ゼロクロス２間隔信号１６１３は、２間隔判定部１６０５で、その間隔が最小間隔１８サンプルと最大間隔３０サンプルの範囲内にあるかを判定される。図２６において、直交ゼロクロス２間隔信号１６１３はすべて、１８サンプル以上、かつ、３０サンプル以下であるので、直交２間隔制御信号１２３はＨレベル（有効）で出力される。したがって、直交ゼロクロス遅延信号１８１１は、すべて有効と判定され、直交有効ゼロクロス信号１２５として出力される。

受信装置４がＰＲ部を受信する段階ではＵＷ部を受信する前なので、フレーム受信検出部１０８は、フレーム受信信号１２９をＬレベルで出力する。これにしたがって、ゼロクロス切替部１０６は、ゼロクロス制御部１０５の出力である、同相有効ゼロクロス信号１２４と直交有効ゼロクロス信号１２５を選択し、クロック生成部１０７に出力する。そして、受信装置４がＵＷ部を受信し終えたら、フレーム受信信号がＨレベル（データ部受信中）になり、ゼロクロス切替部１０６はゼロクロス信号を選択する。そして、クロック生成部１０７は、クロック位相を調整し、生成されたシンボルクロックは、図４に示す位相誤差補正回路４０２に入力され、正しい位相補正値を求めることができる。

以上に示すように、本実施形態に係るクロック再生回路１によれば、周波数ずれを含むフレーム信号を受信し始める初期段階において、シンボル周期から外れた同相成分のゼロクロス信号を無効にし、シンボル周期で発生する直交成分のゼロクロス信号を有効することができるので、バースト先頭におけるシンボルクロックの位相の引き込みを速くすることが特徴である。なお、以上の説明では、位相ずれに関して＋４５度の場合を示したが、−４５度の場合は、同様に直交ゼロクロス信号１１５を無効にし、シンボル周期で発生する同相ゼロクロス信号１１４が有効にするので、同様の効果が得られる。また、周波数ずれを含んでいてもクロック生成の位相を引き込めるので、位相誤差補正回路４０２における補正値を正しく求めることができる。

（第２の実施形態）
図２７は、本発明の第２の実施形態に係るクロック再生回路２７の構成を示すブロック図である。クロック再生回路２７は、ゼロクロス検出部１０１、ゼロクロス間隔検出部１０２、ゼロクロス中央検出部２７００、ゼロクロス１間隔判定部１０３、ゼロクロス２間隔判定部１０４、ゼロクロス中央制御部２７０１、ゼロクロス切替部２７０２を備える。

図２８は、クロック再生回路２７を含む受信装置２８の構成を示すブロック図である。クロック再生回路２７以外は、図４に示した第１の実施形態に係る受信装置４と同じ構成をとる。クロック再生回路２７は、図２８に示す受信装置２８に内蔵して使用される点、図２に示すフレーム構造を有する検波信号が入力される点、および、検波信号４１０のＰＲ部は交番パターンする点、フレーム受信信号１２９を基に、ゼロクロス信号を切り替える点で、第１の実施形態に係るクロック再生回路１と共通する。本実施形態のうち、ゼロクロス検出部１０１、ゼロクロス間隔検出部１０２、ゼロクロス１間隔判定部１０３、ゼロクロス２間隔判定部１０４、フレーム受信検出部１０８は、第１の実施形態と同一の構成で、同一の動作をするので、同一の参照番号を付して説明を省略する。

クロック再生回路２７は、ＰＲ部における位相誤差情報を、隣接するゼロクロスの中央の時間位置を求め、その時間位置でゼロクロス中央信号を発生させる。そして、ゼロクロス信号の発生間隔に基づいてゼロクロス中央信号の有効または無効を判定する。有効と判定したゼロクロス中央信号のみを有効ゼロクロス中央信号として位相誤差信号とすることを特徴とする。これにより、交番パターンにおいて隣接するゼロクロス間隔のデューティー比が劣化する場合でも、位相誤差情報をシンボル周期で発生させることができる。

以下、第１の実施形態との相違点を中心に、ゼロクロス中央検出部２７００、ゼロクロス中央制御部２７０１の詳細を述べる。
図２９は、ゼロクロス中央検出部２７００の詳細な構成を示すブロック図である。
ゼロクロス中央検出部２７００は、２分の１回路２９００、２９０１と、カウンタ２９０２、２９０３と、パルス発生器２９０４、２９０５とからなる回路で構成される。同相ゼロクロス間隔信号１１６と直交ゼロクロス間隔信号１１８は、２分の１回路２９００、２９０１に加えられ、その信号が示す時間間隔の２分の１の値を求め、カウンタ２９０２、２９０３にセット信号として入力される。カウンタ２９０２、２９０３にはリセット信号として同相間隔タイミング信号１１７と直交間隔タイミング信号１１９が加えられていて、前記２分の１回路２９００、２９０１で求めた値にセットされた後、リセットされるまでの間、パルス発生器２９０４、２９０５が発生するパルスをカウントする。リセット直前にパルスを発生し、同相ゼロクロス中央信号２７１０と直交ゼロクロス中央信号２７１１として出力される。

図３０は、ゼロクロス中央検出部２７００における信号が変化する様子を示すタイミングチャートである。間隔タイミング信号で、カウンタをリセットし、ゼロクロス間隔の２分の１の値、すなわちＬ１／２をパルス発生器が発生するサンプルリングクロックのカウントをする。カウンタ値がＬ１／２の値になったら１サンプルの幅でパルスを発生させ、同相ゼロクロス中央信号２７１０と直交ゼロクロス中央信号２７１１を出力する。

図３１は、ゼロクロス中央制御部２７０１の詳細な構成を示すブロック図である。遅延調整部３１００と論理積回路１８０１、１８０２、１８０３、１８０４で構成される。同相１間隔制御信号１２０と同相２間隔制御信号１２２がともにハイレベル（ここでは、有効の場合）の場合に、同相ゼロクロス中央信号２７１０を有効にし、同相有効ゼロクロス中央信号２７１２を出力する。直交成分についても同様な処理を行い、直交有効ゼロクロス中央信号２７１３を出力する。

図３２は、ゼロクロス中央制御部２７０１における同相成分に関する信号の変化を示すタイミングチャートである。
同相ゼロクロス中央信号２７１０、同相１間隔制御信号１２０および同相２間隔制御信号１２２のもとになった同相ゼロクロス信号１１４も合わせて示す（図３２中、点線で囲んだ信号）。同相ゼロクロス中央信号２７１０に対し、同相１間隔制御信号１２０または同相２間隔制御信号１２２がＬレベル（無効）の場合、無効（Ｌレベル）にする。図３２においては、同相ゼロクロス中央信号のＣＩｂとＣＩｅが無効になり、同相有効ゼロクロス中央信号２７１２が出力される。なお、同相ゼロクロス中央信号２７１０と、同相１間隔制御信号１２０および同相２間隔制御信号１２２の処理遅延差を吸収するために、遅延調整部３１００で、同相ゼロクロス中央信号２７１０を固定遅延Ｔ２ｓｅｔだけ遅延させておく。同相軸に関する信号について述べたが、直交軸に関しても同様な処理が行われる。

このように、本実施形態に係るクロック再生回路２７は、隣接するゼロクロス信号の中央のタイミングでゼロクロス中央信号を発生させ、ＰＲを受信するときはこれを位相誤差情報とし、ＵＷ受信後、データ部を受信する時は、フレーム受信信号を基に、ゼロクロス信号を位相誤差情報となるように切り替えることが特徴である。

次に、本発明の第２の実施形態に係るクロック再生回路の具体的な動作例を示す。信号として、特許文献２に示されるＰＳＫ−ＶＰ方式で変調されたフレームを受信する場合を述べる。

特許文献２に示されるＰＳＫ−ＶＰ方式は、マルチパスフェージング環境において、良好な受信特性を示す。1シンボル内の位相遷移に冗長性を加えることで、先行波に対する
遅延波の遅延量が、シンボル長Ｔに対してＴ／２を超える場合でも、マルチパスの位相関係によらずアイが開き、復調できることが特徴である。

ここでは、図５のπ／４シフト系の位相遷移に従うＱＰＳＫ−ＶＰ方式（以下、π／４シフトＤＱＰＳＫ−ＶＰ方式）で検討する。π／４シフトＤＱＰＳＫ−ＶＰ方式は、第１の実施形態で示したπ／４シフトＤＱＰＳＫ方式の場合と同様に、検波信号の遷移が弓形になり、この現象は、特にマルチパス環境において顕著に表れる。以下において、マルチパス環境として２波モデルを想定する。

図３３は２波モデル環境下のπ／４シフトＤＱＰＳＫ−ＶＰ方式の検波信号の交番パターン時の遷移を示す。なお、１波目と２波目は等電力で、２波目の遅延量をＴ/２シンボルとし
た場合である。位相ずれと雑音は付加していない。このように、シンボル間の遷移の途中が原点を通らず、さらに交番軸に対して同じ方向を遷移する弓形になり、大きく湾曲する。

次に、信号が周波数ずれに起因する位相ずれと雑音を含む場合について述べる。
位相ずれが±４５度の場合、図３３に示した信号遷移が、図６に示したπ／４シフトＤＱＰＳＫ方式の信号遷移と同様に弓形であることから、第１の実施形態で述べたようなゼロクロス１間隔判定部１０３とゼロクロス２間隔判定部１０４を用いて位相誤差情報を抽出する効果は、本実施形態に係るクロック再生回路２７でも同様に有する。したがって、第２の実施形態においては、位相ずれが＋２０度の場合で説明する。

図３４は、位相ずれ＋２０度と雑音を含む２波環境下のπ／４シフトＤＱＰＳＫ−ＶＰの検波信号の遷移を示す。 検波部４０１に入力する信号は、サンプリングされたディジタル信号であって、１シンボルあたり１６サンプルでサンプリングされているものとする。

入力信号を
（数４）
Ｓ２（ｎ）＝Ｉ２（ｎ）＋ｊ・Ｑ２（ｎ） （ｎ：正の整数）
とし、同相成分をＩ２（ｎ）、直交成分をＱ２（ｎ）とする。

検波部４０１で、１シンボルの時間長だけ遅延させた信号と遅延検波を行う。遅延検波出力をＤ２（ｎ）とすると、Ｄ２（ｎ）は、
（数５）
Ｄ２（ｎ）=｛Ｉ２（ｎ）+ｊ・Ｑ２（ｎ）｝・｛Ｉ２（ｎ-１６）+ｊ・Ｑ２（ｎ-１６
）｝*
（ｎ＝１６，１７，１８，・・・）
と表される。

クロック再生回路２７には、遅延検波出力Ｄ（ｎ）が位相誤差補正回路４０２で位相補正された信号が入力する。具体的には、位相補正された同相検波信号の符号１１２と直交検波信号の符号１１３が入力される。ゼロクロス検出部１０１ではそれぞれの符号変化を前後のサンプルで評価し、同相ゼロクロス信号と直交ゼロクロス信号を出力する。ゼロクロス信号は、符号変化がある場合に1サンプルの時間長でＨレベルになる。

図３５は、位相ずれ＋２０度と雑音を含んだ検波信号の同相軸成分に関する信号のタイミングチャートの一部を示す。
図３５において、同相ゼロクロス信号１１４がＨレベルになった時間位置を、時間の古い順に、ＺＩａ、ＺＩｂ、ＺＩｃ、ＺＩｄ、ＺＩｅ、ＺＩｆとする。ゼロクロス間隔検出部１０２で、同相ゼロクロス信号１１４が発生したサンプル間隔をカウントする。図３５おいて、ＺＩａとＺＩｂのサンプル間隔Ｌ１Ｉａｂが７サンプルであることを示す。同相ゼロクロス間隔信号１１６は、ゼロクロス１間隔判定部１０１で、最小間隔Ｔ１ｍｉｎと最大間隔Ｔ１ｍａｘの所定範囲内にあるかを判定する。ここでは、第１の実施例と同様に、Ｔをシンボル周期として、Ｔ１ｍｉｎ＝０．５Ｔ＝８サンプル、Ｔ１ｍａｘ＝１．５Ｔ＝２４サンプルに設定する。したがって、ゼロクロス１間隔判定部１０１では、図３５に示す同相ゼロクロス間隔信号１１６について、８サンプル以上、２４サンプル以下の間隔、すなわち、ＺＩｂとＺＩｃ間のＬ１Ｉｂｃと、ＺＩｄとＺＩｅ間のＬ１Ｉｄｅで有効になり、同相１間隔制御信号１２０がＨレベルで出力される。一方、ＺＩａとＺＩｂ間のＬ１Ｉａｂと、ＺＩｃとＺＩｄ間のＬ１Ｉｃｄで無効になり、同相１間隔制御信号がＬレベルで出力される。

さらに、同相ゼロクロス間隔信号１１６はゼロクロス２間隔判定部１０４にも入力される。ゼロクロス２間隔判定部１０４は、ゼロクロス間隔記憶部１６００で、同相間隔タイミング信号が出力されるたびに、同相ゼロクロス間隔信号１１６を記憶する。そして、同相ゼロクロス間隔信号１１６とゼロクロス間隔記憶部１６００で記憶されている値とが加算されて同相ゼロクロス２間隔信号１６１２が算出される。図３５において、ＺＩａとＺＩｃ間の間隔Ｌ２Ｉａｃ＝７＋２４＝３１、ＺＩｂとＺＩｄ間の間隔Ｌ２Ｉｂｄ＝２４＋５＝２９、ＺＩｃとＺＩｅ間の間隔Ｌ２Ｉｃｅ＝５＋２４＝２９となる。これらの同相ゼロクロス２間隔信号１６１２は、２間隔判定部１６０４で、最小間隔Ｔ２ｍｉｎと最大間隔Ｔ２ｍａｘの範囲内であるかを判定される。

ここでは、第１の実施例と同様に、Ｔをシンボル周期として、Ｔ２ｍｉｎ＝１．５Ｔ＝２４サンプル、Ｔ２ｍａｘ＝２．５Ｔ＝４０サンプルに設定する。図３５において、同相ゼロクロス２間隔信号１６１２はすべて、２４サンプル以上、４０サンプル以下であるので、同相２間隔制御信号１２２はＨレベル（有効）で出力される。

したがって、同相ゼロクロス中央遅延信号３１１０は、ＣＩｂとＣＩｄとが有効化され、ＣＩａとＣＩｄとが無効化される。
このように、ゼロクロスの発生間隔が短くなる部分で発生する同相ゼロクロス中央信号２７１０を無効にし、長くなる部分を有効にする。また、入力信号が交番パターンであるので、ゼロクロス中央信号は、シンボル周期の整数倍で出力される。したがって、より正確に有効なアイを選別し、有効な位相誤差情報を得ることができる。

同様に、直交軸のゼロクロスについて述べる。
図３６は、位相ずれ＋２０度と雑音とを含んだ検波信号の直交軸成分に関するタイミングチャートを示す。

図３６において、直交ゼロクロス信号１１５がＨレベルになった時間位置を、ＺＱａ、ＺＱｂ、ＺＱｃ、ＺＱｄ、ＺＱｅ、ＺＱｆとして示す。ゼロクロス間隔検出部１０２で、直交ゼロクロス信号１１５がＨレベルになるサンプル間隔をカウントする。図３６おいて、ＺＱａとＺＱｂのサンプル間隔が１２サンプル、ＺＱｂとＺＱｃのサンプル間隔が２２サンプルであることを示す。ゼロクロス１間隔判定部１０１は、直交ゼロクロス間隔信号１１８が最小間隔８サンプルと最大間隔２４サンプルの範囲内にあるかを判定する。したがって、ゼロクロス１間隔判定部１０１において、直交ゼロクロス間隔信号１１８のすべてが有効になり、直交１間隔制御信号１２１がＨレベルで出力される。

さらに、直交ゼロクロス間隔信号１１８はゼロクロス２間隔判定部１０４にも入力される。ゼロクロス２間隔判定部１０４では、同相軸の場合と同様に、ゼロクロス間隔記憶部１６０１で、直交間隔タイミング信号１１９が出力されるたびに、直交ゼロクロス間隔１１８を記憶する。そして、直交ゼロクロス間隔信号１１８とゼロクロス間隔記憶部１６０１で記憶されている値とが加算され直交ゼロクロス２間隔信号１６１３が算出される。図３６において、Ｌ２Ｑａｃ＝１２＋２２＝３４、Ｌ２Ｑｂｄ＝２２＋１０＝３２、Ｌ２Ｑｃｅ＝１０＋２３＝３３となる。直交ゼロクロス２間隔信号１６１３は、２間隔判定部１６０５で、最小間隔２４サンプルと最大間隔４０サンプルの範囲内にあるかを判定される。

図３６において、直交ゼロクロス２間隔信号１６１３はすべて、２４サンプル以上、かつ、４０サンプル以下であるので、直交ゼロクロス２回分の間隔制御信号２７１３はＨレベル（有効）で出力される。したがって、直交ゼロクロス中央遅延信号３１１１は、すべて有効と判定され、直交有効ゼロクロス中央信号２７１３として出力される。

以上に示すように、図３４に示すようなマルチパス環境で弓形に変形した検波信号に対し、フレーム先頭のＰＲ部の交番パターンで，シンボル周期から外れた同相成分のゼロクロス信号を無効にし、シンボル周期で発生する直交成分のゼロクロス信号を有効することができるので、バースト先頭におけるシンボルクロックの位相引き込みを速くすることができる。なお、以上の説明では、位相ずれに関して＋２０度の場合を示したが、−２０度の場合は、同様に直交ゼロクロス中央信号２７１３を無効にし、シンボル周期で発生する同相ゼロクロス中央信号２７１０を有効にするので、同様の効果が得られる。

次に、クロック生成部１０７は、有効な位相誤差情報１２６、１２７をもとにクロックの位相を調整する。生成されたシンボルクロック１２８は、図２８に示す位相誤差補正回路４０２に入力され、正しい位相補正値が求められる。ＵＷ部を受信し終えたら、フレーム受信信号１２９がＨレベルになるので、ゼロクロス切替部２７０２はゼロクロス中央信号２７１０、２７１１からゼロクロス信号１１４、１１５に切り替えて、有効位相誤差情報１２６、１２７として出力する。

なお、受信装置２８は、位相誤差補正回路４０２を含むが、位相誤差補正回路２７がない場合、すなわち、検波部４０１からの検波信号４１１が、直接にクロック再生回路２７に接続されている場合でも、周波数ずれを含むフレーム信号に対し、交番パターンを用いてシンボルクロックを再生することができる。
上記各実施の形態は、本発明の最良の実施形態を示したものであり、本発明が上記実施の形態に限定解釈されないことは勿論である。以下に、本発明が適用できる範囲を列挙しながら説明する
（Ａ）実施の形態２では、変調方式としてπ／４シフトＤＱＰＳＫ−ＶＰ方式を用いているが、π／４シフトＤＱＰＳＫ方式においても、図１１に示す遷移ＡＢ123と遷移ＡＢ412の場合で、同様の効果を期待できる。遷移ＡＢ12の場合は、片方軸（図１１では、同相軸）で最大１間隔長Ｔ１ｍａｘを越えるので、その位相誤差情報のみを無効にする。

（Ｂ）本発明は、さらに、入力信号の中に、隣接するシンボルの位相が１８０度反転する交番パターンを含む場合に適応可能であるため、変調方式には依存せず、ＢＰＳＫ方式やＱＰＳＫ方式とπ／４シフトＱＰＳＫ、８相ＰＳＫ方式とπ／８シフト８相ＰＳＫ方式、さらに、８相ＰＳＫ−ＶＰ方式とπ／８シフト８相ＰＳＫ―ＶＰ方式などのＰＳＫディジタル変調方式に対して効果を発揮する。

以下に、π／８シフト８相ＰＳＫ方式に適用できる理由を説明する。
図３８は、π／８シフト８相ＰＳＫ方式における検波前信号の信号空間ダイアグラムである。

図３９は、π／８シフト８相ＰＳＫ方式の差動符号化規則の一例である。
図３８において、送信データ３ビットを組に１シンボルに割り当てられ、図３９に示す差動符号化規則に応じてシンボルが遷移する。例えば点Ａから、送信データに応じてＳ１からＳ８の信号点に遷移する。

図４０は、π／８シフト８相ＰＳＫ方式における遅延検波信号の信号空間ダイアグラムである。
図４１は、π／８シフト８相ＰＳＫ方式による検波前信号の交番パターン時の信号遷移である。

例えば、図４０に示すように、プリアンブルの交番パターンとして、ビット系列で[０
１１ １０１]を繰り返した系列を用いてＳ３とＳ７を選択する。このとき、信号点の遷
移は、図４１のように―３π／８と５π／８とを繰り返す。

図４２は、π／８シフト８相ＰＳＫ方式による検波前信号の交番パターン時の遷移の中間点を示す概略図である。
このとき、図４２に示す信号の遷移の中間点(Ｍan、Ｍｂn⊆ ｎ＝１，２，３，４)に着
目すると、
Ｍａ１： ｍａ・ｅｘｐ(π／１６)、 Ｍｂ１： ｍｂ・ｅｘｐ(３π／１６)
Ｍａ２： ｍａ・ｅｘｐ(５π／１６)
Ｍａ３： ｍａ・ｅｘｐ(９π／１６)、 Ｍｂ２： ｍｂ・ｅｘｐ(１１π／１６)
Ｍａ４： ｍａ・ｅｘｐ(１３π／１６)
と表される。よって、隣接する中間点(Ｍa１とＭｂ１、Ｍｂ１とＭa２、Ｍa３Ｍｂ２とＭｂ２、Ｍｂ２とＭa４)における遅延検波出力は、どの組み合わせにおいても、
［数２］
ｍａｍｂ・ｅｘｐ(π／８) （式２）
となる。これは、遅延検波信号の遷移が２つの信号点の中間において、必ずπ／８の位相方向に成分をもつことを示す。図４２においては遷移の一部を示したが、他の遷移も同様である。
図４３は、π／８シフト８相ＰＳＫ方式における交番パターン時の信号遷移である。
図４３に示すように、遷移の中間点において交番軸に対して垂直方向のπ／８の位相方向に成分をもち、交番軸に対して同じ方向を遷移することを意味する。このように、π／８シフト８相ＰＳＫ方式では、ビット系列が信号空間で交番パターンである場合、遅延検波の信号遷移が弓形になる。したがって、図４４に示すような位相ずれ＋６７.５度の場合
に１シンボル周期にゼロクロス点が複数回発生する。そこで、本発明に係るクロック再生回路において、波信号をゼロクロス信号とすれば、このように１シンボル周期にゼロクロス点が複数回発生するゼロクロス信号に対して効果的にゼロクロス信号の有効無効を判定するので、バースト先頭におけるシンボルクロックの位相引き込みを速くすることができる。なお、π／８シフト８相ＰＳＫ―ＶＰ方式の場合も、信号空間ダイアグラムは図３８に示すπ／８シフト８相ＰＳＫ方式と同じなので、同様の効果を発揮する。

（Ｃ）上記（Ｂ）で説明したように、本発明に係るクロック再生回路は、特に、隣接シンボルの信号点が所定位相シフトした２組の信号点を遷移するπ／４シフトＱＰＳＫやπ／８シフト８相ＰＳＫ方式などにおいて、交番パターン時の信号遷移が弓形になるために効果を発揮するが、位相シフトしない、ＢＰＳＫ方式（Ｂｉｎａｒｙ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ方式）、ＱＰＳＫ方式（Ｂｉｎａｒｙ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ方式）、８相ＰＳＫ方式などにも適用できる。
以下にこの点を説明する。
ＢＰＳＫ方式に適用できる理由
図４５は、ＢＰＳＫ方式の検波信号の信号空間ダイアグラムである。

図４６は、ＢＰＳＫ方式の符号化規則の一例である。
図４５に示すように、ＢＰＳＫ方式の検波信号は、図４６の符号化規則にしたがって２つの信号点を遷移する。

図４７は、ＢＰＳＫ方式の検波信号が雑音を含む場合の模式図である。
図４８は、ＢＰＳＫ方式の検波信号が雑音を含む場合の信号遷移の模式図である。
第４象限にある信号点Ａから第２象限または第３象限にある信号点Ｂに遷移する際、図４８に示すような遷移するが、遷移ＡＢ４１２３において、１シンボル周期にゼロクロス点が複数回発生する。そこで、本発明に係るクロック再生回路において、検波信号をゼロクロス信号とすれば、遷移ＡＢ４１２３のように１シンボル周期にゼロクロス点が複数回発生するゼロクロス信号に対して効果的に有効無効を判定するので、バースト先頭におけるシンボルクロックの位相引き込みを速くすることができる。
ＱＰＳＫ方式に適用できる理由
図４９は、ＱＰＳＫ方式における検波信号の信号空間ダイアグラムである。

図５０は、ＱＰＳＫ方式の符号化規則の一例である。
図４９に示すように、送信データ２ビットを組に１シンボルに割り当てられ、図５０に示す符号化規則に応じてシンボルが遷移する。例えば、図４９でプリアンブルの交番パターンとして、ビット系列で[０１ １０]を繰り返した系列を用いてＳ２とＳ４を選択する。図５１は、交番パターンのＱＰＳＫ信号が位相ずれ＋４５度を含む場合の検波信号の信号遷移である。
図５１に示すように、＋４５度の位相ずれが生じるとＩ軸上を遷移する。したがって、図４８で示した位相遷移と同様に、雑音を含むと１シンボル周期にゼロクロス点が複数回発生する。そこで、本発明に係るクロック再生回路において検波信号をゼロクロス信号とすれば、このように１シンボル周期にゼロクロス点が複数回発生するゼロクロス信号に対して効果的に有効無効を判定するので、バースト先頭におけるシンボルクロックの位相引き込みを速くすることができる。
８相ＰＳＫ方式に適用できる理由 図５２は、８相ＰＳＫ方式における検波信号の信号空間ダイアグラムである。

図５３は、８相ＰＳＫ方式の符号化規則の一例である。
図５２に示すように、送信データ３ビットを組に１シンボルに割り当てられ、図５３に示す符号化規則に応じてシンボルが遷移する。例えば、図５２で、プリアンブルの交番パターンとして、ビット系列で[０００ １１０]を繰り返した系列を用いてＳ１とＳ５を選択する。

図５４は、交番パターンの８相ＰＳＫ信号の検波信号の信号遷移である。
このとき、図５４に示すようにＩ軸上を遷移する。したがって、図４８で示した位相遷移と同様に、雑音を含むと１シンボル周期にゼロクロス点が複数回発生する。そこで、本発明に係るクロック再生回路検波信号をゼロクロス信号とすれば、このように１シンボル周期にゼロクロス点が複数回発生するゼロクロス信号に対して効果的に有効無効を判定するので、バースト先頭におけるシンボルクロックの位相引き込みを速くすることができる。

（Ｄ）実施の形態においては、ゼロクロス１回分の時間間隔とゼロクロス２回分の時間間隔がそれぞれ所定間隔から外れていたらその時のシンボルクロックを無視する取り扱いをしているが、ゼロクロス２回分の時間間隔だけを対象とし、その間隔が所定間隔から外れていたら、シンボルクロックを無視する形態での実施も、本発明は含む。その場合も、１シンボル周期にゼロクロス点が２回発生するゼロクロス信号に対して効果があるからである。

（Ｅ）実施の形態では、ゼロクロス１回分と２回分の時間間隔を対象として所定の時間間隔に入るか否か判断しているが、ゼロクロス２回分と３回分を対象とし、更には、ゼロクロスＭ回分とＮ回分（ただし、Ｎ、Ｍは２以上の正の整数で、Ｍ＜Ｎである。）を対象として、所定の時間間隔に入るか否かを判断しても良い。ゼロクロスの回数を多くすると、それだけ、無視されるゼロクロス数が増えることとなるが、反面、生成されるシンボルクロックの精度が高くなる。

（Ｆ）図１に示したクロック再生回路１の全体或いは主要部は、１つのＬＳＩチップの中に組み込むことが出来る。あるいは、クロック再生回路１を含む受信装置の全体或いは主要部は、１つのＬＳＩチップの中に組み込むことが出来る。

本発明に係るクロック再生回路および受信装置は、隣接するシンボルの位相が１８０度反転する交番パターンを含む信号に対して、位相引き込みが速くなるので、各種の有線通信システムや無線通信システムおいて使用することができる。また、２値ディジタルデータの極性が連続して変化するパターンに対しても同様の効果を期待できるので、記録媒体の記録情報を再生するディジタル信号再生装置などにおいても使用することができる。

本発明の第1の実施形態に係るクロック再生回路の構成を示すブロック図 一般的なフレーム構成を示す模式図 クロック再生回路におけるクロックの調整を模式的に示した図 一般的な受信装置の構成を示すブロック図 ２つの情報ビットに対する位相遷移量を示す表 π／４シフトＤＱＰＳＫ方式による検波信号の交番パターン時の遷移を示す模式図 π／４シフトＤＱＰＳＫ方式による検波前信号の交番パターン時の遷移を示す模式図 図７の信号遷移の中間点を示す模式図 位相ずれがない場合のゼロクロス信号のタイミングチャート 図６に示す検波信号に、＋４５度の位相ずれと雑音を加えた場合の信号遷移の模式図 図１０に示す検波信号が、同相軸と直交軸を交差する様子を示した模式図 遷移ＡＢ4123におけるゼロクロス信号と位相誤差を示す模式図 ゼロクロス検出部１３の詳細な構成を示すブロック図 ゼロクロス間隔検出部１０２の詳細な構成を示すブロック図 ゼロクロス1間隔判定部１０３の信号タイミングを示す模式図 ゼロクロス２間隔判定部１０４の詳細な構成を示すブロック図 同相ゼロクロス２間隔判定部１０４における信号の遷移を示すタイミングチャート ゼロクロス制御部１０５の詳細な構成を示すブロック図 ゼロクロス制御部１０５における信号の遷移を示す同相軸に関するタイミングチャート ゼロクロス切替部１０６の詳細な構成を示すブロック図 クロック生成部１０７の詳細な構成を示すブロック図 フレーム受信検出部１０８の詳細な構成を示すブロック図 フレーム受信信号１２９のタイミングチャートを示す模式図 位相ずれ＋４５度と雑音を含むπ／４シフトＤＱＰＳＫの検波信号の交番パターン時の遷移を示す模式図 位相ずれ＋４５度と雑音を含んだ検波信号の同相軸成分に関する信号のタイミングチャートの一部 位相ずれ＋４５度と雑音を含んだ検波信号の直交軸成分に関する信号のタイミングチャートの一部 本発明の第２の実施形態に係るクロック再生回路２７の構成を示すブロック図 クロック再生回路２７を含む受信装置２８の構成を示すブロック図 ゼロクロス中央検出部２７００の詳細な構成を示すブロック図 ゼロクロス中央検出部２７００における信号の変化を示すタイミングチャート ゼロクロス中央制御部２７０１の詳細な構成を示すブロック図 ゼロクロス中央制御部２７０１における同相成分に関する信号の変化を示すタイミングチャート ２波環境下のπ／４シフトＤＱＰＳＫ−ＶＰ方式の検波信号の交番パターン時の遷移を示す模式図 位相ずれ＋２０度と雑音を含む２波環境下のπ／４シフトＤＱＰＳＫ−ＶＰの検波信号の遷移を示す模式図 位相ずれ＋２０度と雑音を含んだ検波信号の同相軸成分に関する信号のタイミングチャートの一部 位相ずれ＋２０度と雑音を含んだ検波信号の直交軸成分に関するタイミングチャートの一部 特許文献１に記載されたクロック再生回路におけるエラー選択回路の構成を示すブロック図 π／８シフト８相ＰＳＫ方式における検波前信号の信号空間ダイアグラム π／８シフト８相ＰＳＫ方式の差動符号化規則 π／８シフト８相ＰＳＫ方式における遅延検波信号の信号空間ダイアグラム π／８シフト８相ＰＳＫ方式による検波前信号の交番パターン時の信号遷移 π／８シフト８相ＰＳＫ方式による検波前信号の交番パターン時の遷移の中間点の概略図 π／８シフト８相ＰＳＫ方式における交番パターン時の信号遷移 π／８シフト８相ＰＳＫ方式の信号が位相ズレを生じている場合における交番パターン受信時の信号遷移 ＢＰＳＫ方式の検波信号の信号空間ダイアグラム ＢＰＳＫ方式の符号化規則 ＢＰＳＫ方式の検波信号が雑音を含む場合の模式図 ＢＰＳＫ方式の検波信号が雑音を含む場合の信号遷移の模式図 ＱＰＳＫ方式における検波信号の信号空間ダイアグラム ＱＰＳＫ方式の符号化規則 交番パターンのＱＰＳＫ信号が位相ずれ＋４５度を含む場合の検波信号の信号遷移 ８相ＰＳＫ方式における検波信号の信号空間ダイアグラム ８相ＰＳＫ方式の符号化規則 交番パターンの８相ＰＳＫ信号の検波信号の信号遷移

符号の説明

１．．．本発明の第１の実施形態に係るクロック再生回路
２７．．．本発明の第２の実施形態に係るクロック再生回路
１０１．．．ゼロクロス検出部
１０２．．．ゼロクロス間隔検出部
１０３．．．ゼロクロス１間隔判定部
１０４．．．ゼロクロス２間隔判定部
１０５．．．ゼロクロス制御部
１０６．．．ゼロクロス切替部
１０７．．．クロック生成部
１０８．．．フレーム受信検出部
１１０．．．同相検波信号
１１１．．．直交検波信号
１１２．．．同相検波信号の符号
１１３．．．直交検波信号の符号
１１４．．．同相ゼロクロス信号
１１５．．．直交ゼロクロス信号
１１６．．．同相ゼロクロス間隔信号
１１７．．．同相間隔タイミング信号
１１８．．．直交ゼロクロス間隔信号
１１９．．．直交間隔タイミング信号
１２０．．．同相１間隔制御信号
１２１．．．直交１間隔制御信号
１２２．．．同相２間隔制御信号
１２３．．．直交２間隔制御信号
１２４．．．同相有効ゼロクロス信号
１２５．．．直交有効ゼロクロス信号
１２６．．．同相位相誤差情報
１２７．．．直交位相誤差情報
１２８．．．シンボルクロック

４．．．受信装置
４０１．．．検波部
４０２．．．位相誤差補正回路
４０３．．．データ判定部
４１０．．．受信信号
４１１．．．検波信号
４１２・・・検波信号（位相誤差補正回路通過後）
４１３．．．受信データ

２７１０．．．同相ゼロクロス中央信号
２７１１．．．直交ゼロクロス中央信号
２７０１．．．ゼロクロス中央制御部
２７１２．．．同相有効ゼロクロス中央信号
２７１３．．．直交有効ゼロクロス中央信号