JPH04165954A - ゼロクロス点検出による割込み処理方法 - Google Patents
ゼロクロス点検出による割込み処理方法Info
- Publication number
- JPH04165954A JPH04165954A JP28963990A JP28963990A JPH04165954A JP H04165954 A JPH04165954 A JP H04165954A JP 28963990 A JP28963990 A JP 28963990A JP 28963990 A JP28963990 A JP 28963990A JP H04165954 A JPH04165954 A JP H04165954A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- interrupt processing
- external interrupt
- counter
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 12
- 238000003672 processing method Methods 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 15
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 230000007704 transition Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ゼロクロス点を検出し、ゼロクロス点と同期
させて外部割込み処理を行わせるための方法に関する。
させて外部割込み処理を行わせるための方法に関する。
［背景技術］
例えば位相制御等においては、交流電源等の信号電圧の
ゼロクロス点を検出し、ゼロクロス点と同期させて外部
割込み処理によってトリガータイマーをスタートさせ、
トリガータイマーがカウントアツプした時にトリガー信
号を出力し、一定の位相で主回路をオンさせるように位
相制御している。
ゼロクロス点を検出し、ゼロクロス点と同期させて外部
割込み処理によってトリガータイマーをスタートさせ、
トリガータイマーがカウントアツプした時にトリガー信
号を出力し、一定の位相で主回路をオンさせるように位
相制御している。
第７図は、従来のゼロクロス点検出部の概略を示してお
り、全波整流器１、コンパレータ２、基準電圧発生器３
及びパルス発生回路４を有している。しかして、交流の
信号電圧は余波整流器１によって第８図（ａ）のような
全波整流電圧■に変換された後、コンパレータ２へ入力
される。コンパレータ２は、基準電圧発生器３から入力
されているしきい値電圧■。と全波整流電圧■とを比較
し、第８図（ｂ）に示すように、■≦Ｖｏの期間ゼロク
ロスパルス５を出力する。このゼロクロスパルス５はパ
ルス発生回路４へ入力され、パルス発生回路４ではゼロ
クロスパルス５の立ち下がりエツジと同期して割込み信
号を出力する。割込み信号を受けると、位相制御装置等
はそれまで実行していたメインルーチンへ割込みを行い
、第８図（Ｃ）に示すように一定時間（外部割込み時間
）ｔｐの間外部側込みルーチン６を実行する。
り、全波整流器１、コンパレータ２、基準電圧発生器３
及びパルス発生回路４を有している。しかして、交流の
信号電圧は余波整流器１によって第８図（ａ）のような
全波整流電圧■に変換された後、コンパレータ２へ入力
される。コンパレータ２は、基準電圧発生器３から入力
されているしきい値電圧■。と全波整流電圧■とを比較
し、第８図（ｂ）に示すように、■≦Ｖｏの期間ゼロク
ロスパルス５を出力する。このゼロクロスパルス５はパ
ルス発生回路４へ入力され、パルス発生回路４ではゼロ
クロスパルス５の立ち下がりエツジと同期して割込み信
号を出力する。割込み信号を受けると、位相制御装置等
はそれまで実行していたメインルーチンへ割込みを行い
、第８図（Ｃ）に示すように一定時間（外部割込み時間
）ｔｐの間外部側込みルーチン６を実行する。
［発明が解決しようとする課題］
しかしながら、外部から侵入したノイズや主回路のオン
時に発生したノイズや波形歪み等により第９図（ａ）の
ように余波整流電圧Ｖに比較的大きなノイズ７が乗るこ
とがあり、その場合第９図（ｂ）に示すように正常なゼ
ロクロスパルス５に混じってノイズ等による異常なゼロ
クロスパルス８が発生し、このゼロクロスパルス８の立
ち下がりエツジと同期して第９図（ｃ）に示すように誤
ったタイミングで外部割込みルーチン９が実行されてい
た。
時に発生したノイズや波形歪み等により第９図（ａ）の
ように余波整流電圧Ｖに比較的大きなノイズ７が乗るこ
とがあり、その場合第９図（ｂ）に示すように正常なゼ
ロクロスパルス５に混じってノイズ等による異常なゼロ
クロスパルス８が発生し、このゼロクロスパルス８の立
ち下がりエツジと同期して第９図（ｃ）に示すように誤
ったタイミングで外部割込みルーチン９が実行されてい
た。
このように、従来のゼロクロス点検出方法では、外来ノ
イズや電圧オン時に発生する電圧波形の歪み等によって
異常なゼロクロスパルス８が発生し、外部割込みルーチ
ン９が実行されるので、ノイズ等によって正常な外部割
込み処理を実行できなくなるという問題があった。
イズや電圧オン時に発生する電圧波形の歪み等によって
異常なゼロクロスパルス８が発生し、外部割込みルーチ
ン９が実行されるので、ノイズ等によって正常な外部割
込み処理を実行できなくなるという問題があった。
本発明は、斜上の従来例の欠点に鑑みてなされたもので
あり、その目的とするところは、ゼロクロス点の検出間
隔を監視することにより、ノイズ等による誤った割込み
処理が発生するのを防止することにある。
あり、その目的とするところは、ゼロクロス点の検出間
隔を監視することにより、ノイズ等による誤った割込み
処理が発生するのを防止することにある。
［課題を解決するための手段］
本発明のゼロクロス点検出による割込み処理方法は、ほ
ぼ一定の時間間隔で発生する信号電圧のゼロクロス点に
同期させて割込み処理を実行させるための方法であって
、信号電圧がしぎい値電圧以下の時に発生するゼロクロ
スパルスと同期させて外部割込み処理を実行させ、外部
割込み処理の開始からの経過時間を計測し、外部割込み
処理の開始からの経過時間がゼロクロス点間の時間間隔
を含む所定範囲内にある場合にのみ外部割込み処理を受
付は可能にしたことを特徴としている。
ぼ一定の時間間隔で発生する信号電圧のゼロクロス点に
同期させて割込み処理を実行させるための方法であって
、信号電圧がしぎい値電圧以下の時に発生するゼロクロ
スパルスと同期させて外部割込み処理を実行させ、外部
割込み処理の開始からの経過時間を計測し、外部割込み
処理の開始からの経過時間がゼロクロス点間の時間間隔
を含む所定範囲内にある場合にのみ外部割込み処理を受
付は可能にしたことを特徴としている。
［作用］
本発明にあっては、外部割込み処理の開始からの経過時
間が正常な時間範囲内にある場合には、ゼロクロス点に
よって発生したゼロクロスパルスであると判断して外部
割込み処理を実行させる。
間が正常な時間範囲内にある場合には、ゼロクロス点に
よって発生したゼロクロスパルスであると判断して外部
割込み処理を実行させる。
これに対し、外部割込み処理の開始からの経過時間が正
常な時間範囲内にない場合には、ノイズ等によって発生
した異常なゼロクロスパルスであると判断し、外部割込
み処理を実行しない。
常な時間範囲内にない場合には、ノイズ等によって発生
した異常なゼロクロスパルスであると判断し、外部割込
み処理を実行しない。
これにより、ノイズや信号電圧の歪み等のために誤った
タイミングで外部割込み処理が実行されるのを防止する
ことができる。
タイミングで外部割込み処理が実行されるのを防止する
ことができる。
［実施例］
以下、本発明の実施例を添付図に基づいて詳述する。
第２図に本発明の一実施例の概略構成を示す。
本実施例では、信号電圧Ｖとしきい値電圧■。とを比較
するコンパレータ２とパルス発生回路４との間にノイズ
除去部１０が挿入されている。このノイズ除去部１０は
カウンター１１を有している。
するコンパレータ２とパルス発生回路４との間にノイズ
除去部１０が挿入されている。このノイズ除去部１０は
カウンター１１を有している。
このカウンター１１は外部割込み処理の開始（本実施例
では、ゼロクロスパルス５の立ち下がり時）と同時にク
リアされ、その後メインルーチンの処理毎にインクリメ
ントされ、外部割込み処理開始からの経過時間ｔを計測
している。ノイズ除去部１０は、ゼロクロスパルス５，
８の立ち下がり時に、カウンター１１から経過時間ｔを
読み取り、経過時間ｔが所定範囲内ｔ−≦ｔ≦ｔ＋に収
まっている場合には、正常なゼロクロスパルス５である
と判断してカウンター１１をクリアしてパルス発生回路
４へ信号を出力する。一方、経過時間ｔが所定範囲内ｔ
−≦ｔ≦ｔ＋に収まっていない場合には、ノイズ等によ
る異常なゼロクロスパルス８であると判断してカウンタ
ー１１のインクリメントを継続してパルス発生回路４へ
も信号を出力しない。ここで、七−及びｔ＋は、例えば
余波整流電圧■の周期をＴ、ゼロクロス点の負及び正側
への通常の最大誤差を八−及び△やとし、 ｔ −＝ Ｔ−八− ｔ＋＝Ｔ十△や によって定められたものである。従って、先の外部割込
み処理の開始からゼロクロスパルス５，８の立ち下がり
までの時間ｔが、を−≦ｔ≦ｔ＋の範囲内にある場合に
のみ、ノイズ等によらない正常なゼロクロスパルス５で
あると判断できるのである。
では、ゼロクロスパルス５の立ち下がり時）と同時にク
リアされ、その後メインルーチンの処理毎にインクリメ
ントされ、外部割込み処理開始からの経過時間ｔを計測
している。ノイズ除去部１０は、ゼロクロスパルス５，
８の立ち下がり時に、カウンター１１から経過時間ｔを
読み取り、経過時間ｔが所定範囲内ｔ−≦ｔ≦ｔ＋に収
まっている場合には、正常なゼロクロスパルス５である
と判断してカウンター１１をクリアしてパルス発生回路
４へ信号を出力する。一方、経過時間ｔが所定範囲内ｔ
−≦ｔ≦ｔ＋に収まっていない場合には、ノイズ等によ
る異常なゼロクロスパルス８であると判断してカウンタ
ー１１のインクリメントを継続してパルス発生回路４へ
も信号を出力しない。ここで、七−及びｔ＋は、例えば
余波整流電圧■の周期をＴ、ゼロクロス点の負及び正側
への通常の最大誤差を八−及び△やとし、 ｔ −＝ Ｔ−八− ｔ＋＝Ｔ十△や によって定められたものである。従って、先の外部割込
み処理の開始からゼロクロスパルス５，８の立ち下がり
までの時間ｔが、を−≦ｔ≦ｔ＋の範囲内にある場合に
のみ、ノイズ等によらない正常なゼロクロスパルス５で
あると判断できるのである。
第３図（ａ） （ｂ）は上記実施例の動作を示すフロー
チャートであって、第３図（ａ）はメインルーチンの処
理フローチャート、第３図（ｂ）は外部割込み処理ルー
チンのフローチャートである。メインルーチンの処理フ
ローでは、メインルーチン処理（Ｓ ２２）とカウンタ
ー１１のインクリメント（８２１）とが交互に実行され
ている。外部割込みルーチンのメインルーチンへの外部
割込みは、ゼロクロスパルス５，８の立ち下がりによっ
て発生し、外部割込みルーチンが実行されると、ノイズ
除去部１０によって先の外部割込み処理開始からの経過
時間ｔが ｔ−≦ｔ≦ｔ＋ ・・・・・・■であるか
否か調べられ（Ｓ２３）、上記■の範囲内であればカウ
ンター１１をクリア（Ｓ２４）した後、外部割込み処理
を実行しく５２５）、外部割込み処理が終了すればメイ
ンルーチンへ戻る。
チャートであって、第３図（ａ）はメインルーチンの処
理フローチャート、第３図（ｂ）は外部割込み処理ルー
チンのフローチャートである。メインルーチンの処理フ
ローでは、メインルーチン処理（Ｓ ２２）とカウンタ
ー１１のインクリメント（８２１）とが交互に実行され
ている。外部割込みルーチンのメインルーチンへの外部
割込みは、ゼロクロスパルス５，８の立ち下がりによっ
て発生し、外部割込みルーチンが実行されると、ノイズ
除去部１０によって先の外部割込み処理開始からの経過
時間ｔが ｔ−≦ｔ≦ｔ＋ ・・・・・・■であるか
否か調べられ（Ｓ２３）、上記■の範囲内であればカウ
ンター１１をクリア（Ｓ２４）した後、外部割込み処理
を実行しく５２５）、外部割込み処理が終了すればメイ
ンルーチンへ戻る。
これに対し、上記■の範囲内になければ、カウンター１
１のクリアや外部割込み処理を行うことなくメインルー
チンへ戻り、カウンター１１のインクリメントを継続す
る。
１のクリアや外部割込み処理を行うことなくメインルー
チンへ戻り、カウンター１１のインクリメントを継続す
る。
つぎに、第１図（ａ） （ｂ）によって具体的に説明す
る。第１図（ａ）はゼロクロスパルスであって、５は正
常なゼロクロスパルスを示し、８はノイズ等による異常
なゼロクロスパルスを示している。また、第１図（ｂ）
はメインルーチンと外部割込みルーチン６を示しており
、外部割込みルーチン６ばゼロクロスパルス５の立ち下
がりエツジと同期して実行される。いま、正常なゼロク
ロスパルス５によって実行された外部割込みルーチン６
が終了しており、カウンター１１によって当該外部割込
みルーチン６の実行開始からの経過時間ｔが計測されて
いるとしよう。時間ｔ” ｔ ｌ経過した時、ノイズ等
によって異常なゼロクロスパルス８が発生したとすると
、第３図（ｂ）の外部割込み処理のフローが実行される
が、これは正常なゼロクロス点間隔から外れているため
に１．＜１−であり、ステップ２３においてＮＯとなる
ためステップ２５の外部割込み処理は実行されず直ちに
メインルーチンへ戻り、カウンター１１も継続して時間
ｔを計測する。したがって、従来誤ったタイミングで発
生していた第１図（ｂ）の外部割込みルーチン９が実行
されなくなる。
る。第１図（ａ）はゼロクロスパルスであって、５は正
常なゼロクロスパルスを示し、８はノイズ等による異常
なゼロクロスパルスを示している。また、第１図（ｂ）
はメインルーチンと外部割込みルーチン６を示しており
、外部割込みルーチン６ばゼロクロスパルス５の立ち下
がりエツジと同期して実行される。いま、正常なゼロク
ロスパルス５によって実行された外部割込みルーチン６
が終了しており、カウンター１１によって当該外部割込
みルーチン６の実行開始からの経過時間ｔが計測されて
いるとしよう。時間ｔ” ｔ ｌ経過した時、ノイズ等
によって異常なゼロクロスパルス８が発生したとすると
、第３図（ｂ）の外部割込み処理のフローが実行される
が、これは正常なゼロクロス点間隔から外れているため
に１．＜１−であり、ステップ２３においてＮＯとなる
ためステップ２５の外部割込み処理は実行されず直ちに
メインルーチンへ戻り、カウンター１１も継続して時間
ｔを計測する。したがって、従来誤ったタイミングで発
生していた第１図（ｂ）の外部割込みルーチン９が実行
されなくなる。
ついで、時間１＝１２経過した時に正常なゼロクロスパ
ルス５が発生したとすると、第３図（ｂ）の外部割込み
処理のフローが実行され、正常なゼロクロスパルス５な
のでｔ−≦ｔ２≦ｔ＋であり、カウンター１１のクリア
後、時間先〇の間外部側込みルーチン６が実行される。
ルス５が発生したとすると、第３図（ｂ）の外部割込み
処理のフローが実行され、正常なゼロクロスパルス５な
のでｔ−≦ｔ２≦ｔ＋であり、カウンター１１のクリア
後、時間先〇の間外部側込みルーチン６が実行される。
したがって、第３図のフローチャートに従えばノイズ等
による誤った外部割込みを阻止し、正常な外部割込みだ
けを実行させることができるのである。
による誤った外部割込みを阻止し、正常な外部割込みだ
けを実行させることができるのである。
なお、上記実施例において、を−≦ｔ≦ｔ＋であっても
、−旦外部割込み処理を受付けた後は他の外部割込み処
理を受付けないようにしてもよい。
、−旦外部割込み処理を受付けた後は他の外部割込み処
理を受付けないようにしてもよい。
第４図（ａ） （ｂ）に示すものは、ゼロクロスパルス
５の立ち上がりエツジと同期して外部割込みルーチンθ
が実行される場合の説明図であり、この場合も第１図〜
第３図の説明と同様にして異常なゼロクロスパルス８に
よる外部割込みルーチン９の実行が回避される。
５の立ち上がりエツジと同期して外部割込みルーチンθ
が実行される場合の説明図であり、この場合も第１図〜
第３図の説明と同様にして異常なゼロクロスパルス８に
よる外部割込みルーチン９の実行が回避される。
第５図は本発明のさらに別な実施例であって、第５図（
ａ）はゼロクロスパルス５，８を示し、第５図（ｂ）は
内部割込み用のカウンター１１を示し、第５図（ｃ）は
外部割込みによって動作するトリガータイマー１２を示
している。この実施例では、ゼロクロスパルスの立ち下
がりエツジによって外部割込み処理が実行されるが、正
常なゼロクロスパルス５によって外部割込みが受は付け
られた後は他の外部割込みは受は付けられない。また、
外部割込みの実行によフてカウンター１１及びトリガー
タイマー１２がスタートさせられる。一方、カウンター
１１がカウントアツプすると内部割込み処理が実行され
、外部割込み処理が受は付けられる。したがって、第５
図（ｂ）の内部割込み用のカウンター１１がカウントア
ツプしてから正常なゼロクロスパルスの立ち下がりまで
の間だけ外部割込みが受は付けられ、異常なゼロクロス
パルス８によっては外部割込みが受は付けられない。こ
れに対し、正常なゼロクロスパルス５によっては外部割
込みが受は付けられ、外部割込み処理が実行されるとト
リガータイマー１２がスタートさせられ、トリガータイ
マー１２がカウントアツプすると例えば電力制御回路の
主回路がオンされ、電力の位相制御が行われる。
ａ）はゼロクロスパルス５，８を示し、第５図（ｂ）は
内部割込み用のカウンター１１を示し、第５図（ｃ）は
外部割込みによって動作するトリガータイマー１２を示
している。この実施例では、ゼロクロスパルスの立ち下
がりエツジによって外部割込み処理が実行されるが、正
常なゼロクロスパルス５によって外部割込みが受は付け
られた後は他の外部割込みは受は付けられない。また、
外部割込みの実行によフてカウンター１１及びトリガー
タイマー１２がスタートさせられる。一方、カウンター
１１がカウントアツプすると内部割込み処理が実行され
、外部割込み処理が受は付けられる。したがって、第５
図（ｂ）の内部割込み用のカウンター１１がカウントア
ツプしてから正常なゼロクロスパルスの立ち下がりまで
の間だけ外部割込みが受は付けられ、異常なゼロクロス
パルス８によっては外部割込みが受は付けられない。こ
れに対し、正常なゼロクロスパルス５によっては外部割
込みが受は付けられ、外部割込み処理が実行されるとト
リガータイマー１２がスタートさせられ、トリガータイ
マー１２がカウントアツプすると例えば電力制御回路の
主回路がオンされ、電力の位相制御が行われる。
また、カウンター１１がスタートしてからカウントアツ
プするまでの時間ｔｃはゼロクロス点の周期Ｔよりも若
干短く設定されているが、ゼロクロス点の変動等によっ
てカウントアツプ時点とゼロクロス点とのずれが正方向
もしくは負方向へ次第に大きくなってくることがある。
プするまでの時間ｔｃはゼロクロス点の周期Ｔよりも若
干短く設定されているが、ゼロクロス点の変動等によっ
てカウントアツプ時点とゼロクロス点とのずれが正方向
もしくは負方向へ次第に大きくなってくることがある。
その場合には、ノイズ等による異常なゼロクロスパルス
８による外部割込みを受付けたり、正常なゼロクロスパ
ルス５による外部割込みが受は付けられなくなったりす
る恐れがある。このためカウンター１１のスタートから
カウントアツプまでの時間１ｃの値は、毎回もしくは適
当な間隔で補正されている。
８による外部割込みを受付けたり、正常なゼロクロスパ
ルス５による外部割込みが受は付けられなくなったりす
る恐れがある。このためカウンター１１のスタートから
カウントアツプまでの時間１ｃの値は、毎回もしくは適
当な間隔で補正されている。
第６図（ａ） （ｂ）には、上記動作を実行させるため
の外部割込み処理と内部割込み処理のフローチャートを
示している。まず、外部割込みの処理ルーチンは、ゼロ
クロスパルス５がマイクロコンピュータの外部割込みボ
ートに入力されると、その立ち下がりエツジに同期して
実行が開始される。外部割込み処理が実行されると、第
６図（ａ）に示すように、まず外部割込みを禁止して他
の外部割込み処理を受は付けなくなる（８３１）。すな
わち、異常なゼロクロスパルス８ば受は付けられなくな
る。カウンター１１のカウントアツプ時とゼロクロス点
（ゼロクロスパルス５の立ち下がり時）とのずれが一定
値を超えたか否か調べられ（８３２）゛ 、ずれが一定
値を超えた場合にはずれが小さくなるようにカウンター
１１の時間１．の設定値を補正（８３３）した後、カウ
ンター１１をクリアしく５３４）、カウンター１１をス
タートさせる（Ｓ ３５）。カウンターのカウントアツ
プ時とゼロクロス点のずれが一定値以下であれば、カウ
ンター１１の補正を行うことなく、カウンター１１をク
リアしく５３４）、カウンター１１をスタートさせる（
Ｓ ３５）。次いで、トリガータイマー１２をスタート
させ（Ｓ３ｆ３）、メインルーチンへ戻る。一方、カウ
ンター１１がスタートした後、時間ｔ０が経過してカウ
ントアツプすると内部割込みが実行され、第８図（ｂ）
に示すように外部割込みの禁止が解除され（Ｓ３６）、
外部割込みを受は付けるようにしてメインルーチンへ戻
る。したがって、外部割込みが受は付は可能となり、正
常なゼロクロスパルス５によって外部割込みが実行され
る。
の外部割込み処理と内部割込み処理のフローチャートを
示している。まず、外部割込みの処理ルーチンは、ゼロ
クロスパルス５がマイクロコンピュータの外部割込みボ
ートに入力されると、その立ち下がりエツジに同期して
実行が開始される。外部割込み処理が実行されると、第
６図（ａ）に示すように、まず外部割込みを禁止して他
の外部割込み処理を受は付けなくなる（８３１）。すな
わち、異常なゼロクロスパルス８ば受は付けられなくな
る。カウンター１１のカウントアツプ時とゼロクロス点
（ゼロクロスパルス５の立ち下がり時）とのずれが一定
値を超えたか否か調べられ（８３２）゛ 、ずれが一定
値を超えた場合にはずれが小さくなるようにカウンター
１１の時間１．の設定値を補正（８３３）した後、カウ
ンター１１をクリアしく５３４）、カウンター１１をス
タートさせる（Ｓ ３５）。カウンターのカウントアツ
プ時とゼロクロス点のずれが一定値以下であれば、カウ
ンター１１の補正を行うことなく、カウンター１１をク
リアしく５３４）、カウンター１１をスタートさせる（
Ｓ ３５）。次いで、トリガータイマー１２をスタート
させ（Ｓ３ｆ３）、メインルーチンへ戻る。一方、カウ
ンター１１がスタートした後、時間ｔ０が経過してカウ
ントアツプすると内部割込みが実行され、第８図（ｂ）
に示すように外部割込みの禁止が解除され（Ｓ３６）、
外部割込みを受は付けるようにしてメインルーチンへ戻
る。したがって、外部割込みが受は付は可能となり、正
常なゼロクロスパルス５によって外部割込みが実行され
る。
［発明の効果］
本発明によれば、ノイズや信号電圧の歪み等のために異
常なゼロクロスパルスが出力されても、異常なゼロクロ
スパルスを正常なゼロクロスパルスと区別することがで
き、異常なゼロクロスパルスの場合には、割込み処理が
行われないようにすることかできる。
常なゼロクロスパルスが出力されても、異常なゼロクロ
スパルスを正常なゼロクロスパルスと区別することがで
き、異常なゼロクロスパルスの場合には、割込み処理が
行われないようにすることかできる。
したがって、ノイズ等による誤ったタイミングで外部割
込み処理が実行されるのを防止できる。
込み処理が実行されるのを防止できる。
第１図は本発明の一実施例におけるゼロクロスパルス及
び割込み処理のタイミングを示す図、第２図は同上実施
例の概略図、第３図（ａ） （ｂ）は同上の実施例にお
けるメインルーチン及び割込み処理ルーチンを示すフロ
ーチャート、第４図は本発明の別な実施例におけるゼロ
クロスパルス及び割込み処理のタイミングを示す図、第
５図は本発明のさらに別な実施例におけるゼロクロスパ
ルス、外部及び内部割込み処理のタイミングを示す図、
第６図（ａ） （ｂ）はそれぞれ同上の実施例における
外部割込み処理ルーチン及び内部割込み処理ルーチンを
示すフローチャート、第７図は従来例の概略図、第８図
は従来例における正常なゼロクロスポイント検出時の余
波整流電圧、ゼロクロスパルス及び割込み処理のタイミ
ングを示す図、第９図は従来例におけるノイズ発生時の
余波整流電圧、ゼロクロスパルス及び割込み処理のタイ
ミングを示す図である。 ５・・正常なゼロクロスパルス ６・・・正常な外部割込みルーチン ８・・異常なゼロクロスパルス ９・・・異常な外部割込みルーチン 特許出願人 株式会社 ノーリツ 代理人 弁理士 中 野 雅 房 八 八 Ｑ ｆ） ＾ ＾０
．０ 第６ （ｂ）
び割込み処理のタイミングを示す図、第２図は同上実施
例の概略図、第３図（ａ） （ｂ）は同上の実施例にお
けるメインルーチン及び割込み処理ルーチンを示すフロ
ーチャート、第４図は本発明の別な実施例におけるゼロ
クロスパルス及び割込み処理のタイミングを示す図、第
５図は本発明のさらに別な実施例におけるゼロクロスパ
ルス、外部及び内部割込み処理のタイミングを示す図、
第６図（ａ） （ｂ）はそれぞれ同上の実施例における
外部割込み処理ルーチン及び内部割込み処理ルーチンを
示すフローチャート、第７図は従来例の概略図、第８図
は従来例における正常なゼロクロスポイント検出時の余
波整流電圧、ゼロクロスパルス及び割込み処理のタイミ
ングを示す図、第９図は従来例におけるノイズ発生時の
余波整流電圧、ゼロクロスパルス及び割込み処理のタイ
ミングを示す図である。 ５・・正常なゼロクロスパルス ６・・・正常な外部割込みルーチン ８・・異常なゼロクロスパルス ９・・・異常な外部割込みルーチン 特許出願人 株式会社 ノーリツ 代理人 弁理士 中 野 雅 房 八 八 Ｑ ｆ） ＾ ＾０
．０ 第６ （ｂ）
Claims (1)
- （１）ほぼ一定の時間間隔で発生する信号電圧のゼロク
ロス点に同期させて割込み処理を実行させるための方法
であって、 信号電圧がしきい値電圧以下の時に発生するゼロクロス
パルスと同期させて外部割込み処理を実行させ、外部割
込み処理の開始からの経過時間を計測し、外部割込み処
理の開始からの経過時間がゼロクロス点間の時間間隔を
含む所定範囲内にある場合にのみ割込み処理を受付け可
能にしたゼロクロス点検出による割込み処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28963990A JPH04165954A (ja) | 1990-10-25 | 1990-10-25 | ゼロクロス点検出による割込み処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28963990A JPH04165954A (ja) | 1990-10-25 | 1990-10-25 | ゼロクロス点検出による割込み処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04165954A true JPH04165954A (ja) | 1992-06-11 |
Family
ID=17745844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28963990A Pending JPH04165954A (ja) | 1990-10-25 | 1990-10-25 | ゼロクロス点検出による割込み処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04165954A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005091542A1 (en) * | 2004-03-18 | 2005-09-29 | Matsushita Electric Industrial Co., Ltd. | Clock recovery circuit and receiver using the circuit |
| JP2008253102A (ja) * | 2007-03-30 | 2008-10-16 | Daikin Ind Ltd | 電源供給回路 |
| JP2012523758A (ja) * | 2009-04-08 | 2012-10-04 | ローズマウント インコーポレイテッド | 回線ノイズを検知・解析し、計測誤差を減少させる方法 |
| US8452202B2 (en) | 2008-02-26 | 2013-05-28 | Kyocera Mita Corporation | Heating device and image forming apparatus with fixing device switched on/off in response to a zero-cross point of an AC voltage output from an AC power source |
| JP2016151658A (ja) * | 2015-02-17 | 2016-08-22 | キヤノン株式会社 | 交流の実効値を検知する検知装置、定着装置および画像形成装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148663A (ja) * | 1982-02-27 | 1983-09-03 | Shinko Electric Co Ltd | 電源同期信号発生回路 |
-
1990
- 1990-10-25 JP JP28963990A patent/JPH04165954A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148663A (ja) * | 1982-02-27 | 1983-09-03 | Shinko Electric Co Ltd | 電源同期信号発生回路 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005091542A1 (en) * | 2004-03-18 | 2005-09-29 | Matsushita Electric Industrial Co., Ltd. | Clock recovery circuit and receiver using the circuit |
| US7724856B2 (en) | 2004-03-18 | 2010-05-25 | Panasonic Corporation | Clock recovery circuit and receiver using the circuit |
| JP2008253102A (ja) * | 2007-03-30 | 2008-10-16 | Daikin Ind Ltd | 電源供給回路 |
| WO2008129798A1 (ja) * | 2007-03-30 | 2008-10-30 | Daikin Industries, Ltd. | 電源供給回路 |
| AU2008242032B2 (en) * | 2007-03-30 | 2011-03-31 | Daikin Industries, Ltd. | Electric Power supply circuit |
| US8270187B2 (en) | 2007-03-30 | 2012-09-18 | Daikin Industries, Ltd. | Electric power supply circuit with PAM waveform correction |
| US8452202B2 (en) | 2008-02-26 | 2013-05-28 | Kyocera Mita Corporation | Heating device and image forming apparatus with fixing device switched on/off in response to a zero-cross point of an AC voltage output from an AC power source |
| JP2012523758A (ja) * | 2009-04-08 | 2012-10-04 | ローズマウント インコーポレイテッド | 回線ノイズを検知・解析し、計測誤差を減少させる方法 |
| JP2016151658A (ja) * | 2015-02-17 | 2016-08-22 | キヤノン株式会社 | 交流の実効値を検知する検知装置、定着装置および画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0528063A (ja) | マイクロコンピユータ | |
| JPH04165954A (ja) | ゼロクロス点検出による割込み処理方法 | |
| EP1936392A1 (en) | Automatic frequency monitoring circuit, electronic device, automatic frequency monitoring method and automatic frequency monitoring program | |
| JPH08210874A (ja) | レゾルバの断線検出方法及び装置 | |
| JPH0475397B2 (ja) | ||
| JP2001280192A (ja) | エンジン制御装置 | |
| JPH11271366A (ja) | 電圧低下検出装置 | |
| JP2020150738A (ja) | 駆動制御装置及び駆動制御方法 | |
| JP2964097B2 (ja) | 交流信号同期装置 | |
| JP3700698B2 (ja) | 連続波判定装置 | |
| JPH0746100A (ja) | パルスデューティ検出回路 | |
| JP3539336B2 (ja) | エンジン制御装置 | |
| JPH09114541A (ja) | 割り込み発生時刻確認回路、処理装置 | |
| JPH08308215A (ja) | ゼロクロス点検出装置及び電力制御装置 | |
| JPS62115510A (ja) | スイツチング半導体素子の制御回路 | |
| JPH0467216B2 (ja) | ||
| CN115833555A (zh) | 一种用于三相全控整流的过零点纠错方法 | |
| JP2001016868A (ja) | 系統連系インバータ | |
| JPH0383409A (ja) | パルス信号認識回路 | |
| JPH0486570A (ja) | 交流信号のピーク点の検出方法 | |
| JPH0342413B2 (ja) | ||
| JPH0812656B2 (ja) | マイクロコンピュータの動作異常検出方法 | |
| KR0165012B1 (ko) | Dsp프로세서의 인터럽트 오류 방지방법 및 인터럽트 오류방지장치 | |
| JPH04364690A (ja) | 着信信号検出方法及び着信信号検出装置 | |
| JPH06222961A (ja) | ウォッチドッグタイマ |