JPH0746100A - パルスデューティ検出回路 - Google Patents
パルスデューティ検出回路Info
- Publication number
- JPH0746100A JPH0746100A JP18569593A JP18569593A JPH0746100A JP H0746100 A JPH0746100 A JP H0746100A JP 18569593 A JP18569593 A JP 18569593A JP 18569593 A JP18569593 A JP 18569593A JP H0746100 A JPH0746100 A JP H0746100A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- duty
- period
- input signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高周波ノイズの影響が少なく、高精度なパル
スデューティを検出する。 【構成】 入力信号パルスがHighレベルである期間と L
owレベルである期間の比率をパルスデューティとして検
出する回路において、入力信号パルス中の高周波ノイズ
を除去し正確な周期を知るためのフィルター回路８と、
入力信号パルスがHighレベルである期間と Lowレベルで
ある期間を検出するのに用いられるクロックを発生する
クロック発生回路２と、クロックをカウントするカウン
タ回路３と、そのカウント結果よりパルスデューティを
判定するデューティ判定回路４と、フィルタ回路で得ら
れた正確な周期を用いて前記カウンタ回路でのカウント
を制御するコントロール回路６とを備える。
スデューティを検出する。 【構成】 入力信号パルスがHighレベルである期間と L
owレベルである期間の比率をパルスデューティとして検
出する回路において、入力信号パルス中の高周波ノイズ
を除去し正確な周期を知るためのフィルター回路８と、
入力信号パルスがHighレベルである期間と Lowレベルで
ある期間を検出するのに用いられるクロックを発生する
クロック発生回路２と、クロックをカウントするカウン
タ回路３と、そのカウント結果よりパルスデューティを
判定するデューティ判定回路４と、フィルタ回路で得ら
れた正確な周期を用いて前記カウンタ回路でのカウント
を制御するコントロール回路６とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、パルスデューティ検出
回路に関するものであり、特に、高周波治療器から出力
される高周波磁界の包絡線のパルスデューティを検出す
る用途に用いられるものに関するものである。
回路に関するものであり、特に、高周波治療器から出力
される高周波磁界の包絡線のパルスデューティを検出す
る用途に用いられるものに関するものである。
【０００２】
【従来の技術】従来、高周波を人体に照射することによ
り、血行促進、疲労回復を促す高周波磁気治療器が実用
化されている。図５は高周波磁気治療器の本体から送信
される高周波磁界を示している。この高周波磁界の周波
数は約９メガヘルツで、周期 T=1600(μS)の間隔で断続
されている。高周波磁気治療器の本体には、電池の残量
によって高周波磁界のデューティ(t/T) が変化する機能
が備わっている。高周波磁界の持続時間t(μS)は、電池
の残量に応じて３段階に変化するようになっており、電
池の残量が100%,70%,50%の時、高周波磁界の持続時間t
(μS)は、それぞれ325 ,400,475 (μS)となる。この種
の高周波磁気治療器の充電器において、高周波磁界の包
絡パルスデューティを検知して治療器本体の電池の残量
を３段階で認識する機能が設けられている。この検出回
路の従来例を図６に示す。この回路は周期的な矩形波の
デューティを検出する機能を備えている。１は電磁波等
の信号を受信し、入力信号パルスを得る受信回路、２は
入力信号パルスがHighレベルである期間と、 Lowレベル
である期間を検出するのに用いられるクロックを発生す
るクロック発生回路、３はそのクロックをカウントする
カウンタ回路、４はカウンタ回路３でカウントされた結
果を処理し、パルスデューティを判定するデューティ判
定回路、５はデューティ判定回路４の判定結果を出力す
る表示回路、６は受信回路１で得られた入力信号パルス
より１周期を検出し、その期間、カウンタ回路３にクロ
ックをカウントさせるコントロール回路、７は表示回路
を制御する表示コントロール回路であり、数周期間同じ
カウントを行い、その結果が全て同じであれば結果を出
力するようにしてノイズによる誤動作対策を行ってい
る。
り、血行促進、疲労回復を促す高周波磁気治療器が実用
化されている。図５は高周波磁気治療器の本体から送信
される高周波磁界を示している。この高周波磁界の周波
数は約９メガヘルツで、周期 T=1600(μS)の間隔で断続
されている。高周波磁気治療器の本体には、電池の残量
によって高周波磁界のデューティ(t/T) が変化する機能
が備わっている。高周波磁界の持続時間t(μS)は、電池
の残量に応じて３段階に変化するようになっており、電
池の残量が100%,70%,50%の時、高周波磁界の持続時間t
(μS)は、それぞれ325 ,400,475 (μS)となる。この種
の高周波磁気治療器の充電器において、高周波磁界の包
絡パルスデューティを検知して治療器本体の電池の残量
を３段階で認識する機能が設けられている。この検出回
路の従来例を図６に示す。この回路は周期的な矩形波の
デューティを検出する機能を備えている。１は電磁波等
の信号を受信し、入力信号パルスを得る受信回路、２は
入力信号パルスがHighレベルである期間と、 Lowレベル
である期間を検出するのに用いられるクロックを発生す
るクロック発生回路、３はそのクロックをカウントする
カウンタ回路、４はカウンタ回路３でカウントされた結
果を処理し、パルスデューティを判定するデューティ判
定回路、５はデューティ判定回路４の判定結果を出力す
る表示回路、６は受信回路１で得られた入力信号パルス
より１周期を検出し、その期間、カウンタ回路３にクロ
ックをカウントさせるコントロール回路、７は表示回路
を制御する表示コントロール回路であり、数周期間同じ
カウントを行い、その結果が全て同じであれば結果を出
力するようにしてノイズによる誤動作対策を行ってい
る。
【０００３】
【発明が解決しようとする課題】従来の構成では、頻度
の少ないノイズに対しては有効であるが、高周波ノイズ
の部分で周期を誤認してしまうので、高周波ノイズが増
えると全く異なる結果を出力してしまうという欠点があ
った。
の少ないノイズに対しては有効であるが、高周波ノイズ
の部分で周期を誤認してしまうので、高周波ノイズが増
えると全く異なる結果を出力してしまうという欠点があ
った。
【０００４】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、パルスデューティ検出回
路において、高周波ノイズの影響が少なく、高精度なパ
ルスデューティを検出することができるパルスデューテ
ィ検出回路を提供することにある。
で、その目的とするところは、パルスデューティ検出回
路において、高周波ノイズの影響が少なく、高精度なパ
ルスデューティを検出することができるパルスデューテ
ィ検出回路を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載のパルスデューティ検出回路は、入力
信号パルスがHighレベルである期間と Lowレベルである
期間の比率をパルスデューティとして検出する回路にお
いて、入力信号パルス中の高周波ノイズを除去し正確な
周期を知るためのフィルター回路と、前記入力信号パル
スがHighレベルである期間と Lowレベルである期間を検
出するのに用いられるクロックを発生するクロック発生
回路と、前記クロックをカウントするカウンタ回路と、
そのカウント結果より前記パルスデューティを判定する
デューティ判定回路と、前記フィルタ回路で得られた正
確な周期を用いて前記カウンタ回路でのカウントを制御
するコントロール回路とを備えたことを特徴とするもの
である。
め、請求項１記載のパルスデューティ検出回路は、入力
信号パルスがHighレベルである期間と Lowレベルである
期間の比率をパルスデューティとして検出する回路にお
いて、入力信号パルス中の高周波ノイズを除去し正確な
周期を知るためのフィルター回路と、前記入力信号パル
スがHighレベルである期間と Lowレベルである期間を検
出するのに用いられるクロックを発生するクロック発生
回路と、前記クロックをカウントするカウンタ回路と、
そのカウント結果より前記パルスデューティを判定する
デューティ判定回路と、前記フィルタ回路で得られた正
確な周期を用いて前記カウンタ回路でのカウントを制御
するコントロール回路とを備えたことを特徴とするもの
である。
【０００６】また、請求項２記載のパルスデューティ検
出回路は、入力信号パルスがHighレベルである期間と L
owレベルである期間の比率をパルスデューティとして検
出する回路において、前記入力信号パルス及びその反転
信号パルス中の高周波ノイズを除去するための２相フィ
ルター回路と、その２相フィルタ回路で前記高周波ノイ
ズを除去した２つのパルスより、元のデューティと同じ
デューティを正確に復元する波形変換回路と、前記入力
信号パルスがHighレベルである期間と Lowレベルである
期間を検出するのに用いられるクロックを発生するクロ
ック発生回路と、前記クロックをカウントするカウンタ
回路と、そのカウント結果よりパルスデューティを判定
するデューティ判定回路と、前記２相フィルタ回路で得
られた正確な周期を用いて前記カウンタ回路でのカウン
トを制御するコントロール回路とを備えたことを特徴と
するものである。
出回路は、入力信号パルスがHighレベルである期間と L
owレベルである期間の比率をパルスデューティとして検
出する回路において、前記入力信号パルス及びその反転
信号パルス中の高周波ノイズを除去するための２相フィ
ルター回路と、その２相フィルタ回路で前記高周波ノイ
ズを除去した２つのパルスより、元のデューティと同じ
デューティを正確に復元する波形変換回路と、前記入力
信号パルスがHighレベルである期間と Lowレベルである
期間を検出するのに用いられるクロックを発生するクロ
ック発生回路と、前記クロックをカウントするカウンタ
回路と、そのカウント結果よりパルスデューティを判定
するデューティ判定回路と、前記２相フィルタ回路で得
られた正確な周期を用いて前記カウンタ回路でのカウン
トを制御するコントロール回路とを備えたことを特徴と
するものである。
【０００７】
【作用】請求項１記載のパルスデューティ検出回路にお
いては、受信回路１で受信した入力信号パルスをフィル
タ回路８により高周波ノイズを除去して得られてパルス
より正確な周期を得て、その周期を用いてコントロール
回路６によりカウンタを制御して、入力信号パルスがHi
ghレベルである期間とLow レベルである期間を検出して
いるので、高周波ノイズによる周期の誤認識がなくなり
高精度なデューティを検出することができる。
いては、受信回路１で受信した入力信号パルスをフィル
タ回路８により高周波ノイズを除去して得られてパルス
より正確な周期を得て、その周期を用いてコントロール
回路６によりカウンタを制御して、入力信号パルスがHi
ghレベルである期間とLow レベルである期間を検出して
いるので、高周波ノイズによる周期の誤認識がなくなり
高精度なデューティを検出することができる。
【０００８】また、請求項２記載のパルスデューティ検
出回路においては、受信回路１で受信した入力信号パル
スと、その反転信号パルスの２つのパルスから２相フィ
ルタ回路１０により高周波ノイズを除去し、それらを波
形変換回路１１で合成することにより、高周波ノイズが
除去され、なおかつデューティの正確に復元されたパル
スを得ることができるので、高周波ノイズの影響を受け
ることがなく、高精度なデューティを検出することがで
きる。
出回路においては、受信回路１で受信した入力信号パル
スと、その反転信号パルスの２つのパルスから２相フィ
ルタ回路１０により高周波ノイズを除去し、それらを波
形変換回路１１で合成することにより、高周波ノイズが
除去され、なおかつデューティの正確に復元されたパル
スを得ることができるので、高周波ノイズの影響を受け
ることがなく、高精度なデューティを検出することがで
きる。
【０００９】
【実施例】本願発明に係るパルスデューティ検出回路を
用いたの一実施例について図１のブロック図及び図２の
動作波形図に基づき説明する。図１において、１は受信
回路で、電磁波等の信号を受信し、図２（ａ）に示すよ
うな入力パルス信号を得る回路である。８はフィルタ回
路であり、受信回路１で受信した入力信号パルスに含ま
れる高周波ノイズを除去するためのもので、図２（ｂ）
に示すパルスを出力するものである。フィルタ回路８か
ら出力されたパルスは、波形整形回路９で整形されて、
図２（ｃ）に示すようなパルスに変換される。この整形
されたパルスのデューティは、図２（ａ）に示した元の
入力信号パルスのデューティとは異なっており不正確で
あるが、入力信号パルス立上り時の時間差 tD は一定で
周期は変化していないため正確である。２はクロック発
生回路で、入力信号パルスが、Highレベルである期間と
Lowレベルである期間を検出するのに用いられるクロッ
クを発生する回路である。３はカウンタ回路で、クロッ
ク発生回路２から出力されたクロックをカウントするこ
とにより、入力信号パルスがHighレベルである期間と L
owレベルである期間を検出する。４はデューティ判定回
路であり、カウンタ回路３のカウント結果より入力信号
パルスのデューティを判定する。５は表示回路であり、
デューティ判定回路４で得られた判定結果を出力する。
６はコントロール回路であり、フィルタ回路８から出力
されたパルスより正確な周期を得て、カウンタ回路３に
正確に１周期間カウントを行わせるので、高周波ノイズ
により周期を誤認識することがない。また、Highレベル
である期間に発生するノイズと、 Lowレベルである期間
に発生するノイズは、互いに打ち消し合うように作用す
るので、ノイズの影響を減少させることができる。
用いたの一実施例について図１のブロック図及び図２の
動作波形図に基づき説明する。図１において、１は受信
回路で、電磁波等の信号を受信し、図２（ａ）に示すよ
うな入力パルス信号を得る回路である。８はフィルタ回
路であり、受信回路１で受信した入力信号パルスに含ま
れる高周波ノイズを除去するためのもので、図２（ｂ）
に示すパルスを出力するものである。フィルタ回路８か
ら出力されたパルスは、波形整形回路９で整形されて、
図２（ｃ）に示すようなパルスに変換される。この整形
されたパルスのデューティは、図２（ａ）に示した元の
入力信号パルスのデューティとは異なっており不正確で
あるが、入力信号パルス立上り時の時間差 tD は一定で
周期は変化していないため正確である。２はクロック発
生回路で、入力信号パルスが、Highレベルである期間と
Lowレベルである期間を検出するのに用いられるクロッ
クを発生する回路である。３はカウンタ回路で、クロッ
ク発生回路２から出力されたクロックをカウントするこ
とにより、入力信号パルスがHighレベルである期間と L
owレベルである期間を検出する。４はデューティ判定回
路であり、カウンタ回路３のカウント結果より入力信号
パルスのデューティを判定する。５は表示回路であり、
デューティ判定回路４で得られた判定結果を出力する。
６はコントロール回路であり、フィルタ回路８から出力
されたパルスより正確な周期を得て、カウンタ回路３に
正確に１周期間カウントを行わせるので、高周波ノイズ
により周期を誤認識することがない。また、Highレベル
である期間に発生するノイズと、 Lowレベルである期間
に発生するノイズは、互いに打ち消し合うように作用す
るので、ノイズの影響を減少させることができる。
【００１０】図３のブロック図に基づき、本願発明に係
るパルスデューティ検出回路の異なる実施例を説明す
る。図において、１は受信回路で、１０は受信回路で受
信した入力信号パルスと、その反転信号パルスの２つの
信号から高周波ノイズを除去する２相フィルタ回路で、
２はHighレベルである期間と Lowレベルである期間を検
出するのに用いられるクロックを発生するクロック発生
回路で、３は、クロック発生回路から出力されるクロッ
クを用いてHighレベルである期間と Lowレベルである期
間を検出するカウンタ回路で、４はカウンタ回路３のカ
ウント結果より入力信号パルスのデューティを判定する
デューティ判定回路で、５はデューティ判定回路４で得
られた判定結果を出力する表示回路である。６はコント
ロール回路であり、後述する２相フィルタ回路から出力
されたパルスより正確な周期を得て、カウンタ回路３に
正確に１周期間カウントを行わせる回路である。１１は
波形変換回路であり、以下のようにして、高周波ノイズ
の除去された、デューティの正確なパルスを復元する。
るパルスデューティ検出回路の異なる実施例を説明す
る。図において、１は受信回路で、１０は受信回路で受
信した入力信号パルスと、その反転信号パルスの２つの
信号から高周波ノイズを除去する２相フィルタ回路で、
２はHighレベルである期間と Lowレベルである期間を検
出するのに用いられるクロックを発生するクロック発生
回路で、３は、クロック発生回路から出力されるクロッ
クを用いてHighレベルである期間と Lowレベルである期
間を検出するカウンタ回路で、４はカウンタ回路３のカ
ウント結果より入力信号パルスのデューティを判定する
デューティ判定回路で、５はデューティ判定回路４で得
られた判定結果を出力する表示回路である。６はコント
ロール回路であり、後述する２相フィルタ回路から出力
されたパルスより正確な周期を得て、カウンタ回路３に
正確に１周期間カウントを行わせる回路である。１１は
波形変換回路であり、以下のようにして、高周波ノイズ
の除去された、デューティの正確なパルスを復元する。
【００１１】まず、図４（ａ）に示す入力信号パルスと
その反転信号パルス（図４（ｂ））を２相フィルタ回路
１０に入力する。２相フィルタ回路１０から出力され
た、図４（ｃ），（ｅ）の信号パルスをコンパレータ等
で整形する。そうして得られた、図４（ｄ），（ｆ）に
示す信号において、それらの論理和をとり、図４（ｇ）
に示すような信号を得る。そして、その信号の立上りに
同期して反転する信号をフリップフロップ等で作ること
により、（ｈ）に示すような高周波ノイズの除去され
た、デューティの正確なパルス信号を得る。以下、図１
に示した実施例の場合と同様にしてデューティを判定、
表示する。
その反転信号パルス（図４（ｂ））を２相フィルタ回路
１０に入力する。２相フィルタ回路１０から出力され
た、図４（ｃ），（ｅ）の信号パルスをコンパレータ等
で整形する。そうして得られた、図４（ｄ），（ｆ）に
示す信号において、それらの論理和をとり、図４（ｇ）
に示すような信号を得る。そして、その信号の立上りに
同期して反転する信号をフリップフロップ等で作ること
により、（ｈ）に示すような高周波ノイズの除去され
た、デューティの正確なパルス信号を得る。以下、図１
に示した実施例の場合と同様にしてデューティを判定、
表示する。
【００１２】
【発明の効果】以上のように、本願発明に係るパルスデ
ィーティ検出回路によれば、入力信号パルスからフィル
タ回路によりノイズを除去した信号を用いてHighレベル
である期間とLow レベルである期間を検出しているの
で、高周波ノイズの影響がほとんどなく、高精度なデュ
ーティを検出することができるという効果を奏する。
ィーティ検出回路によれば、入力信号パルスからフィル
タ回路によりノイズを除去した信号を用いてHighレベル
である期間とLow レベルである期間を検出しているの
で、高周波ノイズの影響がほとんどなく、高精度なデュ
ーティを検出することができるという効果を奏する。
【図１】本願発明に係るパルスデューティ検出回路の一
実施例を示すブロック図である。
実施例を示すブロック図である。
【図２】本願発明に係るパルスデューティ検出回路の一
実施例の動作を説明する波形図である。
実施例の動作を説明する波形図である。
【図３】本願発明に係るパルスデューティ検出回路の異
なる実施例を示すブロック図である。
なる実施例を示すブロック図である。
【図４】本願発明に係るパルスデューティ検出回路の異
なる実施例の動作を説明する波形図である。
なる実施例の動作を説明する波形図である。
【図５】高周波磁界波形の一例を示す波形図である。
【図６】従来のパルスデューティ検出回路を示すブロッ
ク図である。
ク図である。
１ 受信回路 ２ クロック発生回路 ３ カウンタ回路 ４ デューティ判定回路 ５ 表示回路 ６ コントロール回路 ７ 表示コントロール回路 ８ フィルタ回路 ９ 波形整形回路 １０ ２相フィルタ回路 １１ 波形変換回路
Claims (2)
- 【請求項１】 入力信号パルスがHighレベルである期間
と Lowレベルである期間の比率をパルスデューティとし
て検出する回路において、入力信号パルス中の高周波ノ
イズを除去し正確な周期を知るためのフィルタ回路と、
前記入力信号パルスがHighレベルである期間と Lowレベ
ルである期間を検出するのに用いられるクロックを発生
するクロック発生回路と、前記クロックをカウントする
カウンタ回路と、そのカウント結果より前記パルスデュ
ーティを判定するデューティ判定回路と、前記フィルタ
回路で得られた正確な周期を用いて前記カウンタ回路で
のカウントを制御するコントロール回路とを備えたこと
を特徴とするパルスデューティ検出回路。 - 【請求項２】 入力信号パルスがHighレベルである期間
と Lowレベルである期間の比率をパルスデューティとし
て検出する回路において、前記入力信号パルス及びその
反転信号パルス中の高周波ノイズを除去するための２相
フィルタ回路と、その２相フィルタ回路で前記高周波ノ
イズを除去した２つのパルスより、元のデューティと同
じデューティを正確に復元する波形変換回路と、前記入
力信号パルスがHighレベルである期間と Lowレベルであ
る期間を検出するのに用いられるクロックを発生するク
ロック発生回路と、前記クロックをカウントするカウン
タ回路と、そのカウント結果よりパルスデューティを判
定するデューティ判定回路と、前記２相フィルタ回路で
得られた正確な周期を用いて前記カウンタ回路でのカウ
ントを制御するコントロール回路とを備えたことを特徴
とするパルスデューティ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18569593A JPH0746100A (ja) | 1993-07-28 | 1993-07-28 | パルスデューティ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18569593A JPH0746100A (ja) | 1993-07-28 | 1993-07-28 | パルスデューティ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0746100A true JPH0746100A (ja) | 1995-02-14 |
Family
ID=16175253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18569593A Withdrawn JPH0746100A (ja) | 1993-07-28 | 1993-07-28 | パルスデューティ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746100A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374368B1 (ko) * | 2000-04-06 | 2003-03-03 | 닛뽕덴끼 가부시끼가이샤 | 가변 임계점을 갖는 듀티 사이클 판정 회로 |
| CN106124866A (zh) * | 2016-06-14 | 2016-11-16 | 武汉华中数控股份有限公司 | 一种周期信号波形测试装置 |
| CN113375765A (zh) * | 2021-07-06 | 2021-09-10 | 金卡水务科技有限公司 | 计量仪表的检测方法、装置和存储介质 |
-
1993
- 1993-07-28 JP JP18569593A patent/JPH0746100A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374368B1 (ko) * | 2000-04-06 | 2003-03-03 | 닛뽕덴끼 가부시끼가이샤 | 가변 임계점을 갖는 듀티 사이클 판정 회로 |
| CN106124866A (zh) * | 2016-06-14 | 2016-11-16 | 武汉华中数控股份有限公司 | 一种周期信号波形测试装置 |
| CN113375765A (zh) * | 2021-07-06 | 2021-09-10 | 金卡水务科技有限公司 | 计量仪表的检测方法、装置和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4540088B2 (ja) | 位置検出装置 | |
| JPH0746100A (ja) | パルスデューティ検出回路 | |
| EP0235441A2 (en) | Triggered frequency locked oscillator | |
| JP2001013179A (ja) | リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ | |
| US4519397A (en) | Pulse detector | |
| JP2807907B2 (ja) | 脈拍計 | |
| JPH06230119A (ja) | 二周波形超音波感知器 | |
| US6721377B1 (en) | Method and circuit configuration for resynchronizing a clock signal | |
| JP2002286877A (ja) | 時間フレームの開始タイミング決定方法、時間フレームの開始タイミング決定装置、時刻情報検出装置および電波修正時計 | |
| JPS5997069A (ja) | 超音波式車高測定装置 | |
| JP3576079B2 (ja) | 電波修正時計及びその運針方法 | |
| JPH0157539B2 (ja) | ||
| JPH09294219A (ja) | 水平同期信号周波数の測定装置 | |
| JP2653189B2 (ja) | 電源周波数検出装置 | |
| JP3156336B2 (ja) | 高周波磁界の復調回路 | |
| JP2002048883A (ja) | 電波修正時計及びその秒信号検出方法 | |
| JP2786775B2 (ja) | 距離測定装置 | |
| JPH0334710Y2 (ja) | ||
| JP2508009Y2 (ja) | 超音波検出装置 | |
| JPH0479250B2 (ja) | ||
| JP2002350530A (ja) | タイミングパルス発生回路 | |
| JPH0775623B2 (ja) | ペースメーカパルス検出回路 | |
| JPH08265599A (ja) | 信号極性統一回路 | |
| JPH0414756B2 (ja) | ||
| JP3130803B2 (ja) | リモートコントロール信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |