JPH0330539A - タイミング抽出回路 - Google Patents

タイミング抽出回路

Info

Publication number
JPH0330539A
JPH0330539A JP1165023A JP16502389A JPH0330539A JP H0330539 A JPH0330539 A JP H0330539A JP 1165023 A JP1165023 A JP 1165023A JP 16502389 A JP16502389 A JP 16502389A JP H0330539 A JPH0330539 A JP H0330539A
Authority
JP
Japan
Prior art keywords
circuit
period
received signal
signal
zero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1165023A
Other languages
English (en)
Inventor
Hiroshi Yamazaki
博史 山崎
Kazunushi Saegusa
三枝 一主
Yasuhiro Ishizaki
石崎 泰寛
Shinya Yokodate
伸也 横舘
Koji Kaneko
幸司 金子
Tatsuhiko Mizushima
達彦 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1165023A priority Critical patent/JPH0330539A/ja
Publication of JPH0330539A publication Critical patent/JPH0330539A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はタイミング抽出回路、特にデータモデム装置な
どにおいて受信信号からタイミング信号を抽出し、キャ
リア周波数検出やタイミング位相同期を行うタイミング
抽出回路に関する。
[従来の技術] 入力されるアナログ受信信号から所定のタイミングで整
数倍の周波数を有するパルス列を取り出すタイミング抽
出回路が周知であり、テレビ電話その他のデータ通信装
置におけるキャリア周波数検出やタイミング位相同期の
実行手段として採用されている。
第3図に例えば特開昭61−193544号などに開示
された従来のタイミング検出回路をブロック図で示す。
図において、不図示の通信回線を介して伝送されてきた
アナログ受信信号(S a)が入力されるゼロクロス検
出回路(1)には微分回路(2)が接続され、ゼロクロ
ス検出回路(1)からのデジタルゼロクロス信号(Sz
)を微分し、所定周波数のパルス列(S p)として出
力する。
以下、第3図に係る装置の動作を第4図に基づき説明す
る。
第4図は受信信号(S a)にノイズが全く混入されて
いない場合であり、この時受信信号(S a)は図のよ
うな完全正弦波として表される。
ゼロクロス検出回路(1)は受信信号(S a)の電圧
がゼロ点を通過する時に立上り及び立下るゼロクロス信
号(S z)を微分回路(2)へ向けて出力する。
微分回路(2)は供給されるゼロクロス信号(S z)
の立上り及び立下りに同期した図のようなパルス列(S
 p)を断続的に出力し、この結果受信信号周期Tに対
し2個のパルスが微分回路(2)から出力されることが
理解される。
[発明が解決しようとする課題] 上記従来のタイミング抽出回路では、受信信号中にノイ
ズが含まれていない場合には受信信号周波数の2倍の周
波数のパルス列を得ることができる。
ところが、受信信号(Sa)中にノイズ、特にゼロ点付
近にノイズが存在している場合にはこのノイズがゼロ点
を通過する際にもパルス列が出力されてしまい、本来の
受信信号に正確に対応した周波数検出が不可能になって
しまうという問題があった。この場合の作用を第5図を
参照しつつ説明する。
すなわち、ノイズを含んだ受信信号(Sat)は図のよ
うな不規則正弦波として現れ、図示例においては各ノイ
ズは全てゼロ点をクロスしている。
この結果、ゼロクロス検出回路1から出力されるゼロク
ロス信号(Szl)もこれに対応してノイズかゼロ点を
交差する゛時点で立上り及び立下ることになる。
従って、微分回路(2)から出力されるパルス列(Sp
l)は、本来の受信信号の周波数が前記第4図の場合と
等しいにもかかわらずその周期(T)内におけるパルス
数は2個以上となり、正確なタイミング抽出及び周波数
検出は不可能になる。
本発明は上記従来の課題に鑑みなされたものであり、そ
の目的はノイズを含んだ受信信号に対しても正確に受信
信号のゼロクロス点を示すパルスを得ることができ、正
しい周波数測定を行い得るタイミグ抽出回路を提供する
ことにある。
[課題を解決するための手段] 上記目的を達成するために本発明は、ゼロクロス検出回
路からのノイズ成分を含むゼロクロス信号を微分してパ
ルス列を出力する微分回路を所定周期内で一定期間だけ
作動禁止状態に制御するウィンドウ回路を設けたもので
ある。
[作用] この発明におけるウィンドウ回路は、まずゼロクロス検
出回路及び微分回路を経て出力されたパルス信号によっ
て起動され、ゼロクロス点の検出を表す信号の入力に応
答して前記微分回路の動作を停止、すなわち、その入力
信号にかかわらずパルス信号を出力不可能な状態におく
そして、その後アナログ受信信号の1/2周期内におけ
る所定期間だけ微分回路を作動可能状態に開放する。こ
の時、ゼロクロス検出回路からのゼロクロス信号が(H
i)から(L o)またはその逆への変化があった場合
には、たとえ前記作動可能期間途上であっても直ちに微
分回路を作動不可能状態に切り変える。
微分回路が作動可能状態すなわち微分パルスを出力可能
状態におかれるのは受信信号の1/2周期内で1回限り
であり、かっこの周期内で微分パルスが出力されると同
時に次の周期における所定期間まで微分回路は作動不可
能状態におかれることになるので、結果としてノイズを
含んだ受信信号であっても受信信号1周期における出力
パルスは必ず2個に保持され、正確なタイミング抽出及
び周波数検出が可能となる。
[実施例] 以下、図面に基づき本発明の好適な実施例を説明する。
なお、図中前記従来技術と同等の構成要素には同一符号
を付し、その説明を省略する。
第1図に本発明回路の構成をブロック図で示す。
本発明において特徴的なことは、微分回路(2)の動作
制御を行うウィンドウ回路(3)を接続したことであり
、これによってノイズが含まれている受信信号(Sal
)に対しても正確にその1周期に対して2個の出力パル
ス列を得ることが可能になる。
以下、本発明回路の動作について説明する。
第2図は第1図にかかる回路のタイミングチャートを示
し、図示例において受信信号(Sat)は前記第5図に
かかる受信信号(Sal)と等しい。
受信信号(Sat)が入力されたゼロクロス検出回路(
1)からはノイズの影響を受けた図のような不規則なパ
ルス信号(Szl)が微分回路(2)に向けて出力され
る。
従来において、このようなノイズが乗った受信信号であ
っても微分回路(2)がそのままこれを微分してパルス
列を出力していたため、ノイズがゼロクロスした時点に
もパルスが出力され、測定される周波数を誤らせてしま
うという問題があった。
前述した如く、本発明ではこの問題に対処するためにウ
ィンドウ回路(3)を設け、これによってノイズの有無
にかかわらず微分回路(2)が必ず1周期に2個のパル
スだけを出力することを可能とした。
まず、アナログ受信信号(Sal)がゼロクロス検出回
路(1)によりアナログゼロクロス信号(Szl)に変
換され、これが微分回路(2)へ入力される。
ウィンドウ回路(3)は微分回路(2)の出力である微
分パルス信号(Spl)により起動されるものであるた
め、この最初の時点ではウィンドウ回路(3)の制御を
受けることなく微分回路(2)はゼロクロス信号(Sz
l)をそのまま微分して微分パルス信号(Sp2)を出
力する。
この微分パルス信号(Sp2)がウィンドウ回路(3)
に供給されると、該ウィンドウ回路(3)は直ちにウィ
ンドウパルス信号(Sw)を微分回路(2)へ向けて出
力し、該微分回路(2)を(LO)、すなわち非作動状
態に禁止制御する。
図示例において、ウィンドウ回路(3)が微分回路(2
)を作動可能状態におく期間はウィンドウパルス信号(
Sw)が(Hi)の期間に等しく、図示例ではゼロクロ
ス点を中心として所定期間内に設定された(Δt)内の
それぞれ(Δtl)〜(Δt6)として表されている。
そして、この(Δt)は受信信号周期(T)の2分の1
周期における単一の所定期間であることが理解される。
ここで、ウィンドウ回路(3)からのウィンドウパルス
信号(Sw)はゼロクロス信号(Szl)が(Hi)か
ら(L o)またはその逆への変化が生じたときにはそ
の周期すなわちウィンドウ幅(Δt)の途中であっても
直ちに(Hi )から(L o)に立下り、この時に微
分回路(2)から微分パルス信号(Sp2)が出力され
ることとなる。
この結果、図より明らかなように受信信号(Sat)の
1/2周期中にノイズが含まれているか否かにかかわら
ず微分回路(2)が微分パルス信号(Sp2)を出力可
能な期間は1回限りであり、−旦微分パルス信号(S 
p 2)が出力された後は次の1/2周期におけるウィ
ンドウパルス出力時点に至るまで微分回路(2)は非作
動状態に置かれるので、結果として1/2周期に対して
1パルスすなわち受信信号1周期(T)に対して2パル
スだけが出力され、受信信号(Sat)からノイズの影
響を確実に排除して正確な周波数測定並びにタイミング
抽出を行うことが可能となる。
[発明の効果] 以上説明したように本発明によれば、微分回路の動作を
制御するウィンドウ回路を設けたので、微分回路が作動
可能状態すなわち微分パルスを出力可能状態におかれる
のは受信信号の1/2周明内で1回限りであり、かつこ
の周期内で微分パルスが出力されると同時に次の周期に
おける所定期間まで微分回路は作動不可能状態におかれ
ることになるので、結果としてノイズを含んだ受信信号
であっても受信信号1周期における出力パルスは必ず2
個に保持され、正確なタイミング抽出及び周波数検出が
可能となる。
【図面の簡単な説明】
第1図は本発明に係るタイミング抽出回路の構成を示す
ブロック図、第2図は第1図の回路動作を示すタイミン
グチャート図、第3図は従来のタイミング抽出回路の構
成を示すブロック図、第4図は第3図において受信信号
にノイズが含まれていない場合の動作を示すタイミング
チャート図、第5図は第3図において受信信号にノイズ
が含まれている場合の動作を示すタイミングチャート図
である。 図において、(1)はゼロクロス検出回路、(2)は微
分回路、(3)はウィンドウ回路である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 アナログ受信信号のゼロクロス点を検出するゼロクロス
    検出回路と、 該ゼロクロス検出回路からの出力を微分して所定のパル
    ス列を出力する微分回路と、を含み、前記受信信号の周
    波数に対し整数倍の周波数のパルス列を得るタイミング
    抽出回路において、前記微分回路の出力で起動され、受
    信信号の1/2周期以内で所定期間だけ微分回路を動作
    禁止状態に制御するウィンドウ回路を備え、 ウィンドウ回路により禁止区間内のノイズ取込みを防止
    したことを特徴とするタイミング抽出回路。
JP1165023A 1989-06-27 1989-06-27 タイミング抽出回路 Pending JPH0330539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1165023A JPH0330539A (ja) 1989-06-27 1989-06-27 タイミング抽出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1165023A JPH0330539A (ja) 1989-06-27 1989-06-27 タイミング抽出回路

Publications (1)

Publication Number Publication Date
JPH0330539A true JPH0330539A (ja) 1991-02-08

Family

ID=15804378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1165023A Pending JPH0330539A (ja) 1989-06-27 1989-06-27 タイミング抽出回路

Country Status (1)

Country Link
JP (1) JPH0330539A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529913A (ja) * 2004-03-18 2007-10-25 松下電器産業株式会社 クロック再生回路およびこれを用いた受信装置
JP2008223618A (ja) * 2007-03-13 2008-09-25 Osaka Gas Co Ltd エンジン
JP2008223617A (ja) * 2007-03-13 2008-09-25 Osaka Gas Co Ltd エンジン
KR20170142700A (ko) * 2016-06-20 2017-12-28 인하대학교 산학협력단 트윈 로터리 엔진

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529913A (ja) * 2004-03-18 2007-10-25 松下電器産業株式会社 クロック再生回路およびこれを用いた受信装置
JP2008223618A (ja) * 2007-03-13 2008-09-25 Osaka Gas Co Ltd エンジン
JP2008223617A (ja) * 2007-03-13 2008-09-25 Osaka Gas Co Ltd エンジン
KR20170142700A (ko) * 2016-06-20 2017-12-28 인하대학교 산학협력단 트윈 로터리 엔진

Similar Documents

Publication Publication Date Title
GB9502868D0 (en) Oversampled logic analyzer
EP0049952B1 (en) Synchronizing circuit
CA2283180A1 (en) Apparatus and method for performing timing recovery
JPH0330539A (ja) タイミング抽出回路
US4709224A (en) Digital-to-analog converter
US3879671A (en) System for detecting a digital phase-modulated wave
RU1178224C (ru) Способ контрол изол ции линий датчиков
JPH03219738A (ja) Pcm端局装置
JPH0735475Y2 (ja) データ伝送装置
JPH05336094A (ja) 信号伝送方法
JPH01265740A (ja) ビット同期方式
JPS5933079Y2 (ja) デ−タの事象測定装置
JPS59216052A (ja) 探傷装置
JPH01209517A (ja) 入力信号確立方法
JPH043368U (ja)
JPS63140967A (ja) テスタ−
JPS566569A (en) Sampling method for facsimile signal
EP0771081A3 (en) Waveform identity discriminating circuit
JPS60105345A (ja) 非同期デ−タ交換方式
JPH0378025B2 (ja)
JPS57179668A (en) Detecting circuit for frequency
JPH08274761A (ja) 符号誤り率測定装置
JPH02244234A (ja) インターフェース信号のタイミングマージン試験装置
JPS59194558A (ja) クロツク分配回路の自動試験方式
JPH0290732A (ja) Crcエラーパルスサンプリング回路