JPH0290732A - Ｃｒｃエラーパルスサンプリング回路 - Google Patents
Ｃｒｃエラーパルスサンプリング回路Info
- Publication number
- JPH0290732A JPH0290732A JP24197588A JP24197588A JPH0290732A JP H0290732 A JPH0290732 A JP H0290732A JP 24197588 A JP24197588 A JP 24197588A JP 24197588 A JP24197588 A JP 24197588A JP H0290732 A JPH0290732 A JP H0290732A
- Authority
- JP
- Japan
- Prior art keywords
- error pulse
- crc error
- output
- sampling
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 39
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000000630 rising effect Effects 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃ
ｙ Ｃｈｅｃｋ）によるデータ伝送に用いられるＣＲＣ
エラーパルスサンプリング回路に関する。
ｙ Ｃｈｅｃｋ）によるデータ伝送に用いられるＣＲＣ
エラーパルスサンプリング回路に関する。
この種のＣＲＣエラーパルスサンプリング回路は、ＣＲ
Ｃによるデータ伝送に際して、サンプリング周期に対し
任意位相に発生するＣＲＣエラーパルスをサンプリング
する。このようなＣＲＣエラーパルスサンプリング回路
は、抵抗とコンデンサを使用したＣＲＣエラーパルス引
き延ばし回路と、サンプリング出力回路とよりなってい
る。
Ｃによるデータ伝送に際して、サンプリング周期に対し
任意位相に発生するＣＲＣエラーパルスをサンプリング
する。このようなＣＲＣエラーパルスサンプリング回路
は、抵抗とコンデンサを使用したＣＲＣエラーパルス引
き延ばし回路と、サンプリング出力回路とよりなってい
る。
上述した従来のＣＲＣエラーパルスサンプリング回路は
、ＣＲＣエラーパルスの引き延ばしをするＣＲＣエラー
パルス引き延ばし回路にコンデンサと抵抗を使用してい
るので、調整を必要とするという欠点がある。
、ＣＲＣエラーパルスの引き延ばしをするＣＲＣエラー
パルス引き延ばし回路にコンデンサと抵抗を使用してい
るので、調整を必要とするという欠点がある。
本発明の目的は、このような欠点を除去し、抵抗やコン
デンサなどの調整を必要としないＣＲＣエラーパルスサ
ンプリング回路を提供することにある。
デンサなどの調整を必要としないＣＲＣエラーパルスサ
ンプリング回路を提供することにある。
本発明は、ＣＲＣによる伝送に際し、サンプリング周期
に対し任意位相に発生するＣＲＣエラーパルスをサンプ
リングするＣＲＣエラーパルスサンプリング回路におい
て、 ＣＲＣエラーパルスの立上りと立下りを検出して、立上
り出力信号と立下り出力信号とを出力する検出手段と、 前記検出手段からの立上り出力信号と立下り出力信号と
の論理和の演算をして、論理和信号を出力する演算手段
と、 前記演算手段からの演算信号を、サンプリングして出力
するサンプリング手段と、 前記検出手段と前記演算手段の、ＣＲＣエラーパルスサ
ンプリングに係る制御をする制御手段とを有することを
特徴としている。
に対し任意位相に発生するＣＲＣエラーパルスをサンプ
リングするＣＲＣエラーパルスサンプリング回路におい
て、 ＣＲＣエラーパルスの立上りと立下りを検出して、立上
り出力信号と立下り出力信号とを出力する検出手段と、 前記検出手段からの立上り出力信号と立下り出力信号と
の論理和の演算をして、論理和信号を出力する演算手段
と、 前記演算手段からの演算信号を、サンプリングして出力
するサンプリング手段と、 前記検出手段と前記演算手段の、ＣＲＣエラーパルスサ
ンプリングに係る制御をする制御手段とを有することを
特徴としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示す構成図である。本実
施例は、ＣＲＣによるデータ伝送に際して、サンプリン
グ周期に対し任意位相に発生するＣＲＣエラーパルスを
サンプリングするものである。本実施例であるＣＲＣエ
ラーパルスサンプリング回路は、立上り・立下り検出部
ＩＯと、論理和部２０と、サンプリング出力部３０と、
タイミング制御部４０とで構成される。
施例は、ＣＲＣによるデータ伝送に際して、サンプリン
グ周期に対し任意位相に発生するＣＲＣエラーパルスを
サンプリングするものである。本実施例であるＣＲＣエ
ラーパルスサンプリング回路は、立上り・立下り検出部
ＩＯと、論理和部２０と、サンプリング出力部３０と、
タイミング制御部４０とで構成される。
このような構成のＣＲＣエラーパルスサンプリング回路
において、立上り・立下り検出部ｌＯは、入力端子５０
を介して入力されるＣＲＣエラーパルスａの立上りと立
下りとを検出して、立上り出力信号すと立下り出力信号
Ｃとを出力する。また、立上り・立下り検出部１０は、
タイミング制御部４０から出力されるリセット信号ｆに
より、リセットされる。このような立上り・立下り検出
部１０の一例を第２図に示す。
において、立上り・立下り検出部ｌＯは、入力端子５０
を介して入力されるＣＲＣエラーパルスａの立上りと立
下りとを検出して、立上り出力信号すと立下り出力信号
Ｃとを出力する。また、立上り・立下り検出部１０は、
タイミング制御部４０から出力されるリセット信号ｆに
より、リセットされる。このような立上り・立下り検出
部１０の一例を第２図に示す。
この第２図に示される立上り・立下り検出部１０は、フ
リップフロップ１１．１２と、インバータ１３とで構成
される。フリップフロップ１１が、ＣＲＣエラーパルス
ａの立上りを検出するものである。フリップフロップ１
１の入力端子りには、正電圧■が入力され、入力端子Ｃ
Ｋには、ＣＲＣエラーパルスａが入力される。また、フ
リップフロップ１１の入力端子Ｒには、リセット信号ｆ
が入力され、出力端子Ｑから、立上り出力信号すが出力
される。
リップフロップ１１．１２と、インバータ１３とで構成
される。フリップフロップ１１が、ＣＲＣエラーパルス
ａの立上りを検出するものである。フリップフロップ１
１の入力端子りには、正電圧■が入力され、入力端子Ｃ
Ｋには、ＣＲＣエラーパルスａが入力される。また、フ
リップフロップ１１の入力端子Ｒには、リセット信号ｆ
が入力され、出力端子Ｑから、立上り出力信号すが出力
される。
一方、フリップフロップ１２が、ＣＲＣエラーパルスａ
の立下りを検出するものである。フリップフロップ１２
の入力端子りには、正電圧■が入力され、入力端子ＣＫ
には、インバータ１３を経由して、ＣＲＣエラーパルス
ａが入力される。また、フリ・ンプフロップ１２の入力
端子Ｒには、リセット信号ｒが入力され、出力端子Ｑか
ら、立下り出力信号Ｃが出力される。
の立下りを検出するものである。フリップフロップ１２
の入力端子りには、正電圧■が入力され、入力端子ＣＫ
には、インバータ１３を経由して、ＣＲＣエラーパルス
ａが入力される。また、フリ・ンプフロップ１２の入力
端子Ｒには、リセット信号ｒが入力され、出力端子Ｑか
ら、立下り出力信号Ｃが出力される。
論理和部２０は、立上り・立下り検出部１０から出力さ
れる立上り出力信号すと立下り出力信号Ｃとの論理和の
演算をして、演算結果である論理和出力信号ｄを出力す
る。
れる立上り出力信号すと立下り出力信号Ｃとの論理和の
演算をして、演算結果である論理和出力信号ｄを出力す
る。
サンプリング出力部３０は、タイミング制御部４０から
出力されるサンプリングタイミング信号に基づいて、論
理和部２０から出力される論理和出力信号ｄをサンプリ
ングして、出力端子６０に出力する。
出力されるサンプリングタイミング信号に基づいて、論
理和部２０から出力される論理和出力信号ｄをサンプリ
ングして、出力端子６０に出力する。
タイミング制御部４０は、立上り・立下り検出部１０と
サンプリング出力部３０との、ＣＲＣエラーパルスサン
プリングに係る制御をし、立上り・立下２り検出部１０
にリセット信号「を出力し、サンプリング出力部３０に
サンプリングタイミング信号ｅを出力する。
サンプリング出力部３０との、ＣＲＣエラーパルスサン
プリングに係る制御をし、立上り・立下２り検出部１０
にリセット信号「を出力し、サンプリング出力部３０に
サンプリングタイミング信号ｅを出力する。
次に、本実施例の動作を、第３図のタイミング図を参照
しながら説明する。
しながら説明する。
入力端子５０に入力されたＣＲＣエラーパルスａは、立
上り・立下り検出部ＩＯに入力される。立上り・立下り
検出部１０では、フリップフロップ１１の入力端子ＣＫ
にＣＲ，Ｃエラーパルスａが入力される。フリップフロ
ップ１１の入力端子りには正電圧Ｖが入力されているの
で、フリップフロップ１１は、ＣＲＣエラーパルスａの
立上りで、立上り出力信号すを出力端子Ｑから出力する
。また、フリップフロップ１２の入力端子ＣＫに、イン
バータ１３を経由して、ＣＲＣエラーパルスａが入力さ
れる。フリップフロップ１２の入力端子りには正電圧Ｖ
が入力されているので、フリップフロップ１２は、ＣＲ
Ｃエラーパルスａの立下りで、立下り出力信号すを出力
端子Ｑから出力する。立上り・立下り検出部１０から出
力される立上り出力信号すと立下り出力信号Ｃとが、論
理和部２０に入力される。論理和部２０が、これら２つ
の信号すとＣの論理和の演算をして、論理和出力信号ｄ
を、サンプリング出力部３０に出力する。サンプリング
出力部３０が、タイミング制御部４０からのサンプリン
グタイミング信号ｅに合わせて、論理和出力信号ｄをサ
ンプリングし、出力端子６０に出力する。また、サンプ
リング出力部３０で、論理和出力信号ｄがサンプリング
された後、タイミング制御部４０が立上り・立下り検出
部ＩＯにリセット信号ｆを出力する。この信号ｒにより
、立上り・立下り検出部１０のフリップフロップ１１．
１２がリセツトされる。
上り・立下り検出部ＩＯに入力される。立上り・立下り
検出部１０では、フリップフロップ１１の入力端子ＣＫ
にＣＲ，Ｃエラーパルスａが入力される。フリップフロ
ップ１１の入力端子りには正電圧Ｖが入力されているの
で、フリップフロップ１１は、ＣＲＣエラーパルスａの
立上りで、立上り出力信号すを出力端子Ｑから出力する
。また、フリップフロップ１２の入力端子ＣＫに、イン
バータ１３を経由して、ＣＲＣエラーパルスａが入力さ
れる。フリップフロップ１２の入力端子りには正電圧Ｖ
が入力されているので、フリップフロップ１２は、ＣＲ
Ｃエラーパルスａの立下りで、立下り出力信号すを出力
端子Ｑから出力する。立上り・立下り検出部１０から出
力される立上り出力信号すと立下り出力信号Ｃとが、論
理和部２０に入力される。論理和部２０が、これら２つ
の信号すとＣの論理和の演算をして、論理和出力信号ｄ
を、サンプリング出力部３０に出力する。サンプリング
出力部３０が、タイミング制御部４０からのサンプリン
グタイミング信号ｅに合わせて、論理和出力信号ｄをサ
ンプリングし、出力端子６０に出力する。また、サンプ
リング出力部３０で、論理和出力信号ｄがサンプリング
された後、タイミング制御部４０が立上り・立下り検出
部ＩＯにリセット信号ｆを出力する。この信号ｒにより
、立上り・立下り検出部１０のフリップフロップ１１．
１２がリセツトされる。
このようにして本実施例は、サンプリング周期に任意の
位相をもつＣＲＣエラーパルスの立上り。
位相をもつＣＲＣエラーパルスの立上り。
立下りを検出し、その論理和出力をサンプリングして出
力できる。
力できる。
以上説明したように本発明は、ＣＲＣエラーパルスの立
上りと立下りを検出することにより、例えば従来回路の
ようなコンデンサと抵抗の調整なしに、サンプリング周
期に対し任意位相に発生するＣＲＣエラーパルスをサン
プリングできる効果がある。
上りと立下りを検出することにより、例えば従来回路の
ようなコンデンサと抵抗の調整なしに、サンプリング周
期に対し任意位相に発生するＣＲＣエラーパルスをサン
プリングできる効果がある。
第１図は、本発明の一実施例を示す構成図、第２図は、
第１図に示されている立上り・立下り検出部の一例を示
す回路図、 第３図は、第１図のタイミング図である。 ｌＯ・・・・・立上り・立下り検出部 ２０・・・・・論理和部 ３０・・・・・サンプリング出力部 ４０・・・・・タイミング制御部 ５０・・・・・入力端子 ６０・・・・・出力端子
第１図に示されている立上り・立下り検出部の一例を示
す回路図、 第３図は、第１図のタイミング図である。 ｌＯ・・・・・立上り・立下り検出部 ２０・・・・・論理和部 ３０・・・・・サンプリング出力部 ４０・・・・・タイミング制御部 ５０・・・・・入力端子 ６０・・・・・出力端子
Claims (1)
- （１）ＣＲＣによる伝送に際し、サンプリング周期に対
し任意位相に発生するＣＲＣエラーパルスをサンプリン
グするＣＲＣエラーパルスサンプリング回路において、 ＣＲＣエラーパルスの立上りと立下りを検出して、立上
り出力信号と立下り出力信号とを出力する検出手段と、 前記検出手段からの立上り出力信号と立下り出力信号と
の論理和の演算をして、論理和信号を出力する演算手段
と、 前記演算手段からの演算信号を、サンプリングして出力
するサンプリング手段と、 前記検出手段と前記演算手段の、ＣＲＣエラーパルスサ
ンプリングに係る制御をする制御手段とを有することを
特徴とするＣＲＣエラーパルスサンプリング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24197588A JPH0290732A (ja) | 1988-09-27 | 1988-09-27 | Ｃｒｃエラーパルスサンプリング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24197588A JPH0290732A (ja) | 1988-09-27 | 1988-09-27 | Ｃｒｃエラーパルスサンプリング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290732A true JPH0290732A (ja) | 1990-03-30 |
Family
ID=17082376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24197588A Pending JPH0290732A (ja) | 1988-09-27 | 1988-09-27 | Ｃｒｃエラーパルスサンプリング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141716A (ja) * | 1989-09-30 | 1991-06-17 | Mitsutoyo Corp | カウンター用回路及びカウンター並びに走査型光学式寸法測定装置 |
-
1988
- 1988-09-27 JP JP24197588A patent/JPH0290732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141716A (ja) * | 1989-09-30 | 1991-06-17 | Mitsutoyo Corp | カウンター用回路及びカウンター並びに走査型光学式寸法測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272963B2 (ja) | デジタル周波数復調器 | |
| JPH0290732A (ja) | Ｃｒｃエラーパルスサンプリング回路 | |
| JPS60180214A (ja) | 信号整形装置 | |
| SU1465791A1 (ru) | Измеритель отношени двух сигналов | |
| JPH01320817A (ja) | クロック断検出回路 | |
| JPH04298116A (ja) | サンプリング信号発生回路 | |
| JPH06140840A (ja) | 同期検波器 | |
| JPS63271170A (ja) | ピ−ク検出回路 | |
| JPH0477111A (ja) | チャタリングノイズ吸収回路 | |
| JPH03228432A (ja) | アナログ信号処理回路 | |
| JPH02179115A (ja) | デジタル信号処理回路 | |
| JPH01194709A (ja) | 位相判別回路 | |
| JPH01311614A (ja) | モノマルチバイブレータ | |
| JPH0556686B2 (ja) | ||
| JPH0510987A (ja) | 信号検出回路 | |
| JPS61208559A (ja) | プリンタ−の入出力インタ−フエイス回路 | |
| JPS6055277A (ja) | アナログ回路の故障検出器 | |
| JPH01121773A (ja) | クロック検出回路 | |
| JPS62214715A (ja) | デジタルフイルタ回路方式 | |
| JPH0548413A (ja) | 比較器回路 | |
| JPH01209517A (ja) | 入力信号確立方法 | |
| JPH0362256A (ja) | サンプリング信号発生装置 | |
| JPS5854721A (ja) | 単安定マルチバイブレ−タ | |
| JPH01276815A (ja) | パルス整形回路 | |
| JPS6169245A (ja) | 送信周波数切換装置 |