JPS61208559A - プリンタ−の入出力インタ−フエイス回路 - Google Patents
プリンタ−の入出力インタ−フエイス回路Info
- Publication number
- JPS61208559A JPS61208559A JP5007485A JP5007485A JPS61208559A JP S61208559 A JPS61208559 A JP S61208559A JP 5007485 A JP5007485 A JP 5007485A JP 5007485 A JP5007485 A JP 5007485A JP S61208559 A JPS61208559 A JP S61208559A
- Authority
- JP
- Japan
- Prior art keywords
- input
- gate
- switch
- logic
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、マイクロコンピュータを使用したプリンター
の入出力インターフェイス回路に関する。
の入出力インターフェイス回路に関する。
〈従来の技術〉
従来、前記プリンターに入力できる信号の論理は、前記
プリンターにおいて使用されている、前記ンイクロコン
ピュータのプログラムによって一意的に決めらルでいた
。
プリンターにおいて使用されている、前記ンイクロコン
ピュータのプログラムによって一意的に決めらルでいた
。
〈発明が解決しようとする問題点〉
上記従来例において、ホストコンピュータ側力らの送信
信号の論理が、受信側のプリンターの論理と一致しない
場合、ホストコンピュータのプログラムを変更しなけれ
ばならず手間がかかった。
信号の論理が、受信側のプリンターの論理と一致しない
場合、ホストコンピュータのプログラムを変更しなけれ
ばならず手間がかかった。
〈問題点を解決するための手段〉
本発明の目的は、従来、プリンター側から一意的に決め
られていた入力信号の論理を、プログラムの変更を行な
わずにスイッチ等の簡単な装置を用いて、正論理、負論
理のいずれの信号も、受信可能にする入力インターフェ
イス回路を提供することにある。
られていた入力信号の論理を、プログラムの変更を行な
わずにスイッチ等の簡単な装置を用いて、正論理、負論
理のいずれの信号も、受信可能にする入力インターフェ
イス回路を提供することにある。
〈実施例〉
次に、本発明の実施例、について、図面を参照して説明
する。
する。
第１図は、本発明によるプリンター人カインターフエイ
ス回路の一実施例を示す構成図である。
ス回路の一実施例を示す構成図である。
図中１は排他的ＯＲゲート、２はマイクロコンピュータ
、３はスイッチ、４はプルアップ抵抗、５はドライバー
回路部である。
、３はスイッチ、４はプルアップ抵抗、５はドライバー
回路部である。
ここで、スイッチ６がＯＦＦのときは、排他的ＯＲゲー
ト１の入力端子Ａには、プルアップ抵抗４によって、ハ
イレベルが入力されている。巨のため、排他的ＯＲ，ゲ
ート１は入力信号Ｂの論理を反転して出力するインバー
タとして働く。
ト１の入力端子Ａには、プルアップ抵抗４によって、ハ
イレベルが入力されている。巨のため、排他的ＯＲ，ゲ
ート１は入力信号Ｂの論理を反転して出力するインバー
タとして働く。
又、スイッチ６をＯＮにすると、前記排他的ＯＲゲート
１の入力端子Ａは、ＧＮＤに落ちているためＬｏｗレベ
ルの信号が入力される。この時前記排他的ＯＲゲート１
は入力信号Ｂをそのまま出力するバッファとして働く。
１の入力端子Ａは、ＧＮＤに落ちているためＬｏｗレベ
ルの信号が入力される。この時前記排他的ＯＲゲート１
は入力信号Ｂをそのまま出力するバッファとして働く。
このような構成において、例えば、前記マイクロコンピ
ュータ１が負論理入力で動作を行う場合、ホストコンピ
ュータ６からの出力信号Ｓ１が正論理である時、前記ス
イッチ３を０ＦＦＶＣしておけば前記信号８１は、前記
排他的ＯＦＬゲート１により論理が反転さルた信号Ｓ２
が出力される。この前記信号８２カ実際の前記マイクロ
コンピュータ２への入力信号となる。又、前記例におい
て、前記ポストコンピュータ６からの前記出力信号Ｓ１
が、負論理である場合は、前記スイッチ３をＯＮにする
ととにより、前記排他的ＯＲゲート１はバッファの働き
をするため、前記信号Ｓ１と前記信号Ｓ２の論理は等し
く負論理入力で動作を行う前記マイクロコンピュータ２
は、正常に動作を行う。
ュータ１が負論理入力で動作を行う場合、ホストコンピ
ュータ６からの出力信号Ｓ１が正論理である時、前記ス
イッチ３を０ＦＦＶＣしておけば前記信号８１は、前記
排他的ＯＦＬゲート１により論理が反転さルた信号Ｓ２
が出力される。この前記信号８２カ実際の前記マイクロ
コンピュータ２への入力信号となる。又、前記例におい
て、前記ポストコンピュータ６からの前記出力信号Ｓ１
が、負論理である場合は、前記スイッチ３をＯＮにする
ととにより、前記排他的ＯＲゲート１はバッファの働き
をするため、前記信号Ｓ１と前記信号Ｓ２の論理は等し
く負論理入力で動作を行う前記マイクロコンピュータ２
は、正常に動作を行う。
又、前記マイクロコンピュータ２が、正論理入力で動作
を行う場合も同様にできる。
を行う場合も同様にできる。
なお、上記実施例においては、マイクロコンピュータへ
の入力信号部についてだけ述べたが、マイクロコンピュ
ータの出力信号部についても同様に実施できる。
の入力信号部についてだけ述べたが、マイクロコンピュ
ータの出力信号部についても同様に実施できる。
〈発明の効果〉
本発明は、以上説明したように、ホストコンピュータか
らの信号の論理を、プロダラムの変更を行なわずに、マ
イクロコンピュータで受信可能な論理に簡単に変換する
ことができる。
らの信号の論理を、プロダラムの変更を行なわずに、マ
イクロコンピュータで受信可能な論理に簡単に変換する
ことができる。
第１図は、本発明の実施例を示す構成図である。
１・・・排他的ＯＲゲート、２・・・マイクロコンピュ
ータ、６・・・スイッチ、４・・・プルアップ抵抗、５
・・ドライバー回路、６・・ホストコンピュータ、Ｓｌ
・・・ホストコンピュータの出力信号、Ｓ２・・・マイ
クロコンピュータへの入力信号、Ｓ３・・・マイクロコ
ンピュータからの出力信号。 第 １ 図
ータ、６・・・スイッチ、４・・・プルアップ抵抗、５
・・ドライバー回路、６・・ホストコンピュータ、Ｓｌ
・・・ホストコンピュータの出力信号、Ｓ２・・・マイ
クロコンピュータへの入力信号、Ｓ３・・・マイクロコ
ンピュータからの出力信号。 第 １ 図
Claims (1)
- ２入力の排他的ＯＲゲート（１）と、前記排他的ＯＲゲ
ートの１つの入力をＨｉｇｈレベルにするためのプルア
ップ抵抗（４）と、前記プルアップ抵抗によつてＨｉｇ
ｈレベルにされた前記排他的ＯＲゲートの入力をＬｏｗ
レベルに切り換える為のスイッチ（３）とで構成される
ことを特徴とするプリンターの入出力インターフェイス
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007485A JPS61208559A (ja) | 1985-03-13 | 1985-03-13 | プリンタ−の入出力インタ−フエイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007485A JPS61208559A (ja) | 1985-03-13 | 1985-03-13 | プリンタ−の入出力インタ−フエイス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208559A true JPS61208559A (ja) | 1986-09-16 |
Family
ID=12848853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5007485A Pending JPS61208559A (ja) | 1985-03-13 | 1985-03-13 | プリンタ−の入出力インタ−フエイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208559A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528107A (en) * | 1978-08-14 | 1980-02-28 | Fujitsu Ltd | Trnsmission and reception method of signal |
-
1985
- 1985-03-13 JP JP5007485A patent/JPS61208559A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528107A (en) * | 1978-08-14 | 1980-02-28 | Fujitsu Ltd | Trnsmission and reception method of signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864161A (en) | Multifunction flip-flop-type circuit | |
| JPS61267136A (ja) | 情報処理システムにおける割込方式 | |
| JPS61208559A (ja) | プリンタ−の入出力インタ−フエイス回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPH0377406A (ja) | 発振制御回路 | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| SU1603367A1 (ru) | Элемент сортировочной сети | |
| JP2597729B2 (ja) | マイクロコンピュータ | |
| KR880002760Y1 (ko) | 리모콘수신기의 데이타 신호 전달회로 | |
| KR910021165A (ko) | 신호 조절 장치 | |
| JPS6151225A (ja) | キ−ボ−ド装置 | |
| SU1621143A1 (ru) | Триггер IK-типа | |
| JPH0535378A (ja) | 入出力回路 | |
| JPS61141069A (ja) | マイクロプロセツサ | |
| JPH0334621A (ja) | プルアップ・プルダウン入力回路 | |
| JPH0360052A (ja) | 半導体集積回路装置 | |
| JPH0315776A (ja) | モード設定回路 | |
| JPH02130020A (ja) | 遅延回路 | |
| JPS60104902U (ja) | トラツキングモ−タ−回路 | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JPS62222717A (ja) | カウンタ | |
| JPH03114317A (ja) | 出力バッファ回路 | |
| JPS5914426U (ja) | 入力回路 | |
| JPS61284113A (ja) | タイマ回路 | |
| JPH04175675A (ja) | 信号処理装置 |