JPH01320817A - クロック断検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック断検出回路に関し、特に論理回路を主
体として構成された半導体集積回路のクロック断検出回
路に関する。

〔従来の技術〕

従来、この種のクロック断検出回路は、第５図に示すよ
うに、ＲＥＸＴ　／　ＣＥＸＴ端子に抵抗Ｒ１を介して
電圧■ｃｃを入力し、ＲＥＸＴ　／　ＣＥＸＴ端子・Ｃ
ＥＸＴ端子間にコンデンサＣ１を接続してＢ端子に入力
されるクロックパルスＣＫにより起動し、抵抗Ｒ１及び
コンデンサＣ１により定まるクロックパルスＣＫの周期
より長いパルス幅のパルスを発生するマルチバイブレー
タ５を備え、クロックパルスＣＫが連続して入力される
とその都度起動されるので常に一定のレベル、例えば高
レベルの信号ＶＤ′が出力され、クロックパルスＣＫが
断になると最後に起動されてから所定の期間経過後、信
号ＶＤ　’が低レベルに変化し、クロック断を検出する
構成となっていた。

これら抵抗Ｒ１及びコンデンサＣ１は、通常、半導体集
積回路の外付は部品となっていた。

〔発明が解決しようとする課題〕

上述した従来のクロック断検出回路は、抵抗Ｒ１及びコ
ンデンサＣ１を外付けする構成となっているのて部品点
数が多くなり、実装面積が広くなって装置の小型化が困
難になるという欠点がある。

本発明の目的は、外付は部品を除去して実装面積を狭く
することがてき、装置の小型化が容易となるクロック断
検出回路を提供することにある。

〔課題を解決するための手段〕

本発明のクロック断検出回路は、クロックパルスの一周
期よりわずかに短かい時間だけ前記クロックパルスを遅
延させて出力する遅延回路と、この遅延回路の出力パル
スの前縁で前記クロックパルスのレベルを保持して出力
する第１のフリップフロップと、前記遅延回路の出力パ
ルスの後縁で前記クロックパルスのレベルを保持して出
力する第２のフリップフロップと、前記第１及び第２の
フリップフロップの出力信号のレベルが一致しなとき所
定のレベルに変化する検出信号を出力する検出部とを有
している。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の第１の実施例を示すプロ・ンク図であ
る。

この実施例は、クロックパルスＣＫの一周期よりわずか
に短かい時間だけクロ・ンクノ（ルスＣＫを遅延させる
遅延回路１と、Ｃ端子に入力される遅延回路１の出力パ
ルスの前縁（立上り）でＤ端子に入力されるクロックパ
ルスＣＫのレベルを保持してＣ端子から出力する第１の
フリップフロ・ツブ２Ａと、遅延回路１の出力パルスを
反転させるインバータ３と、Ｃ端子に入力されるインバ
ータ３の出力パルスの前縁（立上り：遅延回路１の出力
パルスの後縁に相当する。）でＤ端子に入力されるクロ
ックパルスＣＫのレベルを保持してＣ端子から出力する
第２のフリップフロップ２Ｂと、否定排他的論理和ゲー
トＧ工を備え、第１及び第２のフリップフロップ２Ａ、
２Ｂの出力信号のレベルが一致したとき所定のレベル、
例えば高いレベルに変化する検出信号ＶＤＩを出力する
検出部４とを有する構成となっている。

次に、この実施例の動作について説明する。

第２図はこの実施例の動作を説明するための各部信号の
波形図である。

フリップフロップ２Ａは、クロックパルスＣＫの一周期
よりわずかに短かい時間だけこのクロ・ツクパルスＣＫ
を遅延したパルスの立上りでクロックパルスＣＫのレベ
ルを保持して出力するので、Ｃ端子から出力される信号
のレベルは、クロ・ツクパルスＣＫが連続して入力され
る正常状態では常に低レベル゛’Ｌ”（以下単に′Ｌ°
゛と記す）となっているが、クロックパルスＣＫが高い
レベル”Ｈ”（以下単に“Ｈ′′と記す）のまま断とな
ると遅延回路の最後の出力パルスの立上りで“Ｈ”′と
なり、クロックパルスＣＫが“Ｌ′″のまま断となると
そのまま“Ｌ”′となっている。

また、フリップフロップ２Ｂは、遅延回路１の出力パル
スを反転したパルスの立上りによりクロツクパルスＣＫ
のレベルを保持して出力するので、Ｃ端子から出力さる
れ信号のレベルは、クロックパルスＣＫが連続して入力
される正常状態では常に“Ｈ″となっているが、クロッ
クパルスＣＫが“Ｈ”′のまま断となるとそのままＨ″
となり、クロックパルスＣＫがＬ″のまま断となるとイ
ンバータ３の最後の出力パルスの立上りで“Ｌ　”とな
る。

従ってタロツクパルスＣＫが正常状態のときはフリップ
フロップ２Ａ、２Ｂの出力信号は“Ｌ″及び”　Ｈ”で
あるので、否定排他的論理和ゲートＧ１を備えた検出部
４の出力信号は“Ｌ　”であり、タロツクパルスＣＫが
断となるとフリップフロップ２Ａ、２Ｂの出力信号は共
に“Ｈ”又は”　Ｌ　”となり、検出部４から゛′Ｈ°
°レベルの検出信号ＶＤ１が出力される。

第３図は本発明の第２の実施例を示す回路図である。

この実施例は、検出部４ＡをＮＯＲゲートＧ２及びイン
バータＧ３で構成したもので、第４図に示すように、検
出部４Ａから出力される検出信号ＶＤ２はクロック断と
なったとき′Ｈ″から“′■−”″へと変化する構成と
なっている。

これら第１及び第２の実施例の各部、即ち遅延回路１、
フリップフロップ２Ａ　、２Ｂ、インバータ３及び゛検
出部４，４Ａは、すべて論理回路だけで構成することが
てきるのて、従来のような外付けの抵抗及びコンデンサ
は不要となる。

〔発明の効果〕

以上説明したよう本発明は、クロックパルスを゛このク
ロックパルスの一周期よりわずかに短かい時間だけ遅延
させ、この遅延したパルスの前縁によりクロックパルス
のレベルを保持して出力する第１のフリッフロップと、
遅延したパルスの後縁によりクロックパルスのレベルを
保持して出力する第２のフリップフロップとを設け、こ
れらフリップフロップの出力信号のレベルが一致したと
き所定のレベルに変化する検出信号を出力する構成とす
ることにより、各部を論理回路のみて構成することがて
きるので、従来必要としていた抵抗。

コンデンサ等の外付は部品を除去して実装面積を狭くす
ることがてき、装置の小型化が容易になるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１の実施例の動作を説明するための各部信号の波
形図、第３図は本発明の第２の実のクロック断検出回路
の一例を示す回路図である。 １・・・遅延回路、２Ａ、２Ｂ・・・フリップフロップ
、３・・インバータ、４，４Ａ・・・検出部、５・・・
マルチバイブレータ、Ｃ１・・・コンデンサ、Ｇ１・・
・否定排他的論理和ゲート、Ｇ２・・・ＮＯＲケ−１・
、Ｇ３　・・インバータ、Ｒ１・・・抵抗。 第　５　叉

Claims (1)

【特許請求の範囲】
1. 　クロックパルスの一周期よりわずかに短かい時間だけ
   前記クロックパルスを遅延させて出力する遅延回路と、
   この遅延回路の出力パルスの前縁で前記クロックパルス
   のレベルを保持して出力する第１のフリップフロップと
   、前記遅延回路の出力パルスの後縁で前記クロックパル
   スのレベルを保持して出力する第２のフリップフロップ
   と、前記第１及び第２のフリップフロップの出力信号の
   レベルが一致したとき所定のレベルに変化する検出信号
   を出力する検出部とを有することを特徴とするクロック
   断検出回路。