JPH0362256A - サンプリング信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のコンピュータ間のデータ通信において
用いられるサンプリング信号発生装置に関する。

〔従来の技術〕

コンピュータ間においてシリアルデータの授受を行う場
合、入力側コンピュータは水晶発振器によりサンプリン
グ信号を発生し、このサンプリング信号のタイミングに
より出力側コンピュータからのデータを読取っている。

ところが、発振器の発振周波数は温度により変化し、ま
た発振器自体が製造誤差を有するため、その発振周波数
とシリアルデータとの間のタイくングに誤差があり、こ
の誤差が蓄積されると、シリアルデータの読取りに誤差
を生じるおそれがある。

そこで従来、例えば、出力側コンピュータと入力端コン
ピュータの両者に、同じ温度特性を有する高精度の発振
器を設けて、シリアルデータの読取り誤差を防止するよ
うに構成されたものがある。

〔発明が解決しようとする課題〕

このように、２つのコンピュータにそれぞれ高性能の発
振器を設けてシリアルデータを読取るように構成すると
、システム全体が高価なものとなるという問題を生じる
。

本発明は、発振器の温度特性に依存することなくシリア
ルデータを確実に読取ることができ、しかも安価なサン
プリング信号発生装置を提供することを目的としてなさ
れたものである。

〔課題を解決するための手段〕

本発明に係るサンプリング信号発生装置は、シリアルデ
ータの立上りおよび立下りに応じてクリア信号を発生す
る手段と、このクリア信号によりトリガ信号を発生する
手段と、このトリガ信号により出力パルスを所定時間の
間発生する第１のパルス発生手段と、この第１のパルス
発生手段からの出力パルスによりサンプリング信号を所
定時間の間出力する第２のパルス発生手段とを備え、こ
の第２のパルス発生手段の出力信号はトリガ信号として
上記第１のパルス発生手段へ入力されることを特徴とし
ている。

〔作用〕

第１のパルス発生手段は、トリガ信号発生手段または第
２のパルス発生手段から入力されるトリガ信号により、
出力パルスを発生する。第２のパルス発生手段はこの出
力パルスによりサンプリング信号を発生する。すなわち
第２のパルス発生手段は、シリアルデータの立上りまた
は立下り時、トリガ信号発生手段により発生するトリガ
信号によりサンプリング信号を発生し、シリアルデータ
の立上りと立下りの間において、第２のパルス発生手段
により発生するトリガ信号によりサンプリング信号を発
生する。

〔実施例〕

以下図示実施例により本発明を説明する。

第１図は本発明の一実施例装置を示し、本装置はクリア
信号発生回路１０と、トリガ信号発生回１ｍ２０と、第
１のワンショットマルチバイブレータ３０と、第２のワ
ンショットマルチバイブレーク４０とを備える。シリア
ルデータはクリア信号発生回路１０に入力され、後述す
るように、このシリアルデータの立上りおよび立下りに
応じて、第２のワンショットマルチバイブレータ４０か
らサンプリング信号が出力される。データ読取り側のコ
ンピュータ（図示せず）は、このサンプリング信号に同
期してシリアルデータを読取るように構成されている。

シリアルデータは第２図に示すように「１」または「０
」を示すデジタルデータである。クリア信号発生回路ｌ
Ｏは、ＥＸＯＲゲート１１とＣＲ遅延回路１２とＮＯＴ
ゲート１３とを有する。遅延回路１２はコンデンサと抵
抗とからなり、シリアルデータを、これらコンデンサの
容量と抵抗の大きさの積により定まる時間だけ遅延させ
て、ＥＸＯＲゲート１１へ出力する。すなわちシリアル
データは、ＥＸＯＲゲート１１の一方の入力端子にＣＲ
遅延回路１２を介して入力され、またＥＸＯＲゲー）１
１の他方の入力端子に直接入力される。したがってＥＸ
ＯＲゲート１１の出力端子からは、シリアルデータとこ
のシリアルデータを遅延回路１２により遅延された信号
との差に対応した幅を有するパルス信号が出力される。

ＥＸＯＲゲート１１の出力端子はＮＯＴゲート１３の入
力端子に接続されており、ＮＯＴゲート１３はＥＸＯＲ
ゲー）１１から入力されたパルス信号を反転させ、第２
図に示すように、クリア信号Ｃとして出力する。ＮＯＴ
ゲート１３の出力端子は、第１および第２のワンショッ
トマルチバイブレーク３０．４０のクリア端子３１．４
１にそれぞれ接続される。

ＥＸＯＲゲート１１の出力端子は、また、トリガ信号発
生回路２０のＣＲ遅延回路２１に接続される。トリガ信
号発生回路２０は、ＣＲ遅延回路２１と、ＯＲゲート２
２とを有する。ＯＲゲート２２の一方の入力端子にはＣ
Ｒ遅延回路２１が接続され、またＯＲゲート２２の他方
の入力端子には第２のワンショットマルチバイブレーク
４０の出力端子４３が接続される。ＯＲゲート２２の出
力端子は第１のワンショットマルチバイブレータ３０の
入力端子３２に接続される。

遅延回路２１はコンデンサと抵抗とからなり、ＥＸＯＲ
ゲート１１の出力信号を、これらコンデンサの容量と抵
抗の大きさの積により定まる時間だけ遅延させて、ＯＲ
ゲート２２へ出力する。この信号は、第２図に示すよう
に、クリア信号Ｃよりも所定時間だけ遅延したパルス信
号Ａである。

したがってＯＲゲート２２は、ＥＸＯＲゲート１１の出
力信号を所定時間だけ遅延させた信号Ａ、または第２の
ワンショットマルチバイブレータ４０の出力信号を、第
２図に示すようにトリガ信号Ｂとして第１のワンショッ
トマルチバイブレータ３０へ出力する。

第１のワンショットマルチバイブレータ３０は、ＯＲゲ
ート２２からトリガ信号Ｂを入力された時、第２図に示
すように、所定時間の幅を有するパルス信号りを出力す
る。この出力パルスＤの時間幅は抵抗３５とコンデンサ
３６により定められる。

第１のワンショットマルチバイブレータ３０の出力端子
３３は、第２のワンショットマルチバイブレーク４０の
入力端子４２に接続されており、パルス［Ｄは第２のワ
ンショットマルチバイブレーク４０に入力される。

第２のワンショットマルチバイブレータ４０は、この出
力パルスＤによりサンプリング信号を出力する。このサ
ンプリング信号の時間幅は、抵抗４５とコンデンサ４６
により定められる。出力端子４３は上述したようにトリ
ガ信号発生回路２０のＯＲゲート２２のひとつの入力端
子に接続され、したがってサンプリング信号と同じ信号
がＯＲゲート２２へも出力される。

なお、第１および第２のワンショットマルチバイブレー
ク３０．４０の電源端子３４．４４には、それぞれ電源
３７．４７が接続される。

本実施例の作用を第２図により説明する。

シリアルデータは「ｌ」または「０」のデジタル信号で
あり、このシリアルデータの立上り５１に応じて、クリ
ア信号発生回路１０は所定の時間幅Ｔを有するクリア信
号Ｃを出力し、またトリガ信号発生回路２０の遅延回路
２１はパルスＡを出力する。このパルスＡに従ってＯＲ
ゲート２２はパルスＢを出力する。第１のワンショット
マルチバイブレータ３０は、クリア信号ＣがｒＱＪから
「１」へ立上がった後、トリガ信号すなわちパルスＢの
立下り５２によってパルスＤを出力する。

この出力パルスＤは第２のワンショットマルチバイブレ
ータ４０に入力され、その立下り５３に同期して第２の
ワンショットマルチバイブレーク４０はサンプリング信
号５４を出力する。

このサンプリング信号５４は読取り側のコンピュータに
入力され、このコンピュータはシリアルデータ「１」を
読取る。またこのサンプリング信号５４は第１のワンシ
ョットマルチバイブレーク３０のＯＲゲート２２へも出
力され、これによりＯＲゲート２２はサンプリング信号
と同じ時間幅のパルスＢをトリガ信号として出力する。

なお、この図示例において、このパルスＢの出力の間に
シリアルデータが「０」へ立下ってクリア信号Ｃ（符号
５５で示す）が出力されており、このクリア信号Ｃによ
り、サンプリング信号は立下り（符号５６で示す）、ま
たパルスＢも立下る。

さて、クリア信号Ｃ（符号５５で示す）により、再びパ
ルスＡが出力され、これにより第１のワンショットマル
チバイブレータ３０には、ＯＲゲート２２からトリガ信
号すなわちパルスＢが人力される。したがって第１のワ
ンショットマルチバイブレータ３０は再びパルスＤを出
力し、このパルスＤの立下り５７に同期して第２のワン
ショットマルチバイブレータ４０はサンプリング信号５
日を出力する。これにより、コンピュータはシリアルデ
ータ「０」を読取る。また、このサンプリング信号５７
と同じパルスＢ（符号５９で示す）がＯＲゲート２２か
ら出力され、このパルスＢの立下りにより、第１のワン
ショットマルチバイブレータ３０はパルスＤを出力する
。このパルスＤの立下り６１によりサンプリング信号が
発生し、コンピュータはシリアルデータ「０」を読取る
。

しかして、シリアルデータの立上りあるいは立下りがな
い間、第２のワンショットマルチバイブレータ４０から
出力されるサンプリング信号と同じ幅のパルス信号がト
リガ信号Ｂとして第１のワンショットマルチバイブレー
タ３０に入力され、これにより第１のワンショットマル
チバイブレーク３０はパルスＤを出力し、第２のワンシ
ョットマルチバイブレーク４０はサンプリング信号を出
力する。

以下同様にして、シリアルデータの立上りまたは立下り
時、第２のワンショットマルチバイブレータ４０は、ト
リガ信号発生回路２０により発生するトリガ信号Ｂの作
用によってサンプリング信号を発生し、また、シリアル
データの立上りと立下りの間において、第２のワンショ
ットマルチバイブレーク４０は、サンプリング信号によ
って発生するトリガ信号Ｂ（例えば符号５９により示す
）によりサンプリング信号を発生する。

以上のように本実施例は、シリアルデータが、その立上
りおよび立下りに同期して発生するパルス信号により読
込まれ、また立上りおよび立下りがない時はサンプリン
グ信号によって発生するパルス信号により読込まれるよ
うに構成されている。

したがって、出力側および入力端コンピュータに、同じ
温度特性を有する高性能な発振器をそれぞれ設ける必要
がないので、システム全体を安価なものにすることがで
きる。さらに、本実施例装置はデジタル制御を行うもの
であるから、温度による影響が少なく、信頼性が高い。

なお、サンプリング信号のデユーティ比は抵抗４５の大
きさとコンデンサ４６の容量により任意に定められる。

〔発明の効果〕

以上のように本発明によれば、発振器の温度特性に依存
することなくシリアルデータを確実に読取ることができ
、しかも安価なサンプリング信号発生装置特別を得るこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は各信
号を示すシーケンス図である。 １０・・・クリア信号発生回路 ２０・・・トリガ信号発生回路 ３０・・・第１のワンショットマルチバイブレータ ４０・′・・第２のワンショットマルチバイブレーク 第 図

Claims (1)

【特許請求の範囲】
1. （１）シリアルデータを読取るためのサンプリング信号
   を発生する装置であって、シリアルデータの立上りおよ
   び立下りに応じてクリア信号を発生する手段と、このク
   リア信号によりトリガ信号を発生する手段と、このトリ
   ガ信号により出力パルスを所定時間の間発生する第１の
   パルス発生手段と、この第１のパルス発生手段からの出
   力パルスによりサンプリング信号を所定時間の間出力す
   る第２のパルス発生手段とを備え、この第２のパルス発
   生手段の出力信号はトリガ信号として上記第１のパルス
   発生手段へ入力されることを特徴とするサンプリング信
   号発生装置