JPS6311689B2 - - Google Patents
Info
- Publication number
- JPS6311689B2 JPS6311689B2 JP56076983A JP7698381A JPS6311689B2 JP S6311689 B2 JPS6311689 B2 JP S6311689B2 JP 56076983 A JP56076983 A JP 56076983A JP 7698381 A JP7698381 A JP 7698381A JP S6311689 B2 JPS6311689 B2 JP S6311689B2
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- phase
- pulse generator
- output
- phase adjuster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000010363 phase shift Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は電算機等において使用されるクロツク
パルス位相調整回路に関する。
パルス位相調整回路に関する。
一般に電算機においては、複数種のクロツクパ
ルスを備え、電算機装置の作動における基準信号
とする他、装置の余裕度試験等に使用する。
ルスを備え、電算機装置の作動における基準信号
とする他、装置の余裕度試験等に使用する。
従来複数種のクロツクパルスを発生するクロツ
クパルス発生器において、複数のクロツクパルス
発生器はそれぞれ相異なれる繰返し周波数を持
ち、該クロツクパルス発生器の原発振と一定の位
相差を持つ複数のクロツクパルスを出力するの
で、周波数を切替えるため、クロツクパルス発生
器を選択した場合において、伝送系の周波数特性
により遅延時間が変化し当初設定した一定の位相
差に対し位相ずれが生ずる場合がある。この位相
ずれが発生すると装置作動の余裕度について誤測
定を起す他、位相ずれの値が大きいときは装置の
誤動作を起す等の欠点を有していた。
クパルス発生器において、複数のクロツクパルス
発生器はそれぞれ相異なれる繰返し周波数を持
ち、該クロツクパルス発生器の原発振と一定の位
相差を持つ複数のクロツクパルスを出力するの
で、周波数を切替えるため、クロツクパルス発生
器を選択した場合において、伝送系の周波数特性
により遅延時間が変化し当初設定した一定の位相
差に対し位相ずれが生ずる場合がある。この位相
ずれが発生すると装置作動の余裕度について誤測
定を起す他、位相ずれの値が大きいときは装置の
誤動作を起す等の欠点を有していた。
本発明は上記欠点を解決し、遅延時間特性の異
なる複数の伝送系において、クロツク周波数を切
替えたときにも、位相ずれを起さないようにする
ことを目的とし、そしてそのため本発明のクロツ
クパルス位相調整回路は繰返し周波数の異なる複
数のクロツクパルス発生器と、伝送系毎にもうけ
られ該複数のクロツクパルス発生器のうちの基準
クロツクパルス発生器からの出力クロツクパルス
の位相を調整する基準位相調整器と、上記基準ク
ロツクパルス発生器以外のクロツクパルス発生器
に対応して上記伝送系毎にもうけられ当該クロツ
クパルス発生器からの出力クロツクパルスの位相
を調整するとともにその出力を対応する伝送系の
基準位相調整器に送出する個別位相調整器と、上
記複数のクロツクパルス発生器のいずれかを選択
して上記基準位相調整器または個別位相調整器の
いずれかに当該選択されたクロツクパルス発生器
からの出力クロツクパルスを送出せしめる切替回
路とをもうけたことを特徴とする。
なる複数の伝送系において、クロツク周波数を切
替えたときにも、位相ずれを起さないようにする
ことを目的とし、そしてそのため本発明のクロツ
クパルス位相調整回路は繰返し周波数の異なる複
数のクロツクパルス発生器と、伝送系毎にもうけ
られ該複数のクロツクパルス発生器のうちの基準
クロツクパルス発生器からの出力クロツクパルス
の位相を調整する基準位相調整器と、上記基準ク
ロツクパルス発生器以外のクロツクパルス発生器
に対応して上記伝送系毎にもうけられ当該クロツ
クパルス発生器からの出力クロツクパルスの位相
を調整するとともにその出力を対応する伝送系の
基準位相調整器に送出する個別位相調整器と、上
記複数のクロツクパルス発生器のいずれかを選択
して上記基準位相調整器または個別位相調整器の
いずれかに当該選択されたクロツクパルス発生器
からの出力クロツクパルスを送出せしめる切替回
路とをもうけたことを特徴とする。
以下、図面によつて本発明の一実施例について
詳細に説明する。第１図は従来のクロツクパルス
位相調整回路の構成図を示し、クロツクパルス発
生器１１，１２および１３の何れか１つを切換回
路１４にて選択して出力する。例えば可変遅延回
路よりなる位相調整器１５によりクロツクパルス
発生器１１より1τ遅れた信号を出力Ａに送出し、
同じく位相調整器１６により2τ遅れた信号を出力
Ｂに送出するように調整を施す。その後、切換信
号によりクロツクパルス発生器１２を選択すると
先のクロツクパルス発生器１１と繰返し周波数が
異なるので、それぞれ伝送系による遅延時間が異
なり、出力ＡおよびＢにおいて当初設定した1τお
よび2τの値について厳密な位相差を保持できなく
なる。従来はクロツクパルスの周波数が低かつた
ので、この現象が目立なかつたが、電算機の進歩
に伴つてクロツクパルスの繰返し周波数がより高
くなつたため、出力ＡおよびＢにおける位相差の
ずれが無視できなかつたことに起因している。
詳細に説明する。第１図は従来のクロツクパルス
位相調整回路の構成図を示し、クロツクパルス発
生器１１，１２および１３の何れか１つを切換回
路１４にて選択して出力する。例えば可変遅延回
路よりなる位相調整器１５によりクロツクパルス
発生器１１より1τ遅れた信号を出力Ａに送出し、
同じく位相調整器１６により2τ遅れた信号を出力
Ｂに送出するように調整を施す。その後、切換信
号によりクロツクパルス発生器１２を選択すると
先のクロツクパルス発生器１１と繰返し周波数が
異なるので、それぞれ伝送系による遅延時間が異
なり、出力ＡおよびＢにおいて当初設定した1τお
よび2τの値について厳密な位相差を保持できなく
なる。従来はクロツクパルスの周波数が低かつた
ので、この現象が目立なかつたが、電算機の進歩
に伴つてクロツクパルスの繰返し周波数がより高
くなつたため、出力ＡおよびＢにおける位相差の
ずれが無視できなかつたことに起因している。
第２図は本発明の一実施例によるクロツクパル
ス位相調整回路を示す。従来の回路に加えてクロ
ツクパルス発生器１２および１３に対応する可変
遅延回路による位相調整器１７，１８，１９およ
び２０を設け、これ等を選択するため例えば
AND（論理積）回路２１，２１ａ，２１ｂ，２１
ｃおよび２１ｅならびにOR（論理和）回路２２
および２２ａ、更に切替回路１４ａを備える。
ス位相調整回路を示す。従来の回路に加えてクロ
ツクパルス発生器１２および１３に対応する可変
遅延回路による位相調整器１７，１８，１９およ
び２０を設け、これ等を選択するため例えば
AND（論理積）回路２１，２１ａ，２１ｂ，２１
ｃおよび２１ｅならびにOR（論理和）回路２２
および２２ａ、更に切替回路１４ａを備える。
先ず切替信号にてクロツクパルス発生器１１を
選択し、同時にAND回路２１および２１ｃをオ
ンとし、OR回路２２および２２ａを通じて得ら
れる信号より出力ＡおよびＢの位相を位相調整器
１５および１６の遅延時間にもとづいて調整し、
所定のクロツクパルス出力とする。次にクロツク
パルス発生器１２を選択し、同時にAND２１ａ
および２１ｄをオンとし、出力ＡおよびＢの位相
を位相調整器１７および１９により調整する。更
にクロツクパルス発生器１３を選択し同時に
AND２１ｂおよび２１ｅをオンとして、出力Ａ
およびＢの位相を位相調整器１８および２０によ
り調整する。以上の調整を施して出力Ａおよび出
力Ｂにおいて各クロツクパルス発生器より1τおよ
び2τ遅れのクロツクパルスが得られるようにした
後は、何れのクロツクパルス発生器を選択してク
ロツクパルスの繰返し周波数が変つても、それぞ
れの周波数に対して位相調整器が備つて、周波数
毎に遅延時間が調整されているので、設定した位
相1τおよび2τに対し位相ずれが生ずることなく、
出力ＡおよびＢが得られる。
選択し、同時にAND回路２１および２１ｃをオ
ンとし、OR回路２２および２２ａを通じて得ら
れる信号より出力ＡおよびＢの位相を位相調整器
１５および１６の遅延時間にもとづいて調整し、
所定のクロツクパルス出力とする。次にクロツク
パルス発生器１２を選択し、同時にAND２１ａ
および２１ｄをオンとし、出力ＡおよびＢの位相
を位相調整器１７および１９により調整する。更
にクロツクパルス発生器１３を選択し同時に
AND２１ｂおよび２１ｅをオンとして、出力Ａ
およびＢの位相を位相調整器１８および２０によ
り調整する。以上の調整を施して出力Ａおよび出
力Ｂにおいて各クロツクパルス発生器より1τおよ
び2τ遅れのクロツクパルスが得られるようにした
後は、何れのクロツクパルス発生器を選択してク
ロツクパルスの繰返し周波数が変つても、それぞ
れの周波数に対して位相調整器が備つて、周波数
毎に遅延時間が調整されているので、設定した位
相1τおよび2τに対し位相ずれが生ずることなく、
出力ＡおよびＢが得られる。
以上説明したように本発明によれば、位相調整
すべきクロツク発生回路に対応して、各伝送系毎
に位相調整回路をもうけるようにしたので基準ク
ロツクとの位相を正確に合わせることが可能とな
り、その効果はきわめて大である。
すべきクロツク発生回路に対応して、各伝送系毎
に位相調整回路をもうけるようにしたので基準ク
ロツクとの位相を正確に合わせることが可能とな
り、その効果はきわめて大である。
第１図は従来におけるクロツクパルス発生回路
の構成図を示し、第２図は本発明の一実施例にお
けるクロツクパルス発生回路の構成図を示す。 １１，１２および１３はクロツクパルス発生
器、１４および１４ａは切換回路、１５，１６，
１７，１８，１９および２０は位相調整器であ
る。
の構成図を示し、第２図は本発明の一実施例にお
けるクロツクパルス発生回路の構成図を示す。 １１，１２および１３はクロツクパルス発生
器、１４および１４ａは切換回路、１５，１６，
１７，１８，１９および２０は位相調整器であ
る。
Claims (1)
- １ 繰返し周波数の異なる複数のクロツクパルス
発生器と、伝送系毎にもうけられ該複数のクロツ
クパルス発生器のうちの基準クロツクパルス発生
器からの出力クロツクパルスの位相を調整する基
準位相調整器と、上記基準クロツクパルス発生器
以外のクロツクパルス発生器に対応して上記伝送
系毎にもうけられ上記基準位相調整器の特性の補
償を行なう様に当該クロツクパルス発生器からの
出力クロツクパルスの位相を調整するとともにそ
の出力を対応する伝送系の基準位相調整器に送出
する個別位相調整器と、上記複数のクロツクパル
ス発生器のいずれかを選択して上記基準位相調整
器または個別位相調整器のいずれかに当該選択さ
れたクロツクパルス発生器からの出力クロツクパ
ルスを送出せしめる切替回路とをもうけたことを
特徴とするクロツクパルス位相調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56076983A JPS57191727A (en) | 1981-05-21 | 1981-05-21 | Clock pulse phase adjusting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56076983A JPS57191727A (en) | 1981-05-21 | 1981-05-21 | Clock pulse phase adjusting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57191727A JPS57191727A (en) | 1982-11-25 |
| JPS6311689B2 true JPS6311689B2 (ja) | 1988-03-15 |
Family
ID=13621007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56076983A Granted JPS57191727A (en) | 1981-05-21 | 1981-05-21 | Clock pulse phase adjusting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57191727A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205909A (ja) * | 1989-02-03 | 1990-08-15 | Nec Corp | クロック分配装置 |
| JPH0438508A (ja) * | 1990-06-04 | 1992-02-07 | Nec Corp | クロック供給装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4925060A (ja) * | 1972-04-30 | 1974-03-06 | ||
| JPS4960448A (ja) * | 1972-10-11 | 1974-06-12 |
-
1981
- 1981-05-21 JP JP56076983A patent/JPS57191727A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4925060A (ja) * | 1972-04-30 | 1974-03-06 | ||
| JPS4960448A (ja) * | 1972-10-11 | 1974-06-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57191727A (en) | 1982-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1198780A (en) | Self-clocking binary receiver | |
| JP2749325B2 (ja) | 同期装置 | |
| JPS60229521A (ja) | デジタル信号遅延回路 | |
| US4692932A (en) | Triplicated clock distribution device for use when each clock signal comprises a synchonization signal | |
| US6351165B1 (en) | Digital jitter attenuator using an accumulated count of phase differences | |
| US20150280720A1 (en) | Output control circuit for semiconductor apparatus and output driving circuit including the same | |
| EP0049952B1 (en) | Synchronizing circuit | |
| US5394114A (en) | One nanosecond resolution programmable waveform generator | |
| US5280195A (en) | Timing generator | |
| KR970024568A (ko) | 위상 조정 회로, 그 회로를 포함하는 시스템 및 위상 조정 방법 | |
| JPS6311689B2 (ja) | ||
| US6255883B1 (en) | System and method for balancing clock distribution between two devices | |
| US4955040A (en) | Method and apparatus for generating a correction signal in a digital clock recovery device | |
| US4818894A (en) | Method and apparatus for obtaining high frequency resolution of a low frequency signal | |
| JP2872238B2 (ja) | クロツク信号供給装置 | |
| JP2936800B2 (ja) | 信号発生装置 | |
| JP3049579B2 (ja) | 差動ゲートによるタイミング調整回路 | |
| JP3116600B2 (ja) | タイミングジェネレータ | |
| JP2923717B2 (ja) | ジッタ可変型ディジタル位相同期回路 | |
| JP2661117B2 (ja) | クロック位相調整回路 | |
| JP2628182B2 (ja) | アナログーディジタル混成ｉｃ用試験装置 | |
| JPH08179009A (ja) | テスト回路 | |
| JPH08330932A (ja) | 同期回路制御装置 | |
| JPH0578968B2 (ja) | ||
| JPS603221B2 (ja) | クロツク・マ−ジン試験方式 |