JPS603221B2 - クロツク・マ−ジン試験方式 - Google Patents

Description

【発明の詳細な説明】 本発明はクロック・マージン試験方式に関するもので、
特にクロック・パルスの位相を制御することにより一部
の回転のみクロツク・マージンをかけることを可能にし
たものに関する。

従来、データ処理装置をテストしたり或いは故障診断を
行なう場合には、通常動作のときよりもパルスの周波数
をオシレー外こより変化させて行なつていた。

例えば、データ処理装置を出荷テストするような場合に
は、装置全体に対し、通常動作のときよりも周波数の高
いパルスをかけて動作させてみる。

即ちクロツク・マージン・テストを行なう。

この場合に正常に動作するならば、通常のパルスでは充
分な余裕をもって動作することができるので、安心して
出荷することができる。しかしこのようにして充分なテ
ストを行なった上で出荷したものであっても、長時間使
用している間では、例えば素子の劣化等により応答時間
が長くなり、ときたま故障を起すようになる。

このとき通常より遠いパルスで動作させれば、劣化素子
はこの速いパルスによる動作に追従できず、故障状態を
呈するので、これにより劣化素子の存在することがわか
る。また故障発生の場合でも、通常のパルスより低い周
波数のパルスで動作させたとき正常に動作するものであ
れば、これまた劣化素子の存在することがわかる。しか
しながら上記の如く、高速パルス等で装置を駆動する場
合には、オシレータにより発振パルスの周波数を変えて
いたために、データ処理装置全体がこの高速パルス等で
駆動されることになる。

したがって該データ処理装置に劣化等による不良部分が
存在するということがわかっても、それがどこの部分で
あるかという具体的な回路の指摘まではできない欠点が
ある。

したがって本発明はこの問題点を改善することを目的と
し、データ処理装置全体を高速パルス等で駆動してマー
ジンをかける代りに、一部の回路に限定してクロツク・
マージンをかけることにより不良部分を具体的に指摘可
能にしたクロツク・マージン試験方式を提供するもので
あって、複数のフリップフロップを含むデータ処理装置
において、一定周期のクロックを発振する発振器と、夫
々位相調整量を異にされている複数の位相調整器とを設
けるとともに、少なくとも１つのフリップフロップに対
するクロツクとして上記複数の位相調整器の出方の任意
の１つを選択して印加し得るよう構成することにより該
選択したクロツクを印加するフリップフロップとその他
のフリップフロップとの間に見かけ上上記一定周期と異
なる周期のクロックを印加可能としたことを特徴とする
するものである。

以下、本発明の一実施例を、第１図イ乃至へにもとづい
て説明する。

なおイは位相の異なるクロック・パルスを得る回路構成
図を示し、口はデータ処理装置を構成している単位回路
を示し、ハは各位相調整回路より発生されるクロック・
パルスを示し、二は通常の動作状態艶こおけるクロック
・パルスの説明図であり、ホはきびしいクロック・マー
ジンをかけるときのクロック・パルスの状態説明図であ
り、へはゆるいクロツク・マージンをかけるときのクロ
ック・パルスの状態説明図である。図中、１は発振器、
２及び３は位相調整回路、４ーー及至４一４はアンド回
路、５一１及び５一２はオア回路、６は第１フリップ・
フロップ回路、７はＲＡＭ（ＲａｎｄｏｍＡｃｃｓｅｓ
ｓＭｅｍｏｒｙ）、８は論理回路、９は第２フリップ・
フロップ回路である。

上記発振器１は、例えばクロック・パルス発振器であり
、周波数がｆｏのクロック・パルスを発振するものであ
る。

そして位相調整回路２は、発振器１から発生れたクロツ
ク・パルスを、第１図ハにおけるクロック・パルスＣＬ
の状態に位相調整する。また位相調整回路３は、同じく
発振器１から発生されたクロック・パルスを、例えば第
１図ハにおけるクロック・パルスＣＬの状態に位相調整
を行なうものである。したがって、クロツク・パルスＣ
Ｌ２はクロック・パルスＣＬ，より進相状態にある。そ
してこれらのクロツク・パルスＣＬ，及びＣＬはアンド
回路４−１乃至４一４及びオア回路５一１，５一２を経
由して選択的に取出すことができる。また第１図口に示
す回路は、データ処理装置を構成している単位回路を示
すものである。

この場合には、第１フリップ・フロップ回路６と、第２
フリツプ。フロップ回路９と、ＲＡＭ７及び論理回路８
とにより構成されている。例えば、第１フリツプ・フロ
ツプ回路６により制御されたデータにもとづいてＲＡＭ
７をアグセスし、得られたデータが論理回路８により処
理され、その結果が第２フリップ・フロップ回路９を制
御して得られるように構成される。そしてこれらの第１
フリツプ・フロップ回路６及び第２フリップ・フロップ
回路９に印加されるクロック・パルスＣ，及びＣ２は、
それぞれオア回路５一１及び５−２からの出力パルスと
して得られるものを使用する。通常、上記第１フリップ
・フロップ回路６及び第２フリップ・フロップ回路９に
は、クロック・パルスＣ，及びＣ２として、第１図二に
示す如く、同一のクロック・パルスが印加されるように
構成されている。

なおこれらのクロツク・パルスＣ，及びＣ２は、アンド
回路４一１及び４−３に、制御信号○，及び○３を印加
し、第１図ハに示すクロック・パルスＣＬをオア回路５
−１及び５一２を経由して取出したものを使用する。い
ま、きびしいクロツク・マージン・テストを行なう場合
には、アンド回路４−１及び４−４に、制御信号Ｇ，及
びＧ４を印加する。

これにより、オア回路５一１から出力されて第１フリッ
プ・フロップ回路６に印加されるクロツク・パルスＣ，
は位相調整回路２から発生されるクロック・パルスＣＬ
であり、同様に第２フリップ・フロツプ回路９に印加さ
れるクロツク・パルスＣ２は位相調整回路３から発生さ
れるクロック・パルスＣＬである。したがって上記各フ
リツプ・フロップ回路６及び９に印加されるクロック・
パルスＣ，及びＣ２は、第１図木に示す如き状態になる
。

そしてクロツク・パルスＣ２はクロツク・パルスＣ，よ
り進相しているために、クロツク・パルスＣ，がまず第
１フリツプ・フロツプ回路６に印加されたあと、時間Ｌ
後において第２フリップ・フロツプ回路９にクロック・
パルスＣ２が印加加される。

そしてクロック・パルスＣ，の間隔は、時間Ｔ，であり
Ｔ，〉Ｔ２であるので、もしも第１フリツプ・フロップ
回路６及び第２フリツプ・フロツプ回路９が同一のタイ
ミングのクロツク・パルスＣ，，Ｃ２により制御される
場合に比較して、より短時間で第２フリップ・フロップ
回路９が制御されることになる。換言すれば、ＲＡＭ７
や論理回路８に性能の劣化がない場合には、第１フリツ
プ・フロツプ回路６にクロック・パルスＣ，が印加され
、時間Ｌ後に第２フリップ・フロツプ回路９にクロツク
・パルスＣ２が印加されても、この単位回路は正常な動
作を行なうことができる。

しかしながら、上記ＲＡＭ７や論理回路８に劣化が生じ
ている場合には、第２フリップ・フロツプ回路９にもク
ロツク・パルスＣ，を印加して、上記ＲＡＭ７や論理回
路８を時間Ｔ，の間では正常に動作することが可能であ
っても、第２フリップ・フロツプ回路９に上記クロツク
・パルスＣ２を印加して、時間Ｌ後に、これを制御した
ときはもはや動作が遅くなっており、正常に動作するこ
とはできない。このようにして短かい時間間隔のクロツ
ク・パルスで制御することにより、通常のクロック・パ
ルスでは正常に動作したものであっても、不良個所を発
見することが可能になる。

なお時間Ｌの値は、クロック・パルスＣ，及びＣ２の位
相を調整することにより適宜適当な値にすることができ
る。また、アンド回路４一２及び４一３に制御信号Ｇ２
及びＧ３を印加し、オア回路５一１から出力されるクロ
ック・パルスＣ，を位相調整回路３から発生されるクロ
ツク・パルスＣＬとし、オア回路５一２から出力される
クロツク・パルスＣ２を位相調整回路２から発生される
クロツク・パルスＣＬとすれば、第１図へに示す如き、
クロック・パルスＣ，及びＣ２が第１フリツプ・フロツ
プ回路６及び第２フリップ・フロツプ回路９にそれぞれ
印加される。

この結果クロック・パルスＣ，が第１フリツプ・フロツ
プ回路６に印加されたあと、時間Ｔ２′後において第２
フリップ・フロップ回路９にクロツク・パルスＣ２が印
加される。したがって第１図二に示した、通常の時間間
隔ＴＩ比して、Ｔ２′＞Ｔ，であるので、この場合はゆ
るい時間間隔で第２フリップ・フロップ回路９が制御可
能になる。これにより故障発生の場合でも、通常のパル
スより低い周波数のパルスで動作させたとき正常に動作
すれば、その区間にこれまた劣化素子の存在することが
わかる。

勿論、この場合は、ＲＡＭ７及び論理回路８の動作時間
が、第１図へに示す、時間△Ｔ（クロツク・パルスＣ，
とクロツク・パルスＣ２との位相時間差）より大きいた
めに、レーシングを生ずることはない。本発明の他の実
施例を第２図イ及び口にもとづき説明する。

１０，１１はそれぞれ周波数の異なるクロック・パルス
を発振する発振器、１２一１及び１２一２はアンド回路
、１３はオア回路、１４乃至２０は位相調整回路、２１
乃至２６はアンド回路、２７，２８はオア回路、Ｍ−１
及びＭ−２はクロック・マージン設定回路である。

第２図に示す実施例においては、２つのクロック・パル
ス発振器、１０及び１１が設けられる。

これらのクロック・パルス発振器；０及び１１はそれぞ
れ周波数の異なるクロック・パルスＰ，及びＰ２を発振
する。そしてそれぞれのクロック・パルスＰ，及びＰ２
はアンド回路１２一１及び１２一２に制御信号Ｇ３及び
Ｇ４を印加することにより外部に送出される。これらの
クロック・パルスＰ，及びＰ２は、また、例えば装置間
の調整のために設けられた位相調整回路１４を経由して
送出される。なお、上記クロック・パルスＰ，及びＰ２
は、アンド回路１２一１及び１２一２のいずれかを開放
することにより、どちらかのクロック・パルスで装置全
体を制御するように構成されている。クロツク・マージ
ン設定回路Ｍ−１は位相調整回路１５，１６及び１７と
、アンド回路２１，２２，２３及びオァ回路２７により
構成されている。

そして上記各位相調整回路１５，１６及び１７はそれぞ
れ位相調整量が異なるように構成されている。またクロ
ツク・マージン設定回路Ｍ−２は、位相調整回路１８，
１９及び２０と、アンド回路２４，２５，２６及びオア
回路２８により構成され、各位相調整回路１８，１９及
び２０はそれぞれ位相調整量が異なるように構成されて
いる。アンド回路２１乃至２６は制御信号Ｇ５乃至Ｇｍ
により制御されるものである。いま、位相調整回路１４
から送出されるクロック・パルス例えばＰ，は、第２図
口に示す如き状態にあるものとする。

そしてクロック・マージン設定回路Ｍ−１における位相
調整回路１５は、クロック・パルスＰ，をクロック・パ
ルスＣ３の状態になるように位相調整し、位相調整回路
１６はクロック・パルスＰ，をクロック・パルスＣ４の
状態になるように位相調整し、また位相調整回路１７は
クロック・パルスＰ，をクロック・パルスちの状態にな
るように位相調整する。したがって、アンド回路２１と
アンド回路２５にそれぞれ制御信号Ｇ５及びＧ９を印加
して、第２図口におけるクロック・パルスＣ３とＣ７を
、上記第１図において説明した如く、使用すれば、クロ
ック・マージン設定回路Ｍ−１及びＭ−２からクロック
・パルスＰ，の周期よりも長い時間の周期を有するクロ
ック・パルスを単位回路間に印加してこれを制御するこ
とができる。

また、アンド回路２ １とアンド回路２６にそれぞれ制
御信号Ｇ５及びＧ，。を印加して、第２図口におけるク
ロック・パルスＣ３とＣ８を使用すれば、単位回絡間に
は、クロツク・パルスＰ，の周期よりも短かし、時間の
周期を有するクロック・パルスを印加してこれを制御す
ることができる勿論、位相調整回路１５，１６，１７及
び１８，１９，２０の位相調整量を適宜選択することに
より、種種の周期のクロック・パルスを得ることができ
る。勿論クロック・パルスＰ，の代りに、第２図口に示
すクロック・パルスＰ２を使用しても同様のことが可能
である。結局、以上説明した如く、本発明によれば、位
相調整回路を設けてその位相調整量を適宜選択すること
により、そのテスト対象あるいは診断対象に応じた単位
回路の状態にもっとも適当な周期のパルスを得ることが
できるので、あるときは早いクロツク・パルスつまり、
きびしいクロツク・マージンで動作させ、またあるとき
は通常の動作のものより遅いクロック・パルスで動作さ
せることができる。したがって回路構成要素の劣化等に
より、通常の動作では長時間に１回程度の故障でもきび
しいクロック・マージンで動作させれば、常時の故障と
同様に発見することも可能になる。また本発明では、装
置全体に同一のクロック・マージンを与えるだけでなく
、装置全体をいくつかの単位回路に分割し、その各各に
、別別に調整されたクロックのうちいずれかを選択して
与えることが可能になるので、その単位回路にもっとも
適当なクロック・マージンを与えることができるととも
に、個個の単位回路のテスト・診断も可能になる。した
がって具体的な不良部分を、正確に、早く発見すること
ができる。なお、第１図で示した単位回路はあくまでも
一例にすぎないものであり、単位回路はこれに限定され
るものではない。

【図面の簡単な説明】

第１図は本発明の一実施例及びその説明図であり、第２
図は他の実施例及びその説明図である。 図中、１は発振器、２及び３は位相調整回路、４ーー乃
至４−４はアンド回路、５一１及び５−２はオア回路、
６は第１フリップ・フロッブ回路、７はＲＡＭ、８は論
理回路、９は第２フリップ・フロップ回路、１０及び１
１は発振器、１２ｕｌ．１２一２はアンド回路、１３は
オア回路、１４乃至２０は位相調整回路、２１乃至２６
はアンド回路、２７，２８はオア回路、Ｍ−１及びＭ２
はクロック・マージン設定回路路をそれぞれ示す。ナー
超 ブＺ地

Claims (1)

【特許請求の範囲】
1. １ 複数のフリツプフロツプを含むデータ処理装置にお
   いて、一定周期のクロツクを発振する発振器と、夫々位
   相調整量を異にされている複数の位相調整器とを設ける
   とともに、少なくとも１つのフリツプフロツプに対する
   クロツクとして上記複数の位相調整器の出力の任意の１
   つを選択して印加し得るよう構成することにより該選択
   したクロツクを印加するフリツプフロツプとその他のフ
   リツプフロツプとの間に見かけ上記一定周期と異なる周
   期のクロツクを印加可能としたことを特徴とするクロツ
   ク・マージン試験方式。