TWI685204B - 時鐘數據恢復電路及通信系統 - Google Patents

時鐘數據恢復電路及通信系統 Download PDF

Info

Publication number
TWI685204B
TWI685204B TW108107921A TW108107921A TWI685204B TW I685204 B TWI685204 B TW I685204B TW 108107921 A TW108107921 A TW 108107921A TW 108107921 A TW108107921 A TW 108107921A TW I685204 B TWI685204 B TW I685204B
Authority
TW
Taiwan
Prior art keywords
signal
latch
clock
output
auxiliary
Prior art date
Application number
TW108107921A
Other languages
English (en)
Other versions
TW202034631A (zh
Inventor
黃志正
Original Assignee
大陸商北京集創北方科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商北京集創北方科技股份有限公司 filed Critical 大陸商北京集創北方科技股份有限公司
Priority to TW108107921A priority Critical patent/TWI685204B/zh
Application granted granted Critical
Publication of TWI685204B publication Critical patent/TWI685204B/zh
Publication of TW202034631A publication Critical patent/TW202034631A/zh

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一種可改善誤碼率的時鐘數據恢復電路，具有：一信號抖動檢測電路，係依一資料輸入信號和一領先時鐘信號、一同步時鐘信號及一落後時鐘信號間之相對相位關係產生一第一向上信號、一第二向上信號、一第一向下信號及一第二向下信號，其中，該領先時鐘信號領先該同步時鐘信號一第一差距時間，且該落後時鐘信號落後該同步時鐘信號一第二差距時間；以及一時鐘產生電路，係依該第二向上信號及該第二向下信號之一統計值決定一對應操作模式，以及在該對應操作模式下依該第一向上信號和該第一向下信號的控制調整該時鐘產生電路所產生的所述同步時鐘信號的頻率，並同時輸出該領先時鐘信號及該落後時鐘信號。

Description

時鐘數據恢復電路及通信系統
本發明係關於一種時鐘數據恢復電路，特別是能夠區別信號抖動原因並據以可改善誤碼率的時鐘數據恢復電路。
高速互連電路的信號經過長距離傳輸以後信號品質往往會有嚴重的損失，且環境雜訊會進一步惡化信號品質，導致接收端恢復資料難度增加。長距離傳輸信號損失一般表現為碼間干擾（ISI），其情形可見於圖1的輸入信號V in和輸出信號V out的相對波形圖中。當傳輸通道頻寬不足以傳輸具有一高資料率的輸入信號V in時，輸出信號V out會無法在單個信號週期內完好的建立其應有的電位，其情形如圖1之時間t1及 t2處所示。
當通道頻寬進一步變小，輸出信號V out有可能會在兩個週期的時間內也無法建立，將會產生更複雜的碼間干擾現象並帶來更大的時間偏差，從而導致輸出信號V out的品質進一步的惡化，甚至使輸出信號V out無法在一個週期內超過V0/2，從而使得輸出信號V out無法正常恢復。為了解決碼間干擾的問題，一般會在輸出端進行預加重以及在輸入接收端做等化（equalization）補償，其原理均為增加高頻增益，以補償通道的高頻損失。然而，過度的增加高頻增益，使得信號高頻部分過補償也會導致信號抖動變差，並且也會造成功耗的浪費。
另一個影響傳輸信號性能的因素就是雜訊，在信號產生、傳送以及接收的過程中，都會有雜訊引入從而導致信號品質變差。當輸入信號雜訊較大的時候，須增加時鐘資料恢復電路（CDR）模組頻寬以跟蹤輸入信號的抖動，從而正確的恢復信號。但時鐘資料恢復電路模組的頻寬增加也會導致時鐘資料恢復電路模組本身的抖動變大，從而影響誤碼率。
碼間干擾和雜訊都影響信號品質，但是兩者的解決方法並不一樣。而且高速互連設備的通道環境並不是一成不變的，如網路介面、視頻界面等，不同的用戶所用的連線材質以及連線長度都很不一樣，工作的環境也不相同，無法使用完全相同的配置解決所有的使用者需求。
為解決上述問題，本領域亟需一新穎的可改善誤碼率的時鐘數據恢復電路。
本發明之目的在於提供一種可改善誤碼率的時鐘數據恢復電路，其可透過產生同步時鐘信號之領先信號和落後信號，及利用所述領先信號和落後信號與一資料輸入信號間之相對相位關係來判斷該資料輸入信號之抖動原因，並根據該抖動原因調整一等化電路或一電路頻寬，達到最優的接收端配置，從而使誤碼率降到最低。
為達上述目的，一種可改善誤碼率的時鐘數據恢復電路乃被提出，其具有：
一信號抖動檢測電路，係依一資料輸入信號和一領先時鐘信號、一同步時鐘信號及一落後時鐘信號間之相對相位關係產生一第一向上信號、一第二向上信號、一第一向下信號及一第二向下信號，其中，該領先時鐘信號領先該同步時鐘信號一第一差距時間，且該落後時鐘信號落後該同步時鐘信號一第二差距時間，其中，該第一向上信號係用以代表該同步時鐘信號是否落後該資料輸入信號，該第二向上信號係用以代表該領先時鐘信號是否落後該資料輸入信號，該第一向下信號係用以代表該同步時鐘信號是否領先該資料輸入信號，及該第二向下信號係用以代表該落後時鐘信號是否領先該資料輸入信號；以及
一時鐘產生電路，係用以依該第二向上信號及該第二向下信號之一統計值決定一對應操作模式，當該統計值超過一預設值時，該對應操作模式為一雜訊操作模式，當該統計值未超過該預設值時，該對應操作模式為一碼間干擾操作模式，以及用以在該對應操作模式下依該第一向上信號和該第一向下信號的控制調整該時鐘產生電路所產生的所述同步時鐘信號的頻率，並同時輸出該領先時鐘信號及該落後時鐘信號。
在一實施例中，當該對應操作模式為該碼間干擾操作模式時，該時鐘產生電路調整一等化器電路，以及當該對應操作模式為該雜訊操作模式時，該時鐘產生電路調整一電路頻寬。
在一實施例中，該時鐘產生電路包括一第一延時單元及一第二延時單元以提供所述的第一差距時間和第二差距時間。
在一實施例中，該統計值係在一預定期間內的累計值。
在一實施例中，該信號抖動檢測電路具有一第一閂鎖器、一第一輔助閂鎖器、一第二閂鎖器、一第二輔助閂鎖器、一第三閂鎖器、一第三輔助閂鎖器、一第四閂鎖器、一第四輔助閂鎖器、一第一互斥或閘、一第一輔助互斥或閘、一第二互斥或閘及一第二輔助互斥或閘，其中，該第一閂鎖器、該第二閂鎖器、該第二輔助閂鎖器、該第四閂鎖器和該第四輔助閂鎖器均係由該同步時鐘信號的上升沿觸發，該第三閂鎖器係由該同步時鐘信號的下降沿觸發，該第一輔助閂鎖器係由該領先時鐘信號的下降沿觸發，及該第三輔助閂鎖器係由該落後時鐘信號的下降沿觸發；該第一閂鎖器的輸入端係與該資料輸入信號耦接，而其輸出端提供一第一輸出信號；該第二閂鎖器的輸入端係與該第一輸出信號耦接，而其輸出端提供一第二輸出信號；該第三閂鎖器的輸入端係與該資料輸入信號耦接，而其輸出端提供一第三輸出信號；該第四閂鎖器的輸入端係與該第三輸出信號耦接，而其輸出端提供一第四輸出信號；該第一輔助閂鎖器的輸入端係與該資料輸入信號耦接，而其輸出端係耦接至該第二輔助閂鎖器；該第二輔助閂鎖器的輸入端係與該第一輔助閂鎖器的輸出端耦接，而其輸出端提供一第五輸出信號；該第三輔助閂鎖器的輸入端係與該資料輸入信號耦接，而其輸出端係耦接至該第四輔助閂鎖器；該第四輔助閂鎖器的輸入端係與該第三輔助閂鎖器的輸出端耦接，而其輸出端提供一第六輸出信號；該第一互斥或閘的兩輸入端分別與該第二輸出信號及該第四輸出信號耦接，而其輸出端提供該第一向上信號；該第一輔助互斥或閘的兩輸入端分別與該第二輸出信號及該第五輸出信號耦接，而其輸出端提供該第二向上信號；該第二互斥或閘的兩輸入端分別與該第一輸出信號及該第四輸出信號耦接，而其輸出端提供該第一向下信號；以及該第二輔助互斥或閘的兩輸入端分別與該第一輸出信號及該第六輸出信號耦接，而其輸出端提供該第二向下信號。
此外，本發明進一步提出一種通信系統，其具有如前述之可改善誤碼率的時鐘數據恢復電路以降低通信誤碼率。
為使  貴審查委員能進一步瞭解本發明之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如後。
請參照圖2，其繪示本發明可改善誤碼率的時鐘數據恢復電路之一實施例示意圖。
如圖2所示，一時鐘數據恢復電路100包括一信號抖動檢測電路110及一時鐘產生電路120，其中，當時鐘數據恢復電路100處於鎖定狀態時，一同步時鐘信號CKS之下降沿會與一資料輸入信號DIN之一翻轉沿對齊。
信號抖動檢測電路110係依資料輸入信號DIN和一領先時鐘信號CKS_LEAD、同步時鐘信號CKS及一落後時鐘信號CKS_LAG間之相對相位關係產生一第一向上信號UP、一第二向上信號UPL、一第一向下信號DN及一第二向下信號DNL，其中，領先時鐘信號CKS_LEAD領先同步時鐘信號CKS一第一差距時間，且落後時鐘信號CKS_LAG落後同步時鐘信號CKS一第二差距時間，因此，當UP=1(高電位)時，表示CKS落後DIN，而當UPL=1(高電位)時，表示領先時鐘信號CKS_LEAD落後資料輸入信號DIN，亦即CKS落後DIN過多；以及當DN=1(高電位)時，表示CKS領先DIN，而當DNL=1(高電位)時，表示落後時鐘信號CKS_LAG領先資料輸入信號DIN，亦即CKS領先DIN過多。
時鐘產生電路120係依第二向上信號UPL及第二向下信號DNL之一統計值決定一對應操作模式，當該統計值超過一預設值時，該對應操作模式為一雜訊操作模式，當該統計值未超過該預設值時，該對應操作模式為一碼間干擾操作模式，以及在該對應操作模式下依第一向上信號UP和第一向下信號DN的控制調整時鐘產生電路120所產生的同步時鐘信號CKS的頻率，並同時輸出領先時鐘信號CKS_LEAD及落後時鐘信號CKS_LAG。
以下將說明本發明的原理：
時鐘資料恢復電路100之資料信號抖動原因係由一碼間干擾及/或一雜訊所造成。碼間干擾和雜訊雖然都會對接收端的信號品質產生影響，但是兩者對信號品質影響的方式是不太相同的：(1)碼間干擾完全是由通道損失和資料序列所決定的，因此，碼間干擾產生的抖動是有規律的，在發送同樣資料的流程中，每一拍信號的抖動大小和方向都是一致的；(2)而雜訊對資料信號的影響則完全是隨機的，在同樣的資料序列中，每一拍資料抖動的大小和方向都可能不一樣。
通道建立時，資料接收工作模式保持與原先一致，並先讓時鐘資料恢復電路進入鎖定狀態。請一併參照圖3及圖4，其中，圖3繪示一開關式鑒相器電路；以及圖4繪示圖3之開關式鑒相器電路之一工作波形圖。
如圖3所示，該開關式鑒相器電路包括一第一閂鎖器111、一第二閂鎖器112、一第三閂鎖器113、一第四閂鎖器114、一第一互斥或閘115及一第二互斥或閘116，其中，第一閂鎖器111、第二閂鎖器112和第四閂鎖器114均係由同步時鐘信號CKS的上升沿觸發，而第三閂鎖器113則係由同步時鐘信號CKS的下降沿觸發；第一閂鎖器111的輸入端係與資料輸入信號DIN耦接，而其輸出端提供一第一輸出信號Q1；第二閂鎖器112的輸入端係與第一輸出信號Q1耦接，而其輸出端提供一第二輸出信號Q2；第三閂鎖器113的輸入端係與資料輸入信號DIN耦接，而其輸出端提供一第三輸出信號Q3；第四閂鎖器114的輸入端係與第三輸出信號Q3耦接，而其輸出端提供一第四輸出信號Q4；第一互斥或閘115的兩輸入端分別與第二輸出信號Q2及第四輸出信號Q4耦接，而其輸出端提供第一向上信號UP；第二互斥或閘116的兩輸入端分別與第一輸出信號Q1及第四輸出信號Q4耦接，而其輸出端提供第一向下信號DN。DIN與CKS、Q1、Q2、Q3及Q4的相對關係如圖4所示。
當時鐘資料恢復電路操作於鎖定狀態時，同步時鐘信號CKS的下降沿會與資料輸入信號DIN的翻轉沿對齊，從而保證在同步時鐘信號CKS上升沿采資料的時候有最大的裕度。因為同步時鐘信號CKS的下降沿與資料輸入信號DIN的翻轉沿對齊，所以同步時鐘信號CKS下降沿採樣資料輸入信號DIN時有可能采到輸入信號DIN翻轉之前的資料也有可能採樣到資料輸入信號DIN翻轉之後的資料，當不考慮非理想效應時兩者出現的概率基本一致。
時鐘資料恢復電路會促使同步時鐘信號CKS去跟蹤資料輸入信號DIN的抖動，但如果資料輸入信號DIN的抖動是由碼間干擾引起的，傳統設計的同步時鐘信號CKS並無法判斷，其結果會導致同步時鐘信號CKS的變化方向與碼間干擾的方向相反，從而加大了誤碼率；而如果資料輸入信號DIN的抖動是由雜訊引起的，則需要同步時鐘信號CKS能夠快速跟蹤資料輸入信號DIN的變化。也就是說，碼間干擾和雜訊對時鐘資料恢復電路回應頻寬的要求並不一致，如果抖動是碼間干擾引起的，時鐘資料恢復電路儘量不去跟蹤，而抖動如果是雜訊引起的，時鐘資料恢復電路應該盡可能的跟蹤上。
當抖動原因為碼間干擾時，時鐘資料恢復電路進行電路的等化補償；以及當抖動原因為雜訊時，時鐘資料恢復電路則調整電路頻寬。
本發明通過檢測信號的抖動特性並記錄，然後在數位電路中統計並分析其抖動原因為碼間干擾還是雜訊，如果為碼間干擾則調整前端放大電路的等化器特性或者如果傳輸協定有反向傳輸指令的功能可以調整發送級的預加重特性，如果是雜訊則調整時鐘資料恢復電路的頻寬使時鐘資料恢復電路能更好的跟蹤資料輸入信號。
本發明在同步時鐘前後分別加上延時單元121、122以提供所述的第一差距時間和第二差距時間，如圖5所示，從而產生領先時鐘信號CKS_LEAD及落後時鐘信號CKS_LAG，其中，延時單元121、122的延時均可調整以滿足不同的應用需求和達到最優的效果，其時鐘波形關係如圖6所示。
請參照圖7，其繪示圖2之信號抖動檢測電路110之一實施例方塊圖。如圖7所示，信號抖動檢測電路110具有一第一閂鎖器111、一第一輔助閂鎖器111a、一第二閂鎖器112、一第二輔助閂鎖器112a、一第三閂鎖器113、一第三輔助閂鎖器113a、一第四閂鎖器114、一第四輔助閂鎖器114a、一第一互斥或閘115、一第一輔助互斥或閘115a、一第二互斥或閘116及一第二輔助互斥或閘116a，其中，第一閂鎖器111、第二閂鎖器112、第二輔助閂鎖器112a、第四閂鎖器114和第四輔助閂鎖器114a均係由同步時鐘信號CKS的上升沿觸發，第三閂鎖器113係由同步時鐘信號CKS的下降沿觸發，第一輔助閂鎖器111a係由領先時鐘信號CKS_LEAD的下降沿觸發，及第三輔助閂鎖器113a係由落後時鐘信號CKS_LAG的下降沿觸發；第一閂鎖器111的輸入端係與資料輸入信號DIN耦接，而其輸出端提供一第一輸出信號Q1；第二閂鎖器112的輸入端係與第一輸出信號Q1耦接，而其輸出端提供一第二輸出信號Q2；第三閂鎖器113的輸入端係與資料輸入信號DIN耦接，而其輸出端提供一第三輸出信號Q3；第四閂鎖器114的輸入端係與第三輸出信號Q3耦接，而其輸出端提供一第四輸出信號Q4；第一輔助閂鎖器111a的輸入端係與資料輸入信號DIN耦接，而其輸出端係耦接至第二輔助閂鎖器112a；第二輔助閂鎖器112a的輸入端係與第一輔助閂鎖器111a的輸出端耦接，而其輸出端提供一第五輸出信號Q5；第三輔助閂鎖器113a的輸入端係與資料輸入信號DIN耦接，而其輸出端係耦接至第四輔助閂鎖器114a；第四輔助閂鎖器114a的輸入端係與第三輔助閂鎖器113a的輸出端耦接，而其輸出端提供一第六輸出信號Q6；第一互斥或閘115的兩輸入端分別與第二輸出信號Q2及第四輸出信號Q4耦接，而其輸出端提供第一向上信號UP；第一輔助互斥或閘115a的兩輸入端分別與第二輸出信號Q2及第五輸出信號Q5耦接，而其輸出端提供第二向上信號UPL；第二互斥或閘116的兩輸入端分別與第一輸出信號Q1及第四輸出信號Q4耦接，而其輸出端提供第一向下信號DN；以及第二輔助互斥或閘116a的兩輸入端分別與第一輸出信號Q1及第六輸出信號Q6耦接，而其輸出端提供第二向下信號DNL。
在圖7的電路中，主要是利用領先時鐘信號CKS_LEAD和落後時鐘信號CKS_LAG產生第二向下信號DNL和第二向上信號UPL兩個信號，因為領先時鐘信號CKS_LEAD領先同步時鐘信號CKS，所以如果第二向上信號UPL為1則可認為同步時鐘信號CKS的相位落後資料輸入信號DIN過多；而落後時鐘信號CKS_LAG遲於同步時鐘信號CKS，所以如果第二向下信號DNL為1則認為同步時鐘信號CKS領先資料輸入信號DIN過多，第二向上信號UPL和第二向下信號DNL如果經常為1，則表示時鐘資料恢復電路跟蹤資料輸入信號DIN比較困難，時鐘相對於資料有較大的抖動。
因此，時鐘產生電路120即可藉由將第二向上信號UPL輸出信號和第二向下信號DNL的一統計值(例如在一預定期間內的累計值)和一預設值比較，以決定資料輸入信號的抖動原因是碼間干擾還是雜訊，並在判斷抖動原因為碼間干擾時，進行一前端放大電路的等化器特性調整或者一發送級的預加重特性調整(如果傳輸協定有反向傳輸指令的功能)，以及在判斷抖動原因是雜訊時，調整時鐘資料恢復電路的頻寬使時鐘資料恢復電路能更好的跟蹤資料輸入信號。
依上述的說明，本發明進一步提出一種通信系統，其具有如圖2所示之時鐘數據恢復電路100以降低通信誤碼率。
藉由前述所揭露的設計，本發明乃具有以下的優點：
1. 實現最優化前端放大器特性以及CDR頻寬特性，從而達到最優的誤碼率。
2. 在傳輸建立前開啟，因此不會給原先的工作電路增加額外的功耗，也不會影響原先電路的性能。
3. 可改善誤碼率的時鐘數據恢復電路不需要持續工作，可以僅在通道建立的時候或者間隔一段時間啟動一次，所以並不會給原先的接收端電路帶來額外的功耗。
本案所揭示者，乃較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論就目的、手段與功效，在在顯示其迥異於習知之技術特徵，且其首先發明合於實用，亦在在符合發明之專利要件，懇請  貴審查委員明察，並祈早日賜予專利，俾嘉惠社會，實感德便。
100‧‧‧時鐘數據恢復電路
110‧‧‧信號抖動檢測電路
111‧‧‧第一閂鎖器
111a‧‧‧第一輔助閂鎖器
112‧‧‧第二閂鎖器
112a‧‧‧第二輔助閂鎖器
113‧‧‧第三閂鎖器
113a‧‧‧第三輔助閂鎖器
114‧‧‧第四閂鎖器
114a‧‧‧第四輔助閂鎖器
115‧‧‧第一互斥或閘
115a‧‧‧第一輔助互斥或閘
116‧‧‧第二互斥或閘
116a‧‧‧第二輔助互斥或閘
120‧‧‧時鐘產生電路
121、122‧‧‧延時單元
圖1繪示現有通信技術之輸入信號和輸出信號的相對波形圖； 圖2繪示本發明可改善誤碼率的時鐘數據恢復電路之一實施例示意圖； 圖3繪示一開關式鑒相器電路； 圖4繪示圖3之開關式鑒相器電路之一工作波形圖； 圖5繪示本發明在同步時鐘前後分別加上一延時單元以提供第一差距時間和第二差距時間，從而產生領先時鐘信號及落後時鐘信號的電路圖； 圖6繪示圖5的電路工作波形圖；以及 圖7繪示圖2之信號抖動檢測電路之一實施例方塊圖。
100‧‧‧時鐘數據恢復電路
110‧‧‧信號抖動檢測電路
120‧‧‧時鐘產生電路

Claims (5)

  1. 一種可改善誤碼率的時鐘數據恢復電路，其具有：一信號抖動檢測電路，係依一資料輸入信號和一領先時鐘信號、一同步時鐘信號及一落後時鐘信號間之相對相位關係產生一第一向上信號、一第二向上信號、一第一向下信號及一第二向下信號，其中，該領先時鐘信號領先該同步時鐘信號一第一差距時間，且該落後時鐘信號落後該同步時鐘信號一第二差距時間，其中，該第一向上信號係用以代表該同步時鐘信號是否落後該資料輸入信號，該第二向上信號係用以代表該領先時鐘信號是否落後該資料輸入信號，該第一向下信號係用以代表該同步時鐘信號是否領先該資料輸入信號，及該第二向下信號係用以代表該落後時鐘信號是否領先該資料輸入信號；以及一時鐘產生電路，係用以依該第二向上信號及該第二向下信號之一統計值決定一對應操作模式，當該統計值超過一預設值時，該對應操作模式為一第一操作模式，當該統計值未超過該預設值時，該對應操作模式為一第二操作模式，以及用以在該對應操作模式下依該第一向上信號和該第一向下信號的控制調整該時鐘產生電路所產生的所述同步時鐘信號的頻率，並同時輸出該領先時鐘信號及該落後時鐘信號；其中，當該對應操作模式為該第二操作模式時，該時鐘產生電路調整一等化器電路，以及當該對應操作模式為該第一操作模式時，該時鐘產生電路調整一電路頻寬。
  2. 如請求項1所述之可改善誤碼率的時鐘數據恢復電路，其中該時鐘產生電路包括一第一延時單元及一第二延時單元以提供所述的第一差距時間和第二差距時間。
  3. 如請求項1所述之可改善誤碼率的時鐘數據恢復電路，其中該統計值係在一預定期間內的累計值。
  4. 如請求項1所述之可改善誤碼率的時鐘數據恢復電路，其中該信號抖動檢測電路具有一第一閂鎖器、一第一輔助閂鎖器、一第二閂鎖器、一第二輔助閂鎖器、一第三閂鎖器、一第三輔助閂鎖器、一第四閂鎖器、一第四輔 助閂鎖器、一第一互斥或閘、一第一輔助互斥或閘、一第二互斥或閘及一第二輔助互斥或閘，其中，該第一閂鎖器、該第二閂鎖器、該第二輔助閂鎖器、該第四閂鎖器和該第四輔助閂鎖器均係由該同步時鐘信號的上升沿觸發，該第三閂鎖器係由該同步時鐘信號的下降沿觸發，該第一輔助閂鎖器係由該領先時鐘信號的下降沿觸發，及該第三輔助閂鎖器係由該落後時鐘信號的下降沿觸發；該第一閂鎖器的輸入端係與該資料輸入信號耦接，而其輸出端提供一第一輸出信號；該第二閂鎖器的輸入端係與該第一輸出信號耦接，而其輸出端提供一第二輸出信號；該第三閂鎖器的輸入端係與該資料輸入信號耦接，而其輸出端提供一第三輸出信號；該第四閂鎖器的輸入端係與該第三輸出信號耦接，而其輸出端提供一第四輸出信號；該第一輔助閂鎖器的輸入端係與該資料輸入信號耦接，而其輸出端係耦接至該第二輔助閂鎖器；該第二輔助閂鎖器的輸入端係與該第一輔助閂鎖器的輸出端耦接，而其輸出端提供一第五輸出信號；該第三輔助閂鎖器的輸入端係與該資料輸入信號耦接，而其輸出端係耦接至該第四輔助閂鎖器；該第四輔助閂鎖器的輸入端係與該第三輔助閂鎖器的輸出端耦接，而其輸出端提供一第六輸出信號；該第一互斥或閘的兩輸入端分別與該第二輸出信號及該第四輸出信號耦接，而其輸出端提供該第一向上信號；該第一輔助互斥或閘的兩輸入端分別與該第二輸出信號及該第五輸出信號耦接，而其輸出端提供該第二向上信號；該第二互斥或閘的兩輸入端分別與該第一輸出信號及該第四輸出信號耦接，而其輸出端提供該第一向下信號；以及該第二輔助互斥或閘的兩輸入端分別與該第一輸出信號及該第六輸出信號耦接，而其輸出端提供該第二向下信號。
  5. 一種通信系統，其具有如請求項1-4中任一項所述之可改善誤碼率的時鐘數據恢復電路以降低通信誤碼率。
TW108107921A 2019-03-08 2019-03-08 時鐘數據恢復電路及通信系統 TWI685204B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108107921A TWI685204B (zh) 2019-03-08 2019-03-08 時鐘數據恢復電路及通信系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108107921A TWI685204B (zh) 2019-03-08 2019-03-08 時鐘數據恢復電路及通信系統

Publications (2)

Publication Number Publication Date
TWI685204B true TWI685204B (zh) 2020-02-11
TW202034631A TW202034631A (zh) 2020-09-16

Family

ID=70413570

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107921A TWI685204B (zh) 2019-03-08 2019-03-08 時鐘數據恢復電路及通信系統

Country Status (1)

Country Link
TW (1) TWI685204B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000014922A1 (en) * 1998-09-03 2000-03-16 Gennum Corporation Slew phase locked loop
US20050084048A1 (en) * 2003-10-15 2005-04-21 Ching-Yen Wu Clock and data recovery circuit
US8502609B2 (en) * 2011-06-10 2013-08-06 Broadcom Corporation Reference-less frequency detector
US8774321B2 (en) * 2009-09-09 2014-07-08 Nec Corporation Clock data recovery circuit and clock data recovery method
US9559878B2 (en) * 2013-12-27 2017-01-31 Intel Corporation Phase adjustment circuit for clock and data recovery circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000014922A1 (en) * 1998-09-03 2000-03-16 Gennum Corporation Slew phase locked loop
US20050084048A1 (en) * 2003-10-15 2005-04-21 Ching-Yen Wu Clock and data recovery circuit
US8774321B2 (en) * 2009-09-09 2014-07-08 Nec Corporation Clock data recovery circuit and clock data recovery method
US8502609B2 (en) * 2011-06-10 2013-08-06 Broadcom Corporation Reference-less frequency detector
US9559878B2 (en) * 2013-12-27 2017-01-31 Intel Corporation Phase adjustment circuit for clock and data recovery circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
)A1 *

Also Published As

Publication number Publication date
TW202034631A (zh) 2020-09-16

Similar Documents

Publication Publication Date Title
US8737549B2 (en) Receiver having limiter-enhanced data eye openings
US7822113B2 (en) Integrated decision feedback equalizer and clock and data recovery
US7492849B2 (en) Single-VCO CDR for TMDS data at gigabit rate
US9143367B2 (en) Clock and data recovery architecture with adaptive digital phase skew
US6374361B1 (en) Skew-insensitive low voltage differential receiver
US8605847B2 (en) Receiver training with cycle slip detection and correction
US20120257652A1 (en) Adjusting sampling phase in a baud-rate cdr using timing skew
US20050201491A1 (en) System and method for selecting optimal data transition types for clock and data recovery
US8509299B2 (en) Decision feedback equalizer operable with multiple data rates
KR100965767B1 (ko) 클럭 복원 회로를 구비하는 결정 피드백 등화기 및 클럭 복원 방법
CN109787925B (zh) 检测电路、时钟数据恢复电路和信号检测方法
CN114697167A (zh) 数据通信设备的控制器和方法
US20040114702A1 (en) Bang-bang phase detector for full-rate and half-rate schemes clock and data recovery and method therefor
JPH06505381A (ja) 位相独立性帯域制御を有するデータ伝送システム受信機
US7577193B2 (en) Adaptive equalizer
JPH09509536A (ja) データ位相整合回路
US8369470B2 (en) Methods and apparatus for adapting one or more equalization parameters by reducing group delay spread
CN209390099U (zh) 检测电路及时钟数据恢复电路
US5963606A (en) Phase error cancellation method and apparatus for high performance data recovery
TWI685204B (zh) 時鐘數據恢復電路及通信系統
US8744024B2 (en) Clock-data recovery with non-zero h(−1) target
JP6421515B2 (ja) 信号再生回路および信号再生方法
Ogata et al. 32Gb/s 28nm CMOS time-interleaved transmitter compatible with NRZ receiver with DFE
JP2019153921A (ja) 受信装置及びデータ受信方法
US20040052316A1 (en) Apparatus and method for recovering clock signal from burst mode signal