JP2001267981A - 等化器 - Google Patents
等化器Info
- Publication number
- JP2001267981A JP2001267981A JP2000075930A JP2000075930A JP2001267981A JP 2001267981 A JP2001267981 A JP 2001267981A JP 2000075930 A JP2000075930 A JP 2000075930A JP 2000075930 A JP2000075930 A JP 2000075930A JP 2001267981 A JP2001267981 A JP 2001267981A
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- tap
- signal
- tap coefficient
- stages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】min/non-min両方の引き込み特性についてとも
に最良となる積分段数を設定可能とした等化器の提供。 【解決手段】判定帰還型の等化器のタップ係数を制御す
るタップ係数制御回路が、復調器の搬送波非同期時にお
ける前段タップおよび後段タップのタップ係数を出力す
る積分器の積分段数の大小を、等化器が収束するのに十
分な長さの周期で交互に変化させることで、前記前段タ
ップと後段タップのタップ係数の追随速度を交互に変化
させる手段を備え、最小位相推移形フェージングおよび
非最小位相推移形フェージング(non-min)側の両方の引
き込み特性を同時に最適化する。
に最良となる積分段数を設定可能とした等化器の提供。 【解決手段】判定帰還型の等化器のタップ係数を制御す
るタップ係数制御回路が、復調器の搬送波非同期時にお
ける前段タップおよび後段タップのタップ係数を出力す
る積分器の積分段数の大小を、等化器が収束するのに十
分な長さの周期で交互に変化させることで、前記前段タ
ップと後段タップのタップ係数の追随速度を交互に変化
させる手段を備え、最小位相推移形フェージングおよび
非最小位相推移形フェージング(non-min)側の両方の引
き込み特性を同時に最適化する。
Description
【０００１】
【発明の属する技術分野】本発明は等化器に関し、特
に、フェージング対策をなす判定帰還型等化器のタップ
係数制御技術に関する。
に、フェージング対策をなす判定帰還型等化器のタップ
係数制御技術に関する。
【０００２】
【従来の技術】無線区間である伝送路における回線品質
の劣化要因として、干渉性フェージングがある。干渉性
フェージングは、伝送路間で電波の反射等が原因で、２
波以上の電波を受信し、符号間干渉（ISI：InterSymbol
Interference）を生じさせる。
の劣化要因として、干渉性フェージングがある。干渉性
フェージングは、伝送路間で電波の反射等が原因で、２
波以上の電波を受信し、符号間干渉（ISI：InterSymbol
Interference）を生じさせる。
【０００３】フェージングには、２波レイリーフェージ
ングモデル（two-way Rayleigh fading model）等に
おいて、minフェージング（最小位相推移型フェージン
グ）と、non-minフェージング（非最小位相推移型フェ
ージング）がある。minフェージングは、直接波レベル
（直接波成分の振幅）の方が、反射波レベルよりも大き
い。そのため、時間的に遅く受信する方（反射波）から
の符号間干渉になる。non-minフェージングの場合、反
射波レベルの方が、直接波レベルより大きい。そのた
め、時間的に早く受信する方(直接波)からの符号間干渉
になる。
ングモデル（two-way Rayleigh fading model）等に
おいて、minフェージング（最小位相推移型フェージン
グ）と、non-minフェージング（非最小位相推移型フェ
ージング）がある。minフェージングは、直接波レベル
（直接波成分の振幅）の方が、反射波レベルよりも大き
い。そのため、時間的に遅く受信する方（反射波）から
の符号間干渉になる。non-minフェージングの場合、反
射波レベルの方が、直接波レベルより大きい。そのた
め、時間的に早く受信する方(直接波)からの符号間干渉
になる。
【０００４】陸上移動通信においては、フェージングに
より伝送品質が劣化するため、フェージング対策が重要
である。フェージング対策技術の一つとして、従来よ
り、例えば判定帰還型等化器（Decision Feedback Eq
ualizer；「ＤＦＥ」ともいう）等が知られている。
より伝送品質が劣化するため、フェージング対策が重要
である。フェージング対策技術の一つとして、従来よ
り、例えば判定帰還型等化器（Decision Feedback Eq
ualizer；「ＤＦＥ」ともいう）等が知られている。
【０００５】判定帰還型等化器は、典型的には、センタ
ータップからみて現在あるいは未来のデータを合成する
ＦＦ（Feed Forward）タップ、センタータップからみ
て過去のデータを合成するＦＢ（Feed Back）タップ、
ＦＦＥタップの出力を加算する加算器よりなる等化フィ
ルタ部と、等化フィルタ部の加算器の出力からシンボル
を判定し判定信号を出力するデータ判定部と、等化フィ
ルタ部の出力と判定信号を入力とし等化誤差を推定する
等化誤差推定部と、等化誤差推定部の誤差信号等に基づ
き、タップ係数を出力するタップ係数制御部とを備え、
データ判定部の出力が等化フィルタ部のＦＢ（Feed Ba
ck）タップに入力される（例えば文献（笹岡秀一編著、
「移動通信」、第257〜258頁、オーム社、平成１０年５
月25日刊）等が参照される）。
ータップからみて現在あるいは未来のデータを合成する
ＦＦ（Feed Forward）タップ、センタータップからみ
て過去のデータを合成するＦＢ（Feed Back）タップ、
ＦＦＥタップの出力を加算する加算器よりなる等化フィ
ルタ部と、等化フィルタ部の加算器の出力からシンボル
を判定し判定信号を出力するデータ判定部と、等化フィ
ルタ部の出力と判定信号を入力とし等化誤差を推定する
等化誤差推定部と、等化誤差推定部の誤差信号等に基づ
き、タップ係数を出力するタップ係数制御部とを備え、
データ判定部の出力が等化フィルタ部のＦＢ（Feed Ba
ck）タップに入力される（例えば文献（笹岡秀一編著、
「移動通信」、第257〜258頁、オーム社、平成１０年５
月25日刊）等が参照される）。
【０００６】等化器の能力を示す特性の一つに、シグネ
チャー（Signature）特性がある。Signature特性は、図
８に示すように、各ノッチ周波数Δｆ（横軸）に対し
て、例えばＢＥＲ（ビット誤り率）が１×１０-4点とな
るノッチの深さ（縦軸：単位ｄＢ）を表している。
チャー（Signature）特性がある。Signature特性は、図
８に示すように、各ノッチ周波数Δｆ（横軸）に対し
て、例えばＢＥＲ（ビット誤り率）が１×１０-4点とな
るノッチの深さ（縦軸：単位ｄＢ）を表している。
【０００７】図８において、ノッチ周波数Δfは、搬送
波周波数からの周波数ずれ、ノッチの深さは、20log(|1
+ρexp（-j(ωτ-θ)）|)、（ただし、ρ；反射波と直
接波の振幅比、τ；反射波と直接波の伝搬遅延時間差、
θ；反射波と直接波の初期位相）で与えられる。図８に
おいて、原点はΔｆ＝０、ノッチ深さ＝∞である。
波周波数からの周波数ずれ、ノッチの深さは、20log(|1
+ρexp（-j(ωτ-θ)）|)、（ただし、ρ；反射波と直
接波の振幅比、τ；反射波と直接波の伝搬遅延時間差、
θ；反射波と直接波の初期位相）で与えられる。図８に
おいて、原点はΔｆ＝０、ノッチ深さ＝∞である。
【０００８】このシグネチャー（Signature）特性は、
伝送路上で発生したフェージングに対する等化器の等化
能力を表している。
伝送路上で発生したフェージングに対する等化器の等化
能力を表している。
【０００９】伝送路上で、ある周波数ッチを深くしてい
き、等化器の等化能力を超えた場合、符号間干渉によ
り、復調器の搬送波は非同期となる。
き、等化器の等化能力を超えた場合、符号間干渉によ
り、復調器の搬送波は非同期となる。
【００１０】搬送波非同期状態から、逆にノッチを浅く
していき、搬送波同期状態へ移行する特性を、シグネチ
ャー（Signature）の「引き込み特性」という。この場
合、よりノッチの深い位置で、等化可能な等化器であれ
ば、瞬断率を下げることができる。従って、この引き込
み特性も等化器の等化能力を表す重要な一特性である。
していき、搬送波同期状態へ移行する特性を、シグネチ
ャー（Signature）の「引き込み特性」という。この場
合、よりノッチの深い位置で、等化可能な等化器であれ
ば、瞬断率を下げることができる。従って、この引き込
み特性も等化器の等化能力を表す重要な一特性である。
【００１１】後に説明される図３に示すように、引き込
み特性は、曲線で囲まれた内側の面積が小さくなるほ
ど、つまりノッチがより深い位置で搬送波非同期状態か
ら同期状態へ移行する場合ほど、等化器の等化能力が優
れていることになる。
み特性は、曲線で囲まれた内側の面積が小さくなるほ
ど、つまりノッチがより深い位置で搬送波非同期状態か
ら同期状態へ移行する場合ほど、等化器の等化能力が優
れていることになる。
【００１２】図６は、従来のＤＦＥの回路構成を示す図
である。Ｄ信号は判定信号であり、等化器入力のＭＳＢ
（最上位ビット）である。またＥ信号は、誤差信号であ
る。このＥ信号は、等化器の出力において正規の信号点
に対してずれている方向を表しており、不図示の等化誤
差推定部から出力される。
である。Ｄ信号は判定信号であり、等化器入力のＭＳＢ
（最上位ビット）である。またＥ信号は、誤差信号であ
る。このＥ信号は、等化器の出力において正規の信号点
に対してずれている方向を表しており、不図示の等化誤
差推定部から出力される。
【００１３】図４は、ＱＰＳＫ（Quadrature Phase S
hift Keying）の場合の、判定信号Ｄ（同相成分Di、直
交成分DQ）と、誤差信号Ｅ（同相成分Ei、直交成分EQ）
と、正規の信号点との関係を一例を示す図である。
hift Keying）の場合の、判定信号Ｄ（同相成分Di、直
交成分DQ）と、誤差信号Ｅ（同相成分Ei、直交成分EQ）
と、正規の信号点との関係を一例を示す図である。
【００１４】図６（ａ）を参照すると、ＤＦＥは、セン
タタップを含む前段（ＦＦ）タップのタップ係数が可変
されるトランスバーサル型フィルタよりなるＦＦＥ（Fe
edForward Equalizer；フィードフォアワード等化器）
部２１と、加算部２２と、識別器２３と、後段（ＦＢ）
タップのタップ係数が可変されるトランスバーサル型フ
ィルタよりなるＦＢＥ（Feed Back Equalizer；フィ
ードバック等化器）部２４とを備えている。
タタップを含む前段（ＦＦ）タップのタップ係数が可変
されるトランスバーサル型フィルタよりなるＦＦＥ（Fe
edForward Equalizer；フィードフォアワード等化器）
部２１と、加算部２２と、識別器２３と、後段（ＦＢ）
タップのタップ係数が可変されるトランスバーサル型フ
ィルタよりなるＦＢＥ（Feed Back Equalizer；フィ
ードバック等化器）部２４とを備えている。
【００１５】図６（ｂ）を参照すると、ＦＦＥ部２１
と、ＦＢＥ部２４とのタップ係数を制御するタップ係数
制御回路は、選択器（SEL）２６と、フリップフロップ
２７〜３０と、相関器３１〜３５と、積分器３６〜４０
と、間欠リセット発生器２５とを備えている。
と、ＦＢＥ部２４とのタップ係数を制御するタップ係数
制御回路は、選択器（SEL）２６と、フリップフロップ
２７〜３０と、相関器３１〜３５と、積分器３６〜４０
と、間欠リセット発生器２５とを備えている。
【００１６】フリップフロップ２７〜３０は、Ｄ信号を
１ビット（１単位時間Ｔ）ずつ遅延させる。Ｄ信号とＥ
信号は相関器３１に、及び、フリップフロップ２７〜３
０で各遅延を受けたＤ信号と、Ｅ信号は、相関器３２〜
３５へそれぞれ入力される。
１ビット（１単位時間Ｔ）ずつ遅延させる。Ｄ信号とＥ
信号は相関器３１に、及び、フリップフロップ２７〜３
０で各遅延を受けたＤ信号と、Ｅ信号は、相関器３２〜
３５へそれぞれ入力される。
【００１７】複数の相関器３１〜３５から出力される相
関結果は、各相関器に対応する積分器３６〜４０でそれ
ぞれ積分される。この積分器３６〜４０の積分段数によ
り、タップ係数の追随速度が決定される。
関結果は、各相関器に対応する積分器３６〜４０でそれ
ぞれ積分される。この積分器３６〜４０の積分段数によ
り、タップ係数の追随速度が決定される。
【００１８】間欠リセット発生器２５は、復調器の搬送
波非同期時に一定周期で積分器３６〜４０へリセットを
かける。リセットをかける周期は、搬送波引き込み特性
へ影響を与えない間隔とする。なお、タップ係数制御回
路において、タップ係数制御信号を積分して出力する積
分器をリセットする構成については、例えば特開平５−
１３０１５２号公報等の記載も参照される。
波非同期時に一定周期で積分器３６〜４０へリセットを
かける。リセットをかける周期は、搬送波引き込み特性
へ影響を与えない間隔とする。なお、タップ係数制御回
路において、タップ係数制御信号を積分して出力する積
分器をリセットする構成については、例えば特開平５−
１３０１５２号公報等の記載も参照される。
【００１９】復調器の搬送波非同期となった場合、ＤＦ
Ｅのタップ係数は発散した状態となっており、もはや、
Ｄ信号とＥ信号の正常な相関結果は得られない。
Ｅのタップ係数は発散した状態となっており、もはや、
Ｄ信号とＥ信号の正常な相関結果は得られない。
【００２０】そのため、間欠リセットにて、搬送波非同
期時にのみ、積分器を一定周期でリセットしている。こ
のリセットがかかった状態では、主タップのタップ係数
C0は１、他のタップ係数（ＦＦＥタップ係数）は０とな
っている。つまり、リセット時は、等化器の入力信号が
そのまま等化器から出力されている。
期時にのみ、積分器を一定周期でリセットしている。こ
のリセットがかかった状態では、主タップのタップ係数
C0は１、他のタップ係数（ＦＦＥタップ係数）は０とな
っている。つまり、リセット時は、等化器の入力信号が
そのまま等化器から出力されている。
【００２１】従来のＤＦＥにおいて、選択器２６には、
搬送波（キャリア）同期／非同期信号（復調器における
キャリア同期／非同期を示す信号）が選択制御信号とし
て入力され、選択器２６は、キャリア同期時積分段数と
キャリア非同期時積分段数との一方を、この選択制御信
号の値に基づき、選択出力する。
搬送波（キャリア）同期／非同期信号（復調器における
キャリア同期／非同期を示す信号）が選択制御信号とし
て入力され、選択器２６は、キャリア同期時積分段数と
キャリア非同期時積分段数との一方を、この選択制御信
号の値に基づき、選択出力する。
【００２２】この選択器２６は、図７に示すようなタイ
ミングで積分段数の切替を行っている。すなわち、図７
に示すように、積分段数の切替信号として、搬送波（キ
ャリア）同期時は、積分段数（ｑ）を大きくすることで
積分器のステップ幅を小さくし、ＢＥＲの改善を図って
いる。
ミングで積分段数の切替を行っている。すなわち、図７
に示すように、積分段数の切替信号として、搬送波（キ
ャリア）同期時は、積分段数（ｑ）を大きくすることで
積分器のステップ幅を小さくし、ＢＥＲの改善を図って
いる。
【００２３】また、搬送波非同期時には、積分段数
（ｐ）を小さくすることで、積分器のステップ幅を大き
くし、引き込み特性の改善を図っている。
（ｐ）を小さくすることで、積分器のステップ幅を大き
くし、引き込み特性の改善を図っている。
【００２４】そして、従来のＤＦＥにおいて、この積分
段数の切替において、ＦＦＥのタップ係数とＦＢＥのタ
ップ係数を出力する積分器の積分段数は同一とされてい
る。
段数の切替において、ＦＦＥのタップ係数とＦＢＥのタ
ップ係数を出力する積分器の積分段数は同一とされてい
る。
【００２５】
【発明が解決しようとする課題】上記したように、従来
のＤＦＥでは、タップ係数制御回路においてタップ係数
を出力する積分器の積分段数の設定にあたり、搬送波非
同期時におけるＦＦＥ/ＦＢＥ側の積分段数が同一とさ
れている。すなわち、ＦＦＥ/ＦＢＥ側両方のタップ係
数追随速度は同一とされている。
のＤＦＥでは、タップ係数制御回路においてタップ係数
を出力する積分器の積分段数の設定にあたり、搬送波非
同期時におけるＦＦＥ/ＦＢＥ側の積分段数が同一とさ
れている。すなわち、ＦＦＥ/ＦＢＥ側両方のタップ係
数追随速度は同一とされている。
【００２６】このため、図８に示したように、minフェ
ージング側の引き込み特性が最良となるよう積分段数を
設定すると、non-minフェージング側の引き込み特性が
劣化する。
ージング側の引き込み特性が最良となるよう積分段数を
設定すると、non-minフェージング側の引き込み特性が
劣化する。
【００２７】また、non-minフェージング側の引き込み
特性が最良となるよう積分段数を設定すると、minフェ
ージング側の引き込み特性が劣化する。
特性が最良となるよう積分段数を設定すると、minフェ
ージング側の引き込み特性が劣化する。
【００２８】そのため、min/non-minフェージング両方
の引き込み特性について最良となる積分段数を設定する
ことが出来なかった。
の引き込み特性について最良となる積分段数を設定する
ことが出来なかった。
【００２９】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、min/non-min両
方の引き込み特性について、最良となる積分段数を設定
可能とした等化器を提供することにある。
てなされたものであって、その目的は、min/non-min両
方の引き込み特性について、最良となる積分段数を設定
可能とした等化器を提供することにある。
【００３０】
【課題を解決するための手段】前記目的を達成する本発
明は、判定帰還型の等化器のタップ係数を制御するタッ
プ係数制御回路が、復調器の搬送波非同期時における、
ＦＦ（Feed Forward）タップのタップ係数を出力する積
分器の積分段数とＦＢ（Feed Back）タップのタップ係
数を出力する積分器の積分段数の大小関係を、所定の周
期で、交互に変化させる手段を備え、最小位相（min）
推移形フェージングおよび非最小位相推移形フェージン
グ(non-min)側の両方の引き込み特性を同時に最良に設
定可能としている。
明は、判定帰還型の等化器のタップ係数を制御するタッ
プ係数制御回路が、復調器の搬送波非同期時における、
ＦＦ（Feed Forward）タップのタップ係数を出力する積
分器の積分段数とＦＢ（Feed Back）タップのタップ係
数を出力する積分器の積分段数の大小関係を、所定の周
期で、交互に変化させる手段を備え、最小位相（min）
推移形フェージングおよび非最小位相推移形フェージン
グ(non-min)側の両方の引き込み特性を同時に最良に設
定可能としている。
【００３１】
【発明の実施の形態】本発明の実施の形態について説明
する。まず本発明の原理・作用について説明する。min
フェージングの場合、ＤＦＥの前段（ＦＦ）タップ、後
段（ＦＢ）タップの各タップのタップ係数C-3〜C3は、
図５（ｃ）に示すようなものとなっているため、等化に
際し、後段のタップ係数C1〜C3が支配的である。また、
non-minフェージングの場合の各タップ係数は、図５
（ｄ）に示すようなものとなっているため、等化に際
し、前段のタップ係数C-1〜C-3が支配的である。
する。まず本発明の原理・作用について説明する。min
フェージングの場合、ＤＦＥの前段（ＦＦ）タップ、後
段（ＦＢ）タップの各タップのタップ係数C-3〜C3は、
図５（ｃ）に示すようなものとなっているため、等化に
際し、後段のタップ係数C1〜C3が支配的である。また、
non-minフェージングの場合の各タップ係数は、図５
（ｄ）に示すようなものとなっているため、等化に際
し、前段のタップ係数C-1〜C-3が支配的である。
【００３２】つまり、minフェージングの場合、等化の
引き込み過程においては、ＦＢＥの効果だけでよいこと
になる。逆に、ＦＦＥが動作すると、引き込み特性が悪
くなる。
引き込み過程においては、ＦＢＥの効果だけでよいこと
になる。逆に、ＦＦＥが動作すると、引き込み特性が悪
くなる。
【００３３】従って、ＦＦＥの動作をできる限り遅く
し、ＦＢＥの等化速度を優先させた方が良い。
し、ＦＢＥの等化速度を優先させた方が良い。
【００３４】一方、non-minフェージングの場合には、
等化の引き込み過程においてはＦＦＥの効果だけでよ
い。逆に、ＦＢＥが動くと引き込みが悪くなる。
等化の引き込み過程においてはＦＦＥの効果だけでよ
い。逆に、ＦＢＥが動くと引き込みが悪くなる。
【００３５】従って、ＦＢＥの動作をできる限り遅く
し、ＦＦＥの等化速度を優先させた方が良い。
し、ＦＦＥの等化速度を優先させた方が良い。
【００３６】本発明者は、上記知見に基づき本発明を創
案するに至った。本発明は、ディジタル無線通信システ
ムのフェージング対策技術であるＤＦＥ(Decision Fee
dback Equalizer)において、復調器の搬送波非同期時
におけるＦＦＥ(Feed Forward Equalizer)およびＦＢ
Ｅ(Feed Back Equalizer)側のタップ係数を出力する
積分器の積分段数の大小を、等化器が収束するのに十分
な一定周期で交互に変化させることで、ＦＦＥ/ＦＢＥ
側タップ係数の追随速度を交互に変化させ、最小位相推
移形フェージング(min)および非最小位相推移形フェー
ジング(non-min)側の両方の引き込み特性を、最良とす
るものである。
案するに至った。本発明は、ディジタル無線通信システ
ムのフェージング対策技術であるＤＦＥ(Decision Fee
dback Equalizer)において、復調器の搬送波非同期時
におけるＦＦＥ(Feed Forward Equalizer)およびＦＢ
Ｅ(Feed Back Equalizer)側のタップ係数を出力する
積分器の積分段数の大小を、等化器が収束するのに十分
な一定周期で交互に変化させることで、ＦＦＥ/ＦＢＥ
側タップ係数の追随速度を交互に変化させ、最小位相推
移形フェージング(min)および非最小位相推移形フェー
ジング(non-min)側の両方の引き込み特性を、最良とす
るものである。
【００３７】より詳細には、本発明は、その好ましい一
実施の形態において、入力信号を入力とし前段（ＦＦ）
タップ及びセンタータップよりなるトランスバーサル型
フィルタから構成されるＦＦ等化器（「ＦＦＥ」とい
う）１と、後段（ＦＢ）タップよりなるトラスバーサル
型フィルタから構成されるＦＢ等化器（「ＦＢＥ」とい
う）４と、前記各タップの出力を加算する加算器２と、
前記加算器の出力を入力しシンボルを識別する識別器３
と、を備え、識別器３の出力がＦＢＥ４に入力され、前
記各タップのタップ係数を制御するタップ係数制御回路
が、判定信号と誤差信号及び該判定信号を遅延させた信
号と前記誤差信号との相関をとる複数の相関器１１〜１
５と、前記複数の相関器の出力をそれぞれ積分し、前記
ＦＦＥ、前記ＦＢＥのタップ係数を出力する複数の積分
器１６〜２０と、搬送波非同期時に、積分器１６〜２０
を間欠的にリセットするための信号を生成する間欠リセ
ット回路５と、搬送波同期信号と段差切替信号とを選択
制御信号として入力とし、予め定められた搬送波同期時
積分段数と、搬送波非同期時積分段数として互いに異な
る積分段数１、２のいずれかを選択出力する選択器６を
備えている。この選択器６は、搬送波非同期時には、周
期的にアクティブとされる前記段差切替信号に基づき、
ＦＦＥ１にタップ係数を供給する積分器１６〜１８と、
ＦＢＥ４にタップ係数を供給する積分器１９〜２０とに
対して、所定の周期で、積分段数１と積分段数２を交互
に切り替えて供給し、搬送波同期時には、搬送波同期信
号に基づき、搬送波同期時積分段数を、ＦＦＥのタップ
係数を出力する積分器１６〜１８、及び、記ＦＢＥのタ
ップ係数を出力する積分器１９〜２０に対して共通に供
給する。
実施の形態において、入力信号を入力とし前段（ＦＦ）
タップ及びセンタータップよりなるトランスバーサル型
フィルタから構成されるＦＦ等化器（「ＦＦＥ」とい
う）１と、後段（ＦＢ）タップよりなるトラスバーサル
型フィルタから構成されるＦＢ等化器（「ＦＢＥ」とい
う）４と、前記各タップの出力を加算する加算器２と、
前記加算器の出力を入力しシンボルを識別する識別器３
と、を備え、識別器３の出力がＦＢＥ４に入力され、前
記各タップのタップ係数を制御するタップ係数制御回路
が、判定信号と誤差信号及び該判定信号を遅延させた信
号と前記誤差信号との相関をとる複数の相関器１１〜１
５と、前記複数の相関器の出力をそれぞれ積分し、前記
ＦＦＥ、前記ＦＢＥのタップ係数を出力する複数の積分
器１６〜２０と、搬送波非同期時に、積分器１６〜２０
を間欠的にリセットするための信号を生成する間欠リセ
ット回路５と、搬送波同期信号と段差切替信号とを選択
制御信号として入力とし、予め定められた搬送波同期時
積分段数と、搬送波非同期時積分段数として互いに異な
る積分段数１、２のいずれかを選択出力する選択器６を
備えている。この選択器６は、搬送波非同期時には、周
期的にアクティブとされる前記段差切替信号に基づき、
ＦＦＥ１にタップ係数を供給する積分器１６〜１８と、
ＦＢＥ４にタップ係数を供給する積分器１９〜２０とに
対して、所定の周期で、積分段数１と積分段数２を交互
に切り替えて供給し、搬送波同期時には、搬送波同期信
号に基づき、搬送波同期時積分段数を、ＦＦＥのタップ
係数を出力する積分器１６〜１８、及び、記ＦＢＥのタ
ップ係数を出力する積分器１９〜２０に対して共通に供
給する。
【００３８】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。図１は、本発明の一実施例におけ
るＤＦＥの回路構成を示す図である。実際の直交復調装
置で使用されるＤＦＥは、Ｉ、Ｑチャネルそれぞれ２次
元(同相／直交)の構成である。そのため、片チャネルで
ＦＦＥ/ＦＢＥそれぞれ２つのトランスバーサル型自動
等化器が必要となるが、原理的には共通であるため、図
１には、片チャネルの１次元ＤＦＥが示されている。
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。図１は、本発明の一実施例におけ
るＤＦＥの回路構成を示す図である。実際の直交復調装
置で使用されるＤＦＥは、Ｉ、Ｑチャネルそれぞれ２次
元(同相／直交)の構成である。そのため、片チャネルで
ＦＦＥ/ＦＢＥそれぞれ２つのトランスバーサル型自動
等化器が必要となるが、原理的には共通であるため、図
１には、片チャネルの１次元ＤＦＥが示されている。
【００３９】図１（ａ）を参照すると、ＤＦＥは、ＦＦ
Ｅ部１、加算部２、識別器３、ＦＢＥ部４を備えてい
る。ＦＦＥ部４は、前段（Feed Forward）タップであ
り、線形等化器として動作する。ＦＢＥ部４は、後段
（Feed Back）のタップであり、等化され識別器３にて
識別された後の歪みのない信号を用いて、等化を行う。
ＦＦＥ部１/ＦＢＥ部４の各タップ係数は、タップ係数
制御回路で作られる。
Ｅ部１、加算部２、識別器３、ＦＢＥ部４を備えてい
る。ＦＦＥ部４は、前段（Feed Forward）タップであ
り、線形等化器として動作する。ＦＢＥ部４は、後段
（Feed Back）のタップであり、等化され識別器３にて
識別された後の歪みのない信号を用いて、等化を行う。
ＦＦＥ部１/ＦＢＥ部４の各タップ係数は、タップ係数
制御回路で作られる。
【００４０】図１（ｂ）を参照すると、タップ係数制御
回路は、選択器（SEL）６と、フリップフロップ７〜１
０と、相関器１１〜１５と、積分器１６〜２０と、間欠
リセット発生器５と、を備えている。
回路は、選択器（SEL）６と、フリップフロップ７〜１
０と、相関器１１〜１５と、積分器１６〜２０と、間欠
リセット発生器５と、を備えている。
【００４１】タップ係数制御回路へ入力されたＤ信号
は、フリップフロップ７〜１０でそれぞれ１ビット（単
位遅延時間Ｔ）ずつ遅延される。このＤ信号とＥ信号
は、相関器１１〜１５へ入力され、その相関結果は、積
分器１６〜２０で積分される。相関器１１〜１５は例え
ば排他的論理和回路（EX-OR）からなる。
は、フリップフロップ７〜１０でそれぞれ１ビット（単
位遅延時間Ｔ）ずつ遅延される。このＤ信号とＥ信号
は、相関器１１〜１５へ入力され、その相関結果は、積
分器１６〜２０で積分される。相関器１１〜１５は例え
ば排他的論理和回路（EX-OR）からなる。
【００４２】間欠リセット発生器５は、復調器の搬送波
非同期時に、リセットパルスを発生し、そのパルスは積
分器１６〜２０へ入力している。間欠リセット発生器５
は、搬送波同期時にはリセットパルスを発生しない。積
分器の積分段数は、選択器（SEL）６で切り替えてい
る。
非同期時に、リセットパルスを発生し、そのパルスは積
分器１６〜２０へ入力している。間欠リセット発生器５
は、搬送波同期時にはリセットパルスを発生しない。積
分器の積分段数は、選択器（SEL）６で切り替えてい
る。
【００４３】選択器（SEL）６は、搬送波（キャリア）
同期/非同期信号および段数切替信号（段差切替用パル
ス信号）を選択制御信号に基づき、切替を行うものであ
り、搬送波同期時積分段数と、２種類の搬送波非同期時
段数（積分段数１、２）のいずれかを積分段数として積
分器に出力する。より詳細には、段数切替信号に従い、
図２に示すように、積分段数が切り替わる。図２には、
本発明の一実施例の切替動作を示すタイミング図が示さ
れている。
同期/非同期信号および段数切替信号（段差切替用パル
ス信号）を選択制御信号に基づき、切替を行うものであ
り、搬送波同期時積分段数と、２種類の搬送波非同期時
段数（積分段数１、２）のいずれかを積分段数として積
分器に出力する。より詳細には、段数切替信号に従い、
図２に示すように、積分段数が切り替わる。図２には、
本発明の一実施例の切替動作を示すタイミング図が示さ
れている。
【００４４】図１及び図２を参照して、本発明の一実施
例における積分段数の切替動作の詳細について説明す
る。
例における積分段数の切替動作の詳細について説明す
る。
【００４５】まず、積分器１６〜２０は、各信号の相関
結果を積分段数に従い積分するものであり、例えば積分
器として２進のアップダウンカウンタが用いられる。そ
の出力(X)の範囲を、-1≦X＜1とし、積分段数をｎ段と
した場合、アップダウンカウンタの出力のステップ幅
は、１／２n+1となる。積分段数を１段増加し、（ｎ＋
１）段とした場合、ステップ幅は１／２(n+1)+1とな
り、そのステップ幅はｎ段の場合の１／２となる。
結果を積分段数に従い積分するものであり、例えば積分
器として２進のアップダウンカウンタが用いられる。そ
の出力(X)の範囲を、-1≦X＜1とし、積分段数をｎ段と
した場合、アップダウンカウンタの出力のステップ幅
は、１／２n+1となる。積分段数を１段増加し、（ｎ＋
１）段とした場合、ステップ幅は１／２(n+1)+1とな
り、そのステップ幅はｎ段の場合の１／２となる。
【００４６】すなわち、積分段数を１段増加させると、
タップ係数の精度(ステップ幅が小さく、正規の信号点
との誤差が小さい)は２倍向上するが、タップ係数の追
随速度は、１／２に減少する。
タップ係数の精度(ステップ幅が小さく、正規の信号点
との誤差が小さい)は２倍向上するが、タップ係数の追
随速度は、１／２に減少する。
【００４７】一方、タップ係数制御回路において、選択
器（SEL）６は、積分段数の切替を行う。積分器１６〜
２０の積分段数は、搬送波（キャリア）同期/非同期信
号および段数切替信号によって切り替えられる。
器（SEL）６は、積分段数の切替を行う。積分器１６〜
２０の積分段数は、搬送波（キャリア）同期/非同期信
号および段数切替信号によって切り替えられる。
【００４８】また、積分段数が切り替えられる時、間欠
リセット発生器５０から発生するリセットパルスによっ
て、積分器１６〜２０はリセットされる。
リセット発生器５０から発生するリセットパルスによっ
て、積分器１６〜２０はリセットされる。
【００４９】これは、復調器において搬送波非同期とな
った状態では、タップ係数が発散しているためである。
この状態で、Ｄ信号とＥ信号の正常な相関結果を得るこ
とは不可能であり、タップ係数の追随速度を上げたとし
ても、搬送波同期へ移行することは出来ない。そのた
め、積分段数が切り替わるタイミングで、積分器へリセ
ットをかけ、主タップのタップ係数値C0を１、他のタッ
プ係数値C-3、C-2、C-1、C1、C2、C3を０とする必要が
ある(等化器入出力信号を同一とする)。
った状態では、タップ係数が発散しているためである。
この状態で、Ｄ信号とＥ信号の正常な相関結果を得るこ
とは不可能であり、タップ係数の追随速度を上げたとし
ても、搬送波同期へ移行することは出来ない。そのた
め、積分段数が切り替わるタイミングで、積分器へリセ
ットをかけ、主タップのタップ係数値C0を１、他のタッ
プ係数値C-3、C-2、C-1、C1、C2、C3を０とする必要が
ある(等化器入出力信号を同一とする)。
【００５０】リセット後、タップ係数は、この状態か
ら、等化に必要な値まで、成長していき、搬送波同期へ
移行する。
ら、等化に必要な値まで、成長していき、搬送波同期へ
移行する。
【００５１】積分段数の切替の一例として、図２に示す
ようなタイミングで切替えを行ったとする。つまり、搬
送波非同期時は、段数切替信号に応じて、ＦＦＥ/ＦＢ
Ｅ側の非同期時用積分段数が交互に切り替わり、搬送波
同期時は、ＦＦＥ/ＦＢＥ側とも搬送波同期時用の積分
段数が選択器６で選択される。段数切替信号は、搬送波
非同期時に一定周期で供給されるパルス信号よりなる。
ようなタイミングで切替えを行ったとする。つまり、搬
送波非同期時は、段数切替信号に応じて、ＦＦＥ/ＦＢ
Ｅ側の非同期時用積分段数が交互に切り替わり、搬送波
同期時は、ＦＦＥ/ＦＢＥ側とも搬送波同期時用の積分
段数が選択器６で選択される。段数切替信号は、搬送波
非同期時に一定周期で供給されるパルス信号よりなる。
【００５２】搬送波非同期時、ＦＦＥ側積分段数ｍ段
（積分段数１）、ＦＢＥ側積分段数ｎ段（積分段数２）
としている。積分段数ｎ、ｍ(ｎ、ｍは自然数)を、ｎ＞
ｍとすると、ＦＦＥ側のタップ係数の追随速度が、ＦＢ
Ｅ側のタップ係数の追随速度より速くなる。この状態で
は、non-minフェージング側の引き込み特性が最良とな
る。
（積分段数１）、ＦＢＥ側積分段数ｎ段（積分段数２）
としている。積分段数ｎ、ｍ(ｎ、ｍは自然数)を、ｎ＞
ｍとすると、ＦＦＥ側のタップ係数の追随速度が、ＦＢ
Ｅ側のタップ係数の追随速度より速くなる。この状態で
は、non-minフェージング側の引き込み特性が最良とな
る。
【００５３】間欠リセットパルスにより積分器がリセッ
トされ、段差切替信号がアクティブとなり、該段差切替
信号を入力とする選択器２６では、積分段数として、Ｆ
ＦＥ側をｎ段、ＦＢＥ側をｍ段に切り替える。この場
合、ＦＢＥ側のタップ係数の追随速度が、ＦＦＥ側のタ
ップ係数の追随速度より速くなる。この状態では、min
フェージング側の引き込み特性が最良となる。
トされ、段差切替信号がアクティブとなり、該段差切替
信号を入力とする選択器２６では、積分段数として、Ｆ
ＦＥ側をｎ段、ＦＢＥ側をｍ段に切り替える。この場
合、ＦＢＥ側のタップ係数の追随速度が、ＦＦＥ側のタ
ップ係数の追随速度より速くなる。この状態では、min
フェージング側の引き込み特性が最良となる。
【００５４】つづいて間欠リセットパルスにより、再
び、積分器１６〜２０がリセットされ、段差切替信号が
インアクティブとなり、該段差切替信号を入力する選択
器６により、積分段数としてＦＦＥ側をｍ段、ＦＢＥ側
をｎ段に切り替える。この状態では、non-minフェージ
ング側の引き込み特性が最良となる。
び、積分器１６〜２０がリセットされ、段差切替信号が
インアクティブとなり、該段差切替信号を入力する選択
器６により、積分段数としてＦＦＥ側をｍ段、ＦＢＥ側
をｎ段に切り替える。この状態では、non-minフェージ
ング側の引き込み特性が最良となる。
【００５５】次に、搬送波（キャリア）同期信号がアク
ティブになると、この搬送波同期信号を入力する選択器
６では搬送波同期時積分段数（＝ｋ段）を選択出力し、
ＦＦＥ側、ＦＦＢ側の積分器には、搬送波同期時積分段
数（＝ｋ段）が共通に供給される。すなわち、搬送波同
期時のように、タップ係数の追随速度よりも、その精度
（ステップ幅が小さく正規の信号点との誤差が小さいこ
と）が要求される場合には、搬送波同期時用積分段数
(ＢＥＲ改善を図るための積分段数)が選択器６にて選択
される。
ティブになると、この搬送波同期信号を入力する選択器
６では搬送波同期時積分段数（＝ｋ段）を選択出力し、
ＦＦＥ側、ＦＦＢ側の積分器には、搬送波同期時積分段
数（＝ｋ段）が共通に供給される。すなわち、搬送波同
期時のように、タップ係数の追随速度よりも、その精度
（ステップ幅が小さく正規の信号点との誤差が小さいこ
と）が要求される場合には、搬送波同期時用積分段数
(ＢＥＲ改善を図るための積分段数)が選択器６にて選択
される。
【００５６】図５は、以上のような積分段数の切替によ
るタップ係数の動作を、まとめて示したものである。図
５において、横軸のC-3〜C3は、図１のタップ係数制御
回路の積分器出力Ｃ-3〜Ｃ3に対応するタップ係数であ
り、縦軸はタップ係数の値(積分器出力を-1〜1としてい
る)である。
るタップ係数の動作を、まとめて示したものである。図
５において、横軸のC-3〜C3は、図１のタップ係数制御
回路の積分器出力Ｃ-3〜Ｃ3に対応するタップ係数であ
り、縦軸はタップ係数の値(積分器出力を-1〜1としてい
る)である。
【００５７】復調器の搬送波非同期時には、図５（ａ）
のように、タップ係数C-3〜C3は発散している（値が
１）。
のように、タップ係数C-3〜C3は発散している（値が
１）。
【００５８】次に、間欠リセット発生器５からのリセッ
トパルスにより、積分器がリセットされることで、図５
（ｂ）に示すように、主タップのタップ係数C0が１、他
のタップ係数C-3〜C-1、C1〜C3は０としている(等化器
入出力の信号が同一となる)。
トパルスにより、積分器がリセットされることで、図５
（ｂ）に示すように、主タップのタップ係数C0が１、他
のタップ係数C-3〜C-1、C1〜C3は０としている(等化器
入出力の信号が同一となる)。
【００５９】その後、minフェージング時は、図５
（ｃ）の状態で搬送波同期状態へ移行するため、後段
（ＦＢ）タップ係数（C1〜C3）の成長を、前段（ＦＦ）
タップ係数（C-3〜C-1）の成長より早めた方が良い。つ
まり、等化に不要な前段タップ係数（C-3〜C-1）の動き
を遅くした方が良い。
（ｃ）の状態で搬送波同期状態へ移行するため、後段
（ＦＢ）タップ係数（C1〜C3）の成長を、前段（ＦＦ）
タップ係数（C-3〜C-1）の成長より早めた方が良い。つ
まり、等化に不要な前段タップ係数（C-3〜C-1）の動き
を遅くした方が良い。
【００６０】また、non-minフェージング時は、図５
（ｄ）の状態で搬送波同期状態へ移行するため、前段タ
ップ係数（C-3〜C-1）の成長を後段タップ係数（C1〜C
3）の成長より早めた方が良い。つまり、等化に不要な
後段タップ係数の動きを遅くした方が良い。
（ｄ）の状態で搬送波同期状態へ移行するため、前段タ
ップ係数（C-3〜C-1）の成長を後段タップ係数（C1〜C
3）の成長より早めた方が良い。つまり、等化に不要な
後段タップ係数の動きを遅くした方が良い。
【００６１】これらの動作を図２に示したように交互に
繰り返すため、min/non-minフェージング側両方の引き
込み特性を最良とすることができる。
繰り返すため、min/non-minフェージング側両方の引き
込み特性を最良とすることができる。
【００６２】以上のようなタップ係数の動作より、引き
込み特性は、図３に示すように、改善する。
込み特性は、図３に示すように、改善する。
【００６３】図３は、本発明の一実施例と従来の回路に
おけるシグネチャー特性を対比して示す図である。
おけるシグネチャー特性を対比して示す図である。
【００６４】図３において、 ノッチ周波数Δf；搬送波周波数からの周波数ずれ、 ノッチの深さ；20log(|1+ρexp（-j(ωτ-θ)）|)、 ρ；反射波と直接波の振幅比、 τ；反射波と直接波の伝搬遅延時間差、 θ；反射波と直接波の初期位相 である。
【００６５】図３からもわかる通り、本発明によれば、
従来技術と比較して、シグネチャー特性の領域が小さ
く、ノッチがより深い位置で、搬送波非同期状態から搬
送波同期状態へ移行できる。
従来技術と比較して、シグネチャー特性の領域が小さ
く、ノッチがより深い位置で、搬送波非同期状態から搬
送波同期状態へ移行できる。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
シグネチャ（Signature）の引き込み特性において、min
/non-minフェージング双方に最良点となるような積分段
数を設定することができ、min/non-minフェージング双
方の引き込み特性をともに改善することができる、とい
う効果を奏する。
シグネチャ（Signature）の引き込み特性において、min
/non-minフェージング双方に最良点となるような積分段
数を設定することができ、min/non-minフェージング双
方の引き込み特性をともに改善することができる、とい
う効果を奏する。
【００６７】その理由は、本発明においては、判定帰還
型の等化器において、前記等化器の各タップのタップ係
数を制御するタップ係数制御回路が、復調器の搬送波非
同期時において、一定周期でオン・オフする段差切替信
号に基づき、前記等化器の前段タップのタップ係数を出
力する積分器および前記等化器の後段タップのタップ係
数を出力する積分器に対して、互いに異なる値の第の積
分段数と第２の積分段数とを交互に供給する構成とした
ためである。
型の等化器において、前記等化器の各タップのタップ係
数を制御するタップ係数制御回路が、復調器の搬送波非
同期時において、一定周期でオン・オフする段差切替信
号に基づき、前記等化器の前段タップのタップ係数を出
力する積分器および前記等化器の後段タップのタップ係
数を出力する積分器に対して、互いに異なる値の第の積
分段数と第２の積分段数とを交互に供給する構成とした
ためである。
【図１】本発明の一実施例の構成を示す図であり、
（ａ）はＤＦＥの構成、（ｂ）はタップ係数制御部の構
成を示す図である。
（ａ）はＤＦＥの構成、（ｂ）はタップ係数制御部の構
成を示す図である。
【図２】本発明の一実施例における積分段数切り替えを
説明するためのタイミング図である。
説明するためのタイミング図である。
【図３】本発明の一実施例におけるシグネチャ引き込み
特性の例示する図である。
特性の例示する図である。
【図４】ＱＰＳＫにおける判定信号と誤差信号の一例を
示す図である。
示す図である。
【図５】本発明の一実施例におけるタップ係数を説明す
るための図である。
るための図である。
【図６】従来のＤＦＥの構成を示す図であり、（ａ）は
ＤＦＥの構成、（ｂ）はタップ係数制御部の構成を示す
図である。
ＤＦＥの構成、（ｂ）はタップ係数制御部の構成を示す
図である。
【図７】従来のタップ係数制御回路における積分段数切
り替えを説明するためのタイミング図である。
り替えを説明するためのタイミング図である。
【図８】従来の回路のシグネチャ引き込み特性の例示す
る図である。
る図である。
１、２１ ＦＦＥ ２、２２ 加算器 ３、２３ 識別器 ４、２４ ＦＢＥ ５、２５ 間欠リセット回路 ６、２６ 選択器 ７〜１０、２７〜３０ フリップフロップ（遅延回路） １１〜１５、３１〜３５ 相関器 １６〜２０、４１〜４０、積分器
Claims (7)
- 【請求項１】判定帰還型の等化器において、復調器の搬
送波非同期時における、ＦＦ（FeedForward）タップの
タップ係数を出力する積分器の積分段数と、ＦＢ（Feed
Back）タップのタップ係数を出力する積分器の積分段
数との大小関係を、所定の周期で、交互に変化させる手
段を備え、最小位相（min）推移形フェージングおよび
非最小位相推移形フェージング(non-min)側の両方の引
き込み特性を同時に最良に設定可能とした、ことを特徴
とする等化器。 - 【請求項２】入力信号を入力するＦＦ（Feed Forward）
等化器と、ＦＢ（Feed Back）等化器と、前記各等化器
のタップの出力を加算して出力する加算器と、前記加算
器の出力を識別する識別回路と、を備え、前記ＦＢ等化
器が前記識別回路の出力を入力とする判定帰還型の等化
器において、 前記等化器の各タップのタップ係数を制御するタップ係
数制御回路が、復調器の搬送波非同期時に一定周期でオ
ン・オフされる段差切替信号に基づき、前記ＦＦ等化器
のタップ係数を出力する積分器と、前記ＦＢ等化器のタ
ップ係数を出力する積分器とに対して、互いに異なる値
の第１の積分段数と第２の積分段数とを、前記一定周期
毎に、交互に切替えて供給する手段を備えたことを特徴
とする等化器。 - 【請求項３】入力信号を入力とし前段タップとセンター
タップを備えタップ係数が可変されるトランスバーサル
型フィルタよりなるＦＦ（Feed Forward）等化器と、 後段タップよりなりタップ係数が可変されるトランスバ
ーサル型フィルタよりなるＦＢ（Feed Back）等化器
と、 前記各タップの出力を加算する加算器と、 前記加算器の出力を入力し信号を識別判定する識別器
と、 を備え、前記識別器の出力が前記ＦＢ等化器に入力さ
れ、 前記各タップのタップ係数を制御するタップ係数制御回
路が、 判定信号と誤差信号、及び、該判定信号を単位時間単位
にそれぞれ遅延させた信号と前記誤差信号とをそれぞれ
入力とする複数の相関器と、 前記複数の相関器の出力をそれぞれ積分し、前記ＦＦ等
化器のタップ係数と、前記ＦＢ等化器のタップ係数をそ
れぞれ出力する複数の積分器と、 搬送波非同期時に、前記複数の積分器を間欠的にリセッ
トするための信号を出力するリセット回路と、 搬送波同期信号と段差切替信号とを選択制御信号として
入力とし、予め定められた搬送波同期時積分段数と、搬
送波非同期時積分段数として互いに異なる第１、第２の
積分段数とのいずれか一を選択出力する選択器であっ
て、搬送波非同期時には、インアクティブ状態の前記搬
送波同期信号と、周期的にアクティブ状態とされる前記
段差切替信号に基づき、前記ＦＦ等化器にタップ係数を
供給する積分器群と、前記ＦＢ等化器にタップ係数を供
給する積分器群とに対して、所定の周期で、前記第１の
積分段数と前記第２の積分段数とを交互に切り替えて供
給し、搬送波同期時には、アクティブ状態の前記搬送波
同期信号に基づき、前記搬送波同期時積分段数を、前記
ＦＦ等化器及び前記ＦＢ等化器にタップ係数を供給する
前記複数の積分器に対して共通に出力する選択器と、 を備えたことを特徴とする判定帰還型等化器。 - 【請求項４】搬送波同期時には、ＢＥＲ（ビット誤り
率）の改善を図るために予め定められた前記搬送波同期
時用積分段数が、前記ＦＦ等化器にタップ係数を供給す
る積分器群と、前記ＦＢ等化器にタップ係数を供給する
積分器群とに対して共通に供給される、ことを特徴とす
る請求項３記載の判定帰還型等化器。 - 【請求項５】前記各積分器が、２進アップダウンカウン
タよりなり、その出力Ｘが−１以上1未満とし、前記選
択器から供給される積分段数をｎ段とした場合、前記ア
ップダウンカウンタの出力のステップ幅が１／２n+1と
される、ことを特徴とする請求項３又は４記載の判定帰
還型等化器。 - 【請求項６】前記各相関器が、前記判定信号（Ｄ）と前
記誤差信号（Ｅ）との論理の一致を比較する回路よりな
る、ことを特徴とする請求項３乃至５のいずれか一に記
載の判定帰還型等化器。 - 【請求項７】前記積分段数が切り替わるタイミングで、
前記リセット回路から、前記積分器へリセットがかけら
れる、ことを特徴とする請求項３乃至５のいずれか一に
記載の判定帰還型等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075930A JP3546800B2 (ja) | 2000-03-17 | 2000-03-17 | 等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075930A JP3546800B2 (ja) | 2000-03-17 | 2000-03-17 | 等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267981A true JP2001267981A (ja) | 2001-09-28 |
| JP3546800B2 JP3546800B2 (ja) | 2004-07-28 |
Family
ID=18593745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000075930A Expired - Fee Related JP3546800B2 (ja) | 2000-03-17 | 2000-03-17 | 等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3546800B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008062622A1 (fr) * | 2006-11-22 | 2008-05-29 | Panasonic Corporation | Dispositif d'égalisation de forme d'onde |
| JP2021013076A (ja) * | 2019-07-04 | 2021-02-04 | 日本無線株式会社 | 判定帰還型等化器および受信機 |
-
2000
- 2000-03-17 JP JP2000075930A patent/JP3546800B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008062622A1 (fr) * | 2006-11-22 | 2008-05-29 | Panasonic Corporation | Dispositif d'égalisation de forme d'onde |
| JPWO2008062622A1 (ja) * | 2006-11-22 | 2010-03-04 | パナソニック株式会社 | 波形等化装置 |
| US8165192B2 (en) | 2006-11-22 | 2012-04-24 | Panasonic Corporation | Waveform equalizer |
| JP4994389B2 (ja) * | 2006-11-22 | 2012-08-08 | パナソニック株式会社 | 波形等化装置 |
| JP2021013076A (ja) * | 2019-07-04 | 2021-02-04 | 日本無線株式会社 | 判定帰還型等化器および受信機 |
| JP7325902B2 (ja) | 2019-07-04 | 2023-08-15 | 日本無線株式会社 | 判定帰還型等化器および受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3546800B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101477482B1 (ko) | 통신 채널들용 적응성 이퀄라이저 | |
| EP0715440B1 (en) | Synchronous detector and synchronizing method for digital communication receiver | |
| AU751551B2 (en) | Receiver and adaptive equalizing method | |
| US7016406B1 (en) | Adaptation structure and methods for analog continuous time equalizers | |
| US20040071234A1 (en) | High rate receiver | |
| US20050111539A1 (en) | Equalization method and apparatus using the same | |
| JP4389934B2 (ja) | クロック再生回路 | |
| JP5585583B2 (ja) | クロック再生回路及びクロック再生方法 | |
| JP4736297B2 (ja) | マルチチャネル適応等化器 | |
| JPH0447721A (ja) | 自動等化器 | |
| JP3546800B2 (ja) | 等化器 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3844951B2 (ja) | 受信機および適応等化処理方法 | |
| JP3424816B2 (ja) | ダイバーシチ受信機及びダイバーシチ受信制御方法 | |
| JP3427778B2 (ja) | 搬送波制御方式 | |
| Kubo et al. | A parallel blind demodulator in the presence of intersymbol interference | |
| JP2003283385A (ja) | 等化装置 | |
| JP2002232390A (ja) | Ｏｆｄｍ復調装置 | |
| US9559876B2 (en) | Adaptive equalization processing circuit and adaptive equalization processing method | |
| KR100480881B1 (ko) | 에러궤환을 이용한 블라인드 적응결정 궤환 등화기 | |
| JP4658403B2 (ja) | 自動等化方法および自動等化装置 | |
| CN116506263B (zh) | 加速收敛的时域自适应均衡系统及方法 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JPH0818492A (ja) | 遅延量推定型ｍｌｓｅ等化装置 | |
| Ogami et al. | An adaptive equalizer for multiray model in high‐speed digital land mobile radio communications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |