JP7325902B2

JP7325902B2 - 判定帰還型等化器および受信機

Info

Publication number: JP7325902B2
Application number: JP2019125546A
Authority: JP
Inventors: 康英田中; 秀雄大野
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2019-07-04
Filing date: 2019-07-04
Publication date: 2023-08-15
Anticipated expiration: 2039-07-04
Also published as: JP2021013076A

Description

本発明は、判定帰還型等化器および判定帰還型等化器を備えた受信機に係り、特に厳しい伝搬路環境においても安定動作させるための技術に関する。

有線や無線で情報の伝送を行う場合、有線、無線に限らず伝搬路には何らかの特性が存在し、伝搬路変動の影響によって送信された信号を受信側が正しく得られなければ、データの歪やデータ誤りが生じる。そこで、伝搬路によって変化した信号をデータ処理に適した信号に戻す技術に適応等化器がある。

例えば、マルチパス遅延波が発生するような無線通信環境では、直接波と共に遅延波が受信され、受信信号に符号間干渉（ＩＳＩ：Ｉｎｔｅｒｓｙｍｂｏｌｉｎｔｅｒｆｅｒｅｎｃｅ）が発生し、通信環境が大きく劣化する。この符号間干渉の影響を低減する方法として適応等化器が用いられている。

伝搬路変動に対しても良好な等化特性が得られる適応等化器として、判定帰還型等化器や最尤系列推定（ＭＬＳＥ：ＭａｘｉｍｕｍＬｉｋｅｌｉｈｏｏｄＳｅｑｕｅｎｃｅＥｓｔｉｍａｔｉｏｎ）等化器など非線形処理を行う適応等化器が知られている。両者を比較すると等化性能はＭＬＳＥの方が優れるが、考慮する遅延波の遅延時間長が長い場合や変調多値数が多い場合に、ＭＬＳＥの演算量が増大してしまう。これに対し判定帰還型等化器はＭＬＳＥ等化器より少ない演算量ですむ。そのためＭＬＳＥ等化器と比較して演算量の少ない判定帰還型等化器は限られたハード資源の下での実装にむいており、マルチパス遅延波が発生するような無線通信等において広く使われている。

図６を用いて従来の判定帰還型等化器を説明すると、判定帰還型等化器２００は主として入力部２０１と、ＦＦフィルタ部２０２と、ＦＢフィルタ部２０６と、加算器２１０と、判定部２１１と、誤差検出部２１２と、タップ係数制御部２１３とからなる。判定帰還型等化器２００は、受信したシンボルを等化フィルタであるＦＦフィルタ部２０２とＦＢフィルタ部２０６とでフィルタリングすることにより等化したデータを得る。

ＦＦフィルタ部２０２は受信信号を遅延素子２０３、２０３、・・・により1シンボル時間ずつ遅延させて、シンボル間隔で乗算器２０４、２０４、・・・の各タップ係数と乗算し、乗算結果をＦＦ加算器２０５へ入力する。ＦＦ加算器２０５は各乗算結果を加算した総和をＦＦフィルタ部２０２の出力として加算器２１０に入力する。加算器２１０はＦＦ加算器２０５からの出力を等化出力信号として判定部２１１に出力し、判定部２１１は、等化出力信号をある閾値によって判定し、「０」か「１」のデータとして、すなわち硬判定データとして出力する。判定部２１１は硬判定データを帰還信号としてＦＢフィルタ部２０６に入力し、遅延素子２０７、２０７によって1シンボル時間ずつ遅延させ、シンボル間隔で乗算器２０８、２０８、・・・のタップ係数と乗算し、乗算結果をＦＢ加算器２０９へ入力する。ＦＦ加算器２０５とＦＢ加算器２０９の出力を加算器２１０で加算した信号が等化結果であり、等化結果を判定部２１１で硬判定した判定出力信号を受信データとして出力する。

判定帰還型等化器２００は判定部２１１で硬判定した判定出力信号と加算器２１０の出力である等化信号との誤差を誤差検出部２１２で求め、その誤差情報（判定出力信号と等化出力信号の差分）をタップ係数制御部２１３に伝送し、タップ係数制御部２１３は、誤差を軽減するようにＦＦフィルタ部２０２の各タップ係数およびＦＢフィルタ部２０６の各タップ係数を更新して、ＦＦフィルタ部２０２とＦＢフィルタ部２０６の両方で符号間干渉を抑制する。

このように判定帰還型等化器は、判定出力信号を帰還させることによって符号間干渉（ＩＳＩ）成分の抑制を行うものであるが、判定誤りの影響がループ内を巡って、等化状態に収束しない現象が起きる。帰還される判定出力信号が誤っている場合には、等化を正しく行うことができないため、その等化結果に基づく判定も誤ったものとなる。また、次シンボルの等化を行う際の帰還される判定出力信号は前シンボルのであるため、その判定出力信号が誤っていた場合には、次シンボル以降にも誤り伝搬が起こり、等化不能の状態に陥るという判定帰還型等化器特有の異常状態に陥る問題がある。

このような問題に対して、前記伝送信号を受信する入力と、少なくとも１つの処理パラメータに基づいて前記伝送信号を処理し、処理された信号を生成する適応信号処理手段と、該処理された信号及び予想される信号間の差分を検出する差分検出手段と、該差分に依存して新たなパラメータに向けて前記少なくとも１つの処理パラメータを調整する設定手段と、を有し、前記設定手段はリーケージ手段を有し、該リーケージ手段は、前記少なくとも１つの処理パラメータについて、ゼロとは異なるリーケージターゲット値を設定し、該リーケージターゲット値に向かう方向のリーケージ成分に基づいて前記少なくとも１つの処理パラメータを更に調整するようにした、前記適応信号処理手段は、複数のフィルタパラメータを使用する等化手段を有し、前記フィルタパラメータは、ディジタルインパルス応答フィルタのタップ各々を制御する伝送チャネルで歪んだ伝送信号を処理する受信機によって、等化フィルタのタップに固定係数を乗じてタップの発散を防止し、ロバスト性を高める技術が提案されている（特許文献１参照）。

特表２００９－５２０３１３号公報

しかしながら、判定帰還型等化器は等化出力信号と判定出力信号の差分に基づき、例えばあるアルゴリズムでは、等化出力信号と判定出力信号との差の２乗平均値が最小となるようにタップ係数を適応的に更新するため、ノイズの大きい受信信号が入力されると、差分を検出できなくなり適応的に各タップ係数の更新をすることができない。

図２（ａ）は通常の状態の受信信号を示すコンスタレーション図である。通常であれば、判定帰還型等化器は、図２（ａ）のように理想値ｉの周りにノイズが拡がった信号を受信し、理想値ｉとの誤差値ｅが小さくなるように、各タップ係数を更新する。しかし、外乱等で雑音が支配的なレベルの大きな受信信号が入力されると図２（ｂ）に示すようにコンスタレーション図から大きくはみ出して広がる。このような外乱による大きな信号を受けると、タップ係数を適応的に制御することができなくなり、大きな受信レベルが原因となりＦＦフィルタのタップ係数が著しく低下し、最終的には「０」に収束してしまう。そうなるとＦＦフィルタからの出力が「０」になってしまい、ＦＦフィルタとしての機能は失われ、ＦＢフィルタの影響が支配的になってしまう。すなわち受信信号を等化すべきＦＦフィルタが機能せず、誤った判定出力信号により生成された等化出力信号が帰還し、ＦＢフィルタから誤った出力信号が生成され続ける。

ＦＦフィルタのタップ係数が「０」のままであると、外乱の影響がおさまって通常の信号を受信できるようになったとしても、ＦＦフィルタの出力も「０」のままとなりＦＦフィルタとしての機能が失われる。ＦＢフィルタと判定器とで信号がループしていくなかで、ＦＢフィルタの出力値は理想値に収束するため、タップ係数の更新が行われなくなってしまう。そうして、ＦＢフィルタの出力と判定器から帰還する判定出力信号とが延々と循環し、一定の判定出力信号を出し続けて、等化器として動作しなくなるという問題があった。

特許文献１に記載の技術ではこのような外乱等によって、ＦＦフィルタが機能しなくなり、ＦＢフィルタが支配的となってタップ更新が行われなくなる判定帰還型等化器特有の異常状態を回避するものではなかった。

そこで本発明は、外乱によるノイズの入力があっても、ＦＦフィルタの出力が「０」となってしまうことを防ぐことで、厳しい伝搬路環境においても安定的に動作する判定帰還型等化器および受信機を提供することを目的とする。

このような課題を解決するために、請求項１に記載の発明は、受信信号に対してタップ係数を乗算して波形等化を行うフィードフォワードフィルタ部と、フィードバック等化器として機能するフィードバックフィルタ部と、前記フィードフォワードフィルタ部の出力信号と前記フィードバックフィルタ部の出力信号とを加算した等化出力信号に基づき判定出力信号を出力する判定部と、前記判定出力信号と前記等化出力信号との誤差に基づき前記フィードフォワードフィルタ部のタップ係数と前記フィードバックフィルタ部のタップ係数の更新値を制御するタップ係数制御部と、前記タップ係数制御部から入力された前記フィードフォワードフィルタ部のタップ係数の更新値を、前記フィードフォワードフィルタ部の出力信号の電力値が一定値となるように正規化するタップ係数正規化部と、前記等化出力信号の電力値を前記判定部のコンスタレーション内に収まるように減衰させる減衰器と、前記判定出力信号を増幅させて前記フィードバックフィルタ部に伝送する増幅器と、前記減衰器と前記増幅器とを制御する電力調整部と、を備えたことを特徴とする。

この発明によれば、フィードフォワードフィルタ部の出力信号の電力値が一定値となるように前記ＦＦフィルタのタップ係数の更新値を正規化する。そして電力調整部が、フィードフォワードフィルタ部の出力信号の電力値が一定値となるようにしたことで等化出力信号が判定部の判定範囲を越えてしまうことがないように、減衰器で等化出力信号の電力値を減衰して判定部のコンスタレーション内に収束させ、さらに増幅器によって前記判定部が出力した判定出力信号を増幅させてフィードバックフィルタ部に伝送する制御を行う。

請求項２に記載の発明は、請求項１に記載の判定帰還型等化器を備えたことを特徴とする受信機である。

請求項１に記載の判定帰還型等化器によれば、タップ係数正規化部がＦＦフィルタ部の加算器の総電力の和が一定値となるように前記ＦＦフィルタのタップ係数の更新値を正規化するので、外乱等によってＦＦフィルタ部のタップ係数が著しく低下することがなく、厳しい伝搬路環境においても安定的に動作する。

請求項２に記載の受信機によれば、受信ＲＦ部等のハードウェアのトラブルがあり、判定帰還型等化器に大きなノイズが入力されたとしても、ＦＦフィルタ部のタップ係数が著しく低下することがなく、等化器が動作しなくなることを防ぐことができ、冗長系に切り替わったときに安定動作に復帰することができる。

実施の形態１における判定帰還型等化器を示す概略構成ブロック図である。判定帰還型等化器に入力される通常時の送信信号（ａ）と外乱時の送信信号（ｂ）を示すコンスタレーション図である。実施の形態１の判定帰還型等化器における、減衰前の等化出力信号と減衰後の等化出力信号を示すコンスタレーション図である。実施の形態２における判定帰還型等化器を備えた受信機を示す概略構成ブロック図であり、通常の状態を示す図である。実施の形態２における判定帰還型等化器を備えた受信機を示す概略構成ブロック図であり、冗長系に切り替えた状態を示す図である。従来の判定帰還型等化器を示す概略構成ブロック図である。

以下、この発明の実施の形態について、図面を用いて詳しく説明する。

（実施の形態１）
この発明の実施の形態における判定帰還型等化器１は、例えば無線受信機において、受信部を通じて得られたアナログ信号のＩ、Ｑ信号をそれぞれＡ／Ｄ変換器でデジタル信号とした複素入力信号ｒ（ｎ）＝Ｉ＋ｊＱを等化処理する。

判定帰還型等化器１の概略構成ブロック図を図１に示す。判定帰還型等化器１は、図１に示すように、等化対象の信号が入力される入力部１０と、ＦＦ（フィードフォワード）フィルタ部２０と、ＦＢ（フィードバック）フィルタ部３０と、加算器４０と、判定部５０と、誤差検出部６０と、タップ係数制御部７０と、タップ係数正規化部８０と、電力調整部９０と、減衰器９１と、増幅器９２とからなる。

ＦＦフィルタ部２０とＦＢフィルタ部３０は共に、タップ係数可変のトランスバーサルフィルタを用いて構成される。

ＦＦフィルタ部２０は、センタータップおよびフィードフォワードタップを有し、判定帰還型等化器１においてフィードフォワード等化器として機能する。

ＦＦフィルタ部２０は、判定帰還型等化器１が等化対象とする受信信号を受けて等化処理を行う。ＦＦフィルタ部２０は複数の遅延素子２１（２１－１、２１－２、２１－３、２１－４）と、複数の乗算器２２（２２－１、２２－２、２２－３、２２－４、２２－５）と、ＦＦ加算器２３とからなる。

遅延素子２１は受信信号の入力を受けて、受信信号を１シンボルずつ遅延させる。遅延素子２１－１は受信信号を１シンボル遅延させた信号を出力し、遅延素子２１－２は受信信号を２シンボル遅延させた信号を出力し、遅延素子２１－３は受信信号を３シンボル遅延させた信号を出力し、遅延素子２１―４は４シンボル遅延させた信号を出力する。

乗算器２２は、受信信号または遅延素子２１が出力した信号にタップ係数を乗算して出力する。信号入力から乗算器２２までの経路のことを、一般にタップといい、本実施の形態のＦＦフィルタ部のタップ数は５になる。本実施の形態では、乗算器２２－５までの経路がセンタータップとなり、他の乗算器２２－１、２２－２、２２－３、２２－４はフィードフォワードタップとなる。

ＦＦ加算器２３は、乗算器２２の出力の総和を算出し、加算器４０へ出力する。

ＦＢフィルタ部３０は、フィードバックタップを有し、判定帰還型等化器１において後述する判定部５０の判定出力信号が帰還されるフィードバック等化器として機能する。ＦＢフィルタ部３０は、複数の遅延素子３１（３１―１、３１―２）と複数の乗算器３２（３２―１、３２―２、３２―３）とＦＢ加算器３３とからなる。遅延素子３１、乗算器３２およびＦＢ加算器３３の機能はそれぞれＦＦフィルタ部２０の遅延素子２１、乗算器２２、ＦＦ加算器２３と同様であるため説明を省略する。なお、本実施の形態のＦＢフィルタ部３０のタップ数を３としているが、これに限らず、２以上であれば、伝搬路環境等を考慮して適したタップ数を設定してもよい。

加算器４０はＦＦ加算器２３とＦＢ加算器３３の各出力を加算し、判定部５０および誤差検出部６０に出力する。

判定部５０は加算器４０の出力をシンボル周期Ｔ毎に閾値で硬判定して、判定出力信号を出力する。判定出力信号は誤差検出部６０に伝送されると共に、帰還データとしてＦＢフィルタ部３０に伝送される。

誤差検出部６０は判定部５０が出力した判定出力信号と加算器４０の出力（等化出力信号）との誤差を検出する。具体的には判定出力信号から等化出力信号を減算することで誤差値を求める。

タップ係数制御部７０は、各タップの値と各タップ係数とを監視し、誤差検出部６０が求めた誤差値に基づき、判定出力信号と等化出力信号との誤差が小さくなるように各タップ係数の更新を制御する部分である。具体的には、誤差検出部６０から誤差値を得ると、ＦＦフィルタ部２０から各タップ入力信号を得て、ＦＦフィルタ部２０におけるタップ係数を適応的に算出し、算出した各タップ係数をＦＦフィルタ部２０のタップ係数については、タップ係数正規化部８０に、ＦＢフィルタ部３０のタップ係数についてはＦＢフィルタ部の各乗算器３２に伝送される。

タップ係数制御部７０のタップ係数更新アルゴリズムには、ＬＭＳ（ＬｅａｓｔＭｅａｎＳｑｕａｒｅｓ）やＲＬＳ（ＲｅｃｕｒｓｉｖｅＬｅａｓｔＳｑｕａｒｅｓ）が用いられる。

タップ係数正規化部８０は、タップ係数制御部７０から入力されたＦＦフィルタ部２０の各タップ係数を、ＦＦフィルタ部２０の出力の総電力の和が常に一定値となるように、すなわち各乗算器２２の出力の電力値Ｐの総和が一定値となるように、ＦＦフィルタ部２０の各タップ係数を正規化する。一定値は定数を固定的に定めるものであればどのような値でもよいが、本実施の形態では処理の簡略化のために「１」を一定値とする。

タップ係数正規化部８０の動作を詳しく説明すると、タップ係数正規化部８０は、タップ係数制御部７０からＦＦフィルタ部２０の各タップ係数が入力されると、各タップ係数をＦＦ加算器２３の出力の電力値が１となるように、各タップ係数を増減させる。
タップ係数制御部７０からＦＦフィルタ部２０の各タップ入力値を得て、タップ係数制御部７０から得たタップ係数では、ＦＦフィルタ部２０の各タップ係数の電力値の総和が「１」に満たない場合は、電力値の総和が「１」となるようにそれぞれのタップ係数に均等にタップ係数Ｋを上乗せして算出し、各乗算器２２の出力の電力値Ｐ_０～Ｐ_４の総和が「１」となるようにする。

タップ係数制御部７０から得たタップ係数では、ＦＦフィルタ部２０の各タップ係数の電力値の総和が「１」を超える場合は、電力値の総和が「１」となるようにそれぞれのタップ係数に均等にタップ係数Ｋを差し引いて算出する。このようにタップ係数正規化部８０は、ＦＦフィルタ部２０のタップの電力値の総和が常に「１」となるように、各タップ係数を均等に調整し、各乗算器２２の出力の電力値Ｐ_０～Ｐ_４の総和が「１」となるようにする。

例えば、外乱等によってタップ係数制御部７０から入力されるＦＦフィルタ部の各タップ係数Ｋが「０」となると、タップ係数正規化部８０は、センタータップの電力値が「１」となるタップ係数Ｋ_０を乗算器２２－５に伝送する。そして、その他のタップの電力値が「０」となるようにタップ係数Ｋ_１～Ｋ_４は「０」と伝送する。この場合、センタータップの乗算器２２－５の出力の電力値Ｐ_０が「１」となり、他の乗算器２２－１、２２－２、２２－３、２２－４の出力の電力値はそれぞれ「０」となるため、ＦＦフィルタ部２０の各タップの電力値の総和が「１」となる。このようにタップ係数正規化部８０は、タップ更新毎に、ＦＦ加算器２３の出力の電力値が「１」となるようにＦＦフィルタ部２０のタップ係数を制御する。

電力調整部９０は減衰器９１と増幅器９２と接続される。電力調整部９０は、減衰器９１と増幅器９２を制御して、加算器４０の出力を、判定部５０の閾値で判定できる電力値まで減衰し、判定後の判定出力信号をＦＢフィルタ部３０に入力する前に減衰前の電力値にまで戻す制御を行う。判定帰還型等化器１ではＦＦフィルタ部のタップ係数の総電力の和が常に「１」となるようにタップ係数を更新していることから、等化出力信号が硬判定可能な範囲から外れてしまうことがある。すなわちＦＦフィルタ部２０の出力とＦＢフィルタ部３０の出力の加算された等化出力信号が、図３（ａ）に示すように、判定部５０のコンスタレーション図の外側に広がってしまい、既知の理想値ｉから離れてしまう。そうならないために、減衰器９１は等化出力信号の電力値を、判定部５０で図３（ｂ）に示すように硬判定可能な電力値にまで減衰する。硬判定後の判定出力信号は増幅器９２で減衰前の電力値にまで戻される。減衰器９１に減衰した係数の逆数を増幅器で乗することで元の電力値にまで戻され、ＦＢフィルタ部３０に入力される。

つぎにこの判定帰還型等化器１に外乱によるノイズが入力されたときの作用について説明する。

ノイズによる大きな信号が受信されると、タップ係数制御部７０は適切なタップ係数を算出することができず、タップ係数Ｋ０～Ｋ５は「０」に近くなる。タップ係数正規化部８０はＦＦフィルタ部のタップの総電力の和を「１」となるようにしているので、正しくない等化結果であっても、ＦＦフィルタ部２０の出力が「０」となることがなく、曲がりなりにも何らかのデータを出力していることになる。

外乱の影響がなくなり通常の信号が受信されるようになると、ＦＦフィルタ部２０およびＦＢフィルタ部３０は受信した信号で等化処理を再開し、等化出力信号と判定出力信号の誤差を元に、タップ係数制御部７０が各タップ係数Ｋ０～Ｋ７を算出し、タップ係数正規化部８０がＦＦフィルタ部２０のタップ係数Ｋ０～Ｋ４をＦＦフィルタ部２０の電力値の総和が「１」となるように正規化する。

タップ係数正規化部８０によって、ＦＦフィルタ部２０の電力値の総和が常に「１」となることで、等化出力信号の電力値が判定部５０の判定範囲であるコンスタレーションからはみ出してしまうことがないように、電力調整部９０が減衰器９１を制御して、判定部５０のコンスタレーションの範囲内におさまるように減衰する。ＦＢフィルタ部３０に帰還する判定出力信号は減衰した分だけ増幅器９２によって増幅され元の電力値にまで戻されてからＦＢフィルタ部３０に入力される。

このような判定帰還型等化器１によれば、タップ係数正規化部８０がＦＦフィルタ部２０のＦＦ加算器２３の出力の電力値が一定値となるようにＦＦフィルタ部２０のタップ係数の更新値を正規化するので、外乱等によってＦＦフィルタ部２０のタップ係数が著しく低下することがなく、ＦＦフィルタ部２０が等化不能に陥って、ＦＢフィルタ部３０が支配的に作動してしまうことがない。すなわち、外乱による影響が無くなって、通常の受信信号が受信できるようになれば、受信信号を元に等化処理を行い、等化出力信号と判定出力信号をもとにタップ係数を更新し、等化処理を継続することができる。結果として厳しい伝搬路環境においても安定的に動作する判定帰還型等化器を提供することが可能となる。

（実施の形態２）
本実施の形態の無線受信機１００の概略構成ブロック図を図４に示す。

本実施の形態に係る無線受信機１００は、アンテナ１１０と、分配器１１１と、２つの受信ＲＦ部１２０ａ、１２０ｂと、監視制御部１３０と、切替部１４０と、信号処理部１５０とからなる。

アンテナ１１０がＲＦ送信信号を受信し、受信信号が分配器１１１を介して、第１の受信ＲＦ部１２０ａと第２の受信ＲＦ部１２０ｂとに入力される。

受信ＲＦ部１２０ａは、ＬＮＡ１２１と、ミキサ１２２と、局部発振器１２３とからなり、受信したＲＦ信号を、中間周波数（ＩＦ周波数）に、局部発振器１２３とミキサ１２２を使って変換する。受信ＲＦ部１２０ｂの構成は、第１の受信ＲＦ部１２０ａの構成と同様であるので説明を省略する。

監視制御部１３０は、受信ＲＦ部１２０ａと受信ＲＦ部１２０ｂおよび切替部１４０に接続される。

監視制御部１３０は受信ＲＦ部１２０ａと受信ＲＦ部１２０ｂのハードウェアのトラブルや電源の異常等を監視し、受信ＲＦ部１２０ａ、１２０ｂのいずれかを使用しているときにトラブルがあると、切替部１４０を切り替え、もう一方に接続する。

切替部１４０は切替スイッチであり、監視制御部１３０からの出力を受けて、接点をもう一方の受信ＲＦ部側に切り替える。

受信ＲＦ部１２０ａ、１２０ｂの出力は共に切替部１４０に入力され、切替部１４０のスイッチが接続されている方の出力が、信号処理部１５０に入力される。すなわち、無線受信機１００は２つの受信ＲＦ部１２０ａ、１２０ｂが冗長系に構成されている。アンテナ１１０が受信した信号が信号処理部１５０に伝送される経路において、受信ＲＦ部１２０ａと受信ＲＦ部１２０ｂとが切替可能になっている。

信号処理部１５０は、受信ＲＦ部１２０ａ（１２０ｂ）でＩＦ周波数に変換された信号を処理する。信号処理部１５０は主として、ＩＦアンプ１５１と、アナログ／デジタル変換器１５２と、判定帰還型等化器１と、復調器１５３とを備える。判定帰還型等化器１の構成は実施の形態１において図１で示したものと同一なので同一の符号を用いることで説明を省略する。

受信ＲＦ部１２０ａ（１２０ｂ）から信号処理部１５０に入力された信号は、ＩＦアンプ１５１にて、信号を増幅され、アナログ／デジタル変換器１５２にてアナログ信号がデジタル信号に変換され、判定帰還型等化器１に入力され、判定帰還型等化器１は符号間干渉等の等化処理を行い等化出力信号を復調器１５３に出力する。復調器１５３は等化出力信号をベースバンド信号に復調して出力する。

すなわち、この実施の形態における無線受信機１００は、受信ＲＦ部を冗長系に構成した無線受信機であって、本発明に係る判定帰還型等化器と、受信ＲＦ部の動作不良を監視する監視制御部とを備え、一方の受信ＲＦ部に動作不良が起きた場合は、もう一方の受信ＲＦ部に回路を切り替える。

この無線受信機１００の作用について説明する。

図４に示すように、無線受信機１００はアンテナ１１０で受信した信号は受信ＲＦ部１２０ａ、１２０ｂそれぞれ入力される。無線受信機１００は、通常は切替部１４０が受信ＲＦ部１２０ａに接続されている。

ここで、受信ＲＦ部１２０ａにハードウェアのトラブルや電源異常といった外乱が起きると、信号処理部１５０に外乱のノイズのみが入力され、判定帰還型等化器１にもノイズがはいってくる。この際に判定帰還型等化器１はＦＦフィルタ部のタップ係数は、ノイズにより通常の信号からかい離した等化出力信号と判定出力信号との誤差に基いてタップ係数Ｋを更新するが、ＦＦフィルタ部のＦＦの総電力が「１」となっているので、何らかの等化出力信号を出力しており、ＦＢフィルタ部が支配的となっていない。

監視制御部１３０が、受信ＲＦ部１２０ａの異常を検知すると、切替部１４０の接続を冗長系の受信ＲＦ部１２０ｂに切り替えて、図５に示すように受信ＲＦ部１２０ｂの出力信号が信号処理部１５０に入力される。

正常に動作している受信ＲＦ部１２０ｂは外乱の影響のない信号を信号処理部１５０に入力するので、信号処理部１５０の判定帰還型等化器１は、判定出力信号と等化出力信号との誤差に基いて、この誤差を小さくするようにタップ係数を更新していくことができる。次第に等化出力信号は等化処理されたものに復帰する。

このような構成の無線受信機１００によれば、ハード的なトラブルによる外乱で、信号処理部１５０の判定帰還型等化器１が等化不能に陥っても、判定帰還型等化器１のＦＦフィルタ部２０のＦＦ加算器の総電力の和が常に「１」となっているため、タップ係数が０になってしまうことがない。そして正常に機能する冗長系に切り替えることで、通常の信号が入力されることで、ＦＦフィルタ部２０、ＦＢフィルタ部３０の各タップ係数を制御して等化不能状態から復帰することが可能となる。

以上、この発明の実施の形態を詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、実施の形態１の判定帰還型等化器１は、ＦＦフィルタ部２０のタップ数が５と、ＦＢフィルタ部３０のタップ数が３としたが、複数であればこの数に限らない。また、各遅延素子２１、３１の遅延数を１シンボルとしたが、それぞれ１／２シンボルずつ遅延させるものでもよい。

１判定帰還型等化器
２０ＦＦフィルタ部
３０ＦＢフィルタ部
４０加算器
５０判定部
６０誤差検出部
７０タップ係数制御部
８０タップ係数正規化部
９０電力調整部
９１減衰器
９２増幅器
１００無線受信機
１２０ａ受信ＲＦ部
１２０ｂ受信ＲＦ部
１３０監視制御部
１５０信号処理部

Claims

受信信号に対してタップ係数を乗算して波形等化を行うフィードフォワードフィルタ部と、
フィードバック等化器として機能するフィードバックフィルタ部と、
前記フィードフォワードフィルタ部の出力信号と前記フィードバックフィルタ部の出力信号とを加算した等化出力信号に基づき判定出力信号を出力する判定部と、
前記判定出力信号と前記等化出力信号との誤差に基づき前記フィードフォワードフィルタ部のタップ係数と前記フィードバックフィルタ部のタップ係数の更新値を制御するタップ係数制御部と、
前記タップ係数制御部から入力された前記フィードフォワードフィルタ部のタップ係数の更新値を、前記フィードフォワードフィルタ部の出力信号の電力値が一定値となるように正規化するタップ係数正規化部と、
前記等化出力信号の電力値を前記判定部のコンスタレーション内に収まるように減衰させる減衰器と、
前記判定出力信号を増幅させて前記フィードバックフィルタ部に伝送する増幅器と、
前記減衰器と前記増幅器とを制御する電力調整部と、
を備えたことを特徴とする判定帰還型等化器。
請求項１に記載の判定帰還型等化器を備えたことを特徴とする受信機。