JP2551231B2 - 判定帰還形等化器 - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は判定帰還形等化器に関し、特に、多値直交振
幅変調又は多相位相変調を用いたデジタル無線通信装置
の受信側で使用される判定帰還形等化器に関する。

【従来の技術】

近年、デジタル無線通信システムでは、伝搬路で発生
する周波数選択性フェージングによる回線品質の劣化を
克服するために、受信側において、トランスバーサル・
フィルタを用いたトランスバーサル形等化器が使用され
ている。さらに、強力な等化特性を有するものに判定帰
還形等化器がある。 第２図に従来用いられている全デジタル形５タップ構
成の判定帰還形等化器を示す。 第２図において、データ入力端子１に復調回路（図示
せず）より入力されたアナログベースバンド信号は、利
得調整回路11に供給される。利得調整回路11は、伝搬路
でフェージングが発生し波形歪が生じた場合にも、後置
されるアナログ・デジタル変換器（A/D変換器）12の規
定入力範囲を越えないように、アナログベースバンド信
号を圧縮率1/K（Ｋ≧１）で圧縮した後、圧縮された信
号をA/D変換器12に送出する。 A/D変換器12には、クロック入力端子２よりクロック
信号CLKが供給される。A/D変換器12は、標本化周波数f_C
で、圧縮された信号を標本・量子化し、標本化された信
号をＮビットのデジタル信号列S1として判定帰還形トラ
ンスバーサル・フィルタ部101に送出する。 判定帰還形トランスバーサル・フィルタ部101は前方
等化器201と後方等化器202とを有する。 前方等化器201において、デジタル信号列S1は、第１
の乗算器25に供給されると共に、第１の遅延回路21に供
給される。第１の遅延回路21の出力信号は第２の乗算器
26に供給されると共に、第２の遅延回路22に供給され
る。第２の遅延回路22の出力信号は第３の乗算器27に供
給される。 一方、判定帰還形トランスバーサル・フィルタ部101
の出力信号S1′を判定する判定回路14′の出力信号S1″
は後方等化器202に供給される。 後方等化器202において、判定回路14′の出力信号S
1″は第３の遅延回路23に供給される。第３の遅延回路2
3の出力信号は、第４の乗算器28に供給されると共に、
第４の遅延回路24に供給される。第４の遅延回路24の出
力信号は第５の乗算器29に供給される。 これら遅延回路21〜24は、フリップ・フロップ等で構
成され、一般にはそれぞれ１ビットの遅延を与える。 第１乃至第５の乗算器25〜29において、入力デジタル
信号はそれぞれ制御信号発生回路102により供給される
タップ係数C_-2,C_-1,C₀,C₁,C₂が乗ぜられ、それぞれ乗算
器出力m_-2,m_-1,m₀,m₁,m₂として、加算器13に供給され
る。 加算器13は、乗算器出力m_-2,m_-1,m₀,m₁,m₂をデジタル
加算することにより、原信号S1に含まれていたフェージ
ング等による符号間干渉を除去し、等化デジタル信号列
S1′を後処理回路15及び上記判定回路14′へ出力する。 判定回路14′は、入力される信号レベル値（２進数）
を、これと最も近い理想信号レベル値に判定して判定結
果信号を出力する。 その結果、遅延回路23,24及び乗算器28,29で構成され
る後方等化器202にはフェージング等による波形歪が除
去された後の判定信号が供給される。そのため、乗算器
へのタップ係数が正確でかつ乗算出力が飽和しない限
り、後方等化器202で除去しうる符号間干渉は完全に等
化される。 また、後処理回路15は、利得調整回路11で1/K倍に圧
縮された原信号を本来の正しいレベルに戻すために用い
られる。 後処理回路15で正しいレベルに修正された信号は、本
等化器の出力信号としてデータ出力端子３に出力され
る。 次に、上述した判定回路14′及び後処理回路15の動作
について具体例を挙げて詳しく説明する。 データ入力端子１への入力信号として、16値直交振幅
変調（16QAM）のベースバンド信号である４値信号を考
える。 この４値信号の理想値は、第３図（ａ）の白丸A,B,C,
Dで示すレベルを有し、各点がそれぞれ第１、第２ビッ
トの２ビットの情報信号（00），（01），（10），（1
1）を表している。尚、第３ビット以下のビットは、理
想値からのずれを表わす誤差信号である。 今、圧縮率1/Kが1/2であるとすれば、点A,B,C,Dは、
第３図（ａ）の黒丸で示される点Ａ′,B′,C′,D′に圧
縮される。点Ａ′,B′,C′,D′の理想値は、それぞれ３
ビット信号（010），（011），（100），（101）で表わ
される。この場合は、第４ビット以下のビットが誤差信
号を表わしている。 判定帰還形トランスバーサル・フィルタ部101の出力
信号S1′は、熱雑音や除去しきれない符号間干渉を含ん
でいるため、誤差信号はランダムに変化している。従っ
て、第１〜第Ｎビットの信号を、後方等化器202にその
まま帰還入力すると、等化部の入力に誤差が含まれるの
で、十分が等化できない そこで、判定回路14′において、デジタル信号列S1′
を第３図（ｂ）に従い、第１〜第３ビットは４つの理想
値（010），（011），（100），（101）のいずれかに一
意的に判定し、第４ビット以下は固定値100…０として
いる。ここで、“…”はすべて“0"を示す。例えば、Ｎ
＝５の場合、信号S1′＝10011の判定値はＳ″＝10010と
なり、また、信号S1′＝11100の判定値はS1″＝10110と
なる。 一方、後処理回路15は、1/2に圧縮された信号を２倍
にして原信号に戻すために、第３図（ｃ）に従って信号
変換を行い、パス１′，パス２′，パス３′の３ビット
の信号を出力する。例えば、信号S1′＝10011の後処理
回路15の出力はＤ＝101となり、又、信号S1′＝11100の
後処理回路15の出力はＤ＝111となる。パス１′とパス
２′は情報ビットであり、パス３′は誤差信号の極性を
表わす誤差ビットである。 タップ係数C_-2,C_-1,C₀,C₁,C₂は、制御信号発生回路10
2より、極性信号ｄ（前記パス１′）と誤差信号ｅ（前
記パス３′）の間の相関をとり、時間平均出力として得
られる。このタップ係数生成の原理は、「適応形自動等
化アルゴリズム」として文献（たとえば、電子通信学会
編「デジタル信号処理」第11章、昭和50年）等に詳述さ
れているので、ここでは省略する。 第４図に上述した従来の判定帰還形等化器の２波干渉
フェージング等化特性を示す。第４図はシグニチャ・カ
ーブとも呼ばれ、横軸にフェージングのノッチ周波数の
スペクトラムの中心からの偏移をクロック周波数で正規
化したノッチ位置f_dをとり、縦軸に反射波（遅延波）の
振幅を主波の振幅で正規化した振幅比ρがとられてい
る。ノッチ深さDnは、Dn＝−20log（１−ρ）dBで表わ
されるので、ρ＝１でノッチ深さは最大｜∞｜となる。
ノッチ位置f_d及び振幅比ρをパラメータとして、誤り率
Pe＝１×10^-4となるf_dとρの点をつないだものが曲線Ｓ
であり、Ｓで囲まれた領域内ではPe＞１×10^-4となって
いる。従って、Ｓで囲む面積が小さい程、等化器の能力
が秀れている。０＜ρ＜１の範囲では、主波より干渉波
が遅れているので、後方等化器202で符号間干渉を除去
し、ρ＞１の範囲では、遅延波が主波となるので逆に前
方等化器201で符号間干渉を除去している。 前述した如く、判定帰還形等化器では、後方等化器20
2の入力信号は、等化後の判定信号であるので理想値と
ほぼ一致する。このため、第４図の０＜ρ＜１では、ほ
ぼ完全に等化されているのが分かる。一方、ρ＞１の
時、前方等化器201の入力は、符号間干渉が除去されて
いない信号であるため、等化能力は０＜ρ＜１に比して
劣っている。 尚、上述の２波干渉フェージングについては、文献
（たとえば、「ディジタル無線通信」第４章、産業図書
等）に詳述されているので、ここでは詳しい説明を省略
する。 前述した、前方及び後方等化器で使われる乗算器は、
通常、入力レベル、タップ係数、出力レベルとも−１以
上＋１以下の値をとる。

【発明が解決しようとする課題】

この従来の判定帰還形等化器では、ρを０から１に近
づけていくと、ρ＝１の近辺で乗算器出力が限界に達す
るため、ρ＝１を越えて等化することは不可能であっ
た。 本発明の目的は、大きな等化能力が得られる判定帰還
形等化器を提供することにある。

【課題を解決するための手段】

本発明による判定帰還形等化器は、復調回路より供給
されるアナログ・ベースバンド信号を1/K（Ｋ≧１）に
圧縮し、圧縮された信号を出力する利得調整回路と、前
記圧縮された信号を標本・量子化し、標本化された信号
を出力するアナログ・デジタル変換器と、前記標本化さ
れた信号の出力デジタル信号列を前方等化部の入力と
し、第１の拡大判定された信号の出力デジタル信号列を
後方等化部の入力とし、タップ係数を用いて等化を行
い、等化デジタル信号列を出力する判定帰還形トランス
バーサル・フィルタ部と、前記等化デジタル信号列をＬ
（Ｌ＞１）倍に拡大した後に判定を行い、前記第１の拡
大判定された信号を出力する拡大判定回路と、前記等化
デジタル信号列をＫ倍に拡大・判定し、第１の拡大判定
された信号を極性信号を含むデータ信号と誤差信号とし
て出力する後処理回路と、前記誤差信号と前記データ信
号との相関及び時間平均をとることにより、前記タップ
係数を生成する制御信号発生回路と、を有すること特徴
とする。 前記制御信号発生回路に供給される前記データ信号の
代わりに、前記標本化された信号又は前記等化デジタル
信号列を用いても良い。

【作 用】

判定帰還形トランスバーサル・フィルタ部の出力値
は、利得調整回路により1/Kに圧縮されているが、これ
を判定帰還形トランスバーサル・フィルタ部の後方等化
器に判定帰還する際に、拡大判定回路によりＬ倍に拡大
した後、判定帰還することにより、後方等化器の各乗算
器出力もＬ倍となるため、従来より等化能力の限界値を
広げることができる。

【実施例】

次に本発明について図面を参照して説明する。 第１図は参照すると、本発明の一実施例による判定帰
還形等化器は、判定回路14の代わりに拡大判定回路103
を使用している点を除いて、第２図に示されたものと同
様の構成を有する。 以下、本発明の主眼である拡大判定回路14について説
明する。 従来の判定帰還形等化器において、すでに説明した様
に、ρ＝０から遅延波（反射波）の振幅を大きくしてい
った場合、ρ＝１付近で等化能力が限界に達してしまう
原因は、後方等化器202のタップ係数、すなわち乗算28,
29の係数が最大に達し、乗算能力も限界に達してしまう
からである。このとき従来例では、乗算器の入力には、
1/Kに圧縮された判定出力が判定回路14′から供給され
ている。これの代わりに、本実施例では、拡大判定回路
14によりＬ倍に拡大された判定出力を乗算器に供給して
いる。その結果、乗算出力もＬ倍に増大するので、等化
能力が従来の判定帰還形等化器よりも大幅に向上する。 第５図に本実施例の判定帰還形等化器の等化特性Ｓ′
を示す。本実施例の判定帰還形等化器は、従来の判定帰
還形等化器の等化特性（点線部）より大きなρに対して
も等化することがわかる。 第６図にＬ＝２の場合の拡大判定回路14の動作の様子
を示す。たとえば、信号の範囲がＡ′の場合、拡大判定
回路14の出力は00100…０となり、又、信号の範囲が
Ｃ′の場合は10100…０となる。 拡大判定回路14は、ROM（リード・オンリ・メモリ）
等の記憶素子やアンド・ゲートやオア・ゲート等の論理
回路により容易にかつ安価に構成できる。Ｌの値は、１
＜Ｌ≦Ｋの範囲であれば、判定帰還形トランスバーサル
・フィルタ部の乗算器は、従来と同じ機能のものが使用
でき、係数ビット数や出力ビット数を増加する必要がな
い。 本発明の他の長所は、一般に深いフェージングを等化
する場合、波形歪によりA/D変換器12の入力レベルを絞
るため、Ｋは大きな値となるが、この時、Ｋに比例して
Ｌも大きな値にできるため、ますます等化能力を向上す
ることができるということである。即ち、Ｋを大きな値
に設定し、より大きな波形歪を受け入れられる様にすれ
ばするほど、Ｌも大きな値にできて、ますます大きな波
形歪を等化できるという、相乗効果が得られる。 勿論、乗算器の出力ビット数が大きいものを用いれ
ば、ＬはＫより大きな値に設定でき、さらに大きな等化
能力が得られる。 また、クロック周波数f_Cが高くて、拡大判定回路14の
遅延が１ビット（１クロック周期）を越える場合には、
後方等化器202として、第２図の後方等化器202から遅延
回路23を除去したものを用いればよい。 制御信号発生回路102では、極性信号ｄは後処理回路1
5の出力より得ているが、判定帰還形トランスバーサル
・フィルタ101の入力又は出力から得ても良い。また極
性（第１ビット）のみでなく、第２ビット以下の信号も
含めたデータ信号を用いても良い。 以上の説明では、１次元５タップ形の判定帰還形等化
器について説明したが、もちろん、他のタップ数につい
ても、本発明が適用できるのは明らかである。また、直
交振幅変調や多相位相変調の場合には、本等化部を４個
用いてたすきがけ構成にした直交２次元形等化器が用い
られるが、この様な場合にも本発明が適用されるのは明
らかである。

【発明の効果】

以上説明したように、本発明の判定帰還形等化器は、
判定帰還形トランスバーサル・フィルタ部の出力と後方
等化器の判定帰還入力との間に、拡大判定回路を挿入し
て、判定帰還される信号のレベルをＬ倍に拡大すること
により、従来の判定帰還形等化器より、大きな等化能力
が得られるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例による判定帰還形等化器を示
すブロック図、第２図は従来の判定帰還形等化器を示す
ブロック図、第３図は第２図中の利得調整回路、後処理
回路、判定回路の動作を説明するための図、第４図は第
２図に示された従来の判定帰還形等化器の等化能力を示
す図、第５図は第１図に示された本発明の実施例による
判定帰還形等化器の等化能力を示す図、第６図は第１図
中の拡大判定回路の動作を示す図である。 11……利得調整回路、12……アナログ・デジタル変換
器、13……加算器、14……拡大判定回路、15……後処理
回路、101……判定帰還形トランスバーサル・フィルタ
部、102……制御信号発生回路、201……前方等化器、20
2……後方等化器。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】復調回路より供給されるアナログ・ベース
   バンド信号を1/K（Ｋ≧１）に圧縮し、圧縮された信号
   を出力する利得調整回路と、 前記圧縮された信号を標本・量子化し、標本化された信
   号を出力するアナログ・デジタル変換器と、 前記標本化された信号を前方等化器の入力とし、第１の
   拡大判定された信号を後方等化器の入力とし、タップ係
   数を用いて等化を行い、等化デジタル信号列を出力する
   判定帰還形トランスバーサル・フィルタ部と、 前記等化デジタル信号列をＬ（Ｌ＞１）倍に拡大して判
   定を行い、前記第１の拡大判定された信号を出力する拡
   大判定回路と、 前記等化デジタル信号列をＫ倍に拡大・判定し、第２の
   拡大判定された信号を極性信号を含むデータ信号と誤差
   信号として出力する後処理回路と、 前記誤差信号と前記データ信号との相関及び時間平均を
   とることより、前記タップ係数を生成する制御信号発生
   回路と、 を有すること特徴とする判定帰還形等化器。
2. 【請求項２】復調回路より供給されるアナログ・ベース
   バンド信号を1/K（Ｋ≧１）に圧縮し、圧縮された信号
   を出力する利得調整回路と、 前記圧縮された信号を標本・量子化し、標本化された信
   号を出力するアナログ・デジタル変換器と、 前記標本化された信号を前方等化器の入力とし、第１の
   拡大判定された信号を後方等化器の入力とし、タップ係
   数を用いて等化を行い、等化デジタル信号列を出力する
   判定帰還形トランスバーサル・フィルタ部と、 前記等化デジタル信号列をＬ（Ｌ＞１）倍に拡大して判
   定を行い、前記第１の拡大判定された信号を出力する拡
   大判定回路と、 前記等化デジタル信号列をＫ倍に拡大・判定し、第２の
   拡大判定された信号を極性信号を含むデータ信号と誤差
   信号として出力する後処理回路と、 前記誤差信号と前記標本化された信号との相関及び時間
   平均をとることより、前記タップ係数を生成する制御信
   号発生回路と、 を有すること特徴とする判定帰還形等化器。
3. 【請求項３】復調回路より供給されるアナログ・ベース
   バンド信号を1/K（Ｋ≧１）に圧縮し、圧縮された信号
   を出力する利得調整回路と、 前記圧縮された信号を標本・量子化し、標本化された信
   号を出力するアナログ・デジタル変換器と、 前記標本化された信号を前方等化器の入力とし、第１の
   拡大判定された信号を後方等化器の入力とし、タップ係
   数を用いて等化を行い、等化デジタル信号列を出力する
   判定帰還形トランスバーサル・フィルタ部と、 前記等化デジタル信号列をＬ（Ｌ＞１）倍に拡大して判
   定を行い、前記第１の拡大判定された信号を出力する拡
   大判定回路と、 前記等化デジタル信号列をＫ倍に拡大・判定し、第２の
   拡大判定された信号を極性信号を含むデータ信号と誤差
   信号として出力する後処理回路と、 前記誤差信号と前記等化デジタル信号列との相関及び時
   間平均をとることより、前記タップ係数を生成する制御
   信号発生回路と、 を有すること特徴とする判定帰還形等化器。