DE69121671T2

DE69121671T2 - Entscheidungsrückgekoppelter Entzerrer

Info

Publication number: DE69121671T2
Application number: DE1991621671
Authority: DE
Inventors: Shioichi Mizoguchi
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1990-11-16
Filing date: 1991-11-15
Publication date: 1997-02-13
Anticipated expiration: 2011-11-16
Also published as: DE69121671D1

Description

Die Erfindung betrifft einen entscheidungsrückgekoppelten Entzerrer und insbesondere einen entscheidungsrückgekoppelten Entzerrer zur Verwendung in einer Empfangsstation in einem digitalen Funkkommunikationssystem, das eine Mehrpegel- Quadratur-Amplitudenmodulation oder eine Mehrphasen-Phasenmodulation verwendet.
Die EP-A-0032522 betrifft ein Gerät zum Entzerren modulierter Mehrphasen- und/oder Mehramplituden-Datensignale. Das Gerät weist auf: einen Entscheider, der verbunden ist, um ein demoduliertes Eingabesignal zu empfangen und ein demoduliertes Ausgabesignal zu erzeugen, einen Entzerrer und ein Differenzbildungsteil, das verbunden ist, um ein Ausgabesignal als Darstellung der Differenz zwischen dem demodulierten Entscheiderausgabe- und Eingabesignal zu erzeugen. Das zum Entzerrer geführte Ausgabesignal des Differenzbildungsteils hat einen Steuerwert zum adaptiven Einstellen der Entzerrerkoeffizienten. Ein Multiplizierer ist zwischen dem Entscheider und dem Entzerrer verbunden, um das ihm zugeführte Signal mit einem positiven skalaren Wert zu multiplizieren.
In einem modernen digitalen Funkkommunikationssystem verwendet eine Empfangsstation einen Transversalentzerrer mit einem Transversalfilter, um die Verschlechterung eines Kanals infolge von frequenzselektivem Schwund zu überwinden, der auf einem Übertragungsweg auftritt. Ein entscheidungsrückgekoppelter Entzerrer ist einem solchen Entzerrer in der Entzerrungskennlinie noch überlegen. Offenbart ist ein entscheidungsrückgekoppelter Entzerrer von D. A. George et al. in "An Adaptive Decision Feedback Equalizer", IEEE TRANSACTIONS ON COMMUNICATION TECHNOLOGY, Band COM-19, Nr. 3, Juni 1971, Seiten 281 bis 293.
Tritt tiefer Schwund auf, z. B. Zweiwellenschwund, wird der Pegel eines durch einen Demodulator ausgegebenen Basisbandsignals mitunter höher als ein vorbestimmter Pegel. Dann ändert sich die Frequenzkennlinie innerhalb des Bands merklich und überschreitet im ungünstigsten Fall den vorbestimmten Eingabebereich eines Analog-Digital-Wandlers (A/D-Wandlers), der dem Demodulator folgt, was verhindert, daß ein Empfangssignal ausreichend entzerrt wird. Zur Beseitigung dieses Problems, d. h., um zu verhindern, daß die A/D-Wandlereingabe trotz tiefen Schwunds den vorbestimmten Pegel überschreitet, wird gewöhnlich zwischen dem Demodulator und dem A/D-Wandler eine Verstärkungssteuerschaltung geschaltet, die die Amplitude des demodulierten Signals auf 1/K (K > 1) komprimiert und das amplitudenkomprimierte Signal am A/D- Wandler anlegt. Eine solche herkömmliche Lösung bewirkt aber, daß das Entzerrungsvermogen im Falle von Zweiwellenschwund sinkt, bei dem eine Hauptwelle und eine verzögerte Welle im wesentlichen den gleichen Pegel haben.
Daher besteht eine Aufgabe der Erfindung darin, einen entscheidungsrückgekoppelten Entzerrer vorzusehen, der ein Empfangssignal auch dann entzerren kann, wenn eine Störwelle mit im wesentlichen dem gleichen Pegel wie eine Hauptwelle erzeugt wird.
Diese Aufgabe wird mit den Merkmalen von Anspruch 1 gelöst.
Ein erfindungsgemäßer entscheidungsrückgekoppelter Entzerrer zum Entzerren der Ausgabe eines Demodulators weist eine Verstärkungssteuerschaltung zum Amplitudenkomprimieren eines vom Demodulator zugeführten analogen n-Pegel-Basisbandsignals auf 1/K (K ≥ 1) und Ausgeben des amplitudenkomprimierten Signals auf. Ein A/D-Wandler tastet das komprimierte Signal ab und gibt ein abgetastetes Signal aus. Ein entscheidungsrückgekoppeltes Transversalfilter hat einen vorgekoppelten Entzerrer, einen rückgekoppelten Entzerrer und einen Addierer zum Addieren der Ausgaben des vorgekoppelten und rückgekoppelten Entzerrers. Das entscheidungsrückgekoppelte Filter empfängt das abgetastete Signal und ein Signal, das eine Dehnung und Entscheidung im vorhergehenden Entzerrer bzw. im nachfolgenden Entzerrer erfahrt, und führt eine Entzerrung unter Verwendung von Abgriffkoeffizienten durch, um eine entzerrte digitale Signalfolge auszugeben. Eine Dehnungs- und Entscheidungsschaltung dehnt die entzerrte digitale Signalfolge um das L-fache (L ≥ 1) und diskriminiert die gedehnte Signalfolge, um das dehnungs- und entscheidungsbehandelte Signal zu erzeugen. Ein Postprozessor dehnt die entzerrte digitale Signalfolge um das K-fache und diskriminiert die gedehnte Signalfolge, um ein Datensignal mit einem Polaritätssignal und einem Fehlersignal auszugeben. Ein Steuersignalgenerator erzeugt die Abgriffkoeffizienten.
Diese und andere Aufgaben, Merkmale und Vorteile gehen aus der nachfolgenden Beschreibung im Zusammenhang mit den beigefügten Zeichnungen näher hervor. Es zeigen:
Fig. 1 ein Blockschaltbild zur schematischen Darstellung eines herkömmlichen entscheidungsrückgekoppelten Entzerrers;
Fig. 2A bis 2C die Operationen einer Verstärkungssteuerschaltung, eines Postprozessors bzw. einer Entscheidungsschaltung im Entzerrer von Fig. 1;
Fig. 3 eine geschlossene Kurve als Darstellung des Entzerrungsvermögens des herkömmlichen Entzerrers;
Fig. 4 ein Blockschaltbild zur schematischen Darstellung eines entscheidungsrückgekoppelten Entzerrers gemäß der Erfindung;
Fig. 5 eine Darstellung eines Entzerrungsvermögens, das mit der Ausführungsform erreichbar ist;
Fig. 6 den Betrieb einer Dehnungs- und Entscheidungsschaltung, die zur Ausführungsform gehört;
Fig. 7 ein Blockschaltbild zur schematischen Darstellung einer alternativen Ausführungsform der Erfindung; und
Fig. 8 ein Blockschaltbild zur schematischen Darstellung einer weiteren alternativen Ausführungsform der Erfindung.
Zum besseren Verständnis der Erfindung wird kurz auf einen herkömmlichen entscheidungsrückgekoppelten Entzerrer in Fig. 1 eingegangen. Darstellungsgemäß hat der herkömmliche entscheidungsrückgekoppelte Entzerrer eine vollständige digitale 5-Abgriff-Konfiguration. Ein analoges Basisbandsignal von einem nicht gezeigten Demodulator wird an einer Verstärkungssteuerschaltung (GCC) 11 über einen Dateneingabeanschluß 1 angelegt. Der Ausgang der GCC 11 ist mit dem Eingang eines A/D-Wandlers 12 verbunden, der einen vorbestimmten Eingabebereich hat. Die GCC 11 komprimiert die Amplitude des analogen Basisbandsignals auf 1/K (K ≥ 1) und legt das amplitudenkomprimierte Signal am A/D-Wandler 12 an, so daß das amplitudenkomprimierte Signal nicht den Eingabebereich des A/D-Wandlers 12 übersteigen kann, wenn Wellenformverzerrungen infolge von Schwund auf dem Übertragungsweg auftreten.
Ein Taktsignal CLK wird dem A/D-Wandler 12 über einen Takteingabeanschluß 2 zugeführt. Der A/D-Wandler 12 tastet das amplitudenkomprimierte Signal mit einer Abtastfrequenz fc ab und führt das abgetastete Signal zu einem entscheidungsrückgekoppelten Transversalfilter 101 als digitale N-Bit-Signalfolge S1.
Das entscheidungsrückgekoppelte Transversalfilter 101 hat einen vorgekoppelten Entzerrer 201 und einen rückgekoppelten Entzerrer 202. Im vorgekoppelten Entzerrer 201 wird die digitale Signalfolge S1 zu einem ersten Multiplizierer 25 und einer ersten Verzögerungsschaltung 21 geführt. Der Ausgang der ersten Verzögerungsschaltung 21 ist mit einem zweiten Multiplizierer 26 und einer zweiten Verzögerungsschaltung 22 verbunden. Der Ausgang der zweiten Verzögerungsschaltung 22 ist mit einem dritten Multiplizierer 27 verbunden. Eine Entscheidungsschaltung 14 diskriminiert die Ausgabe S1' des Transversalfilters 101 und führt ihre resultierende Ausgabe zum rückgekoppelten Entzerrer 202. Im Entzerrer 202 wird die Ausgabe der Entscheidungsschaltung 14 zu einer dritten Verzögerungsschaltung 23 geführt, deren Ausgang mit einem vierten Multiplizierer 28 und einer vierten Verzögerungsschaltung 24 verbunden ist. Der Ausgang der vierten Verzögerungsschaltung 24 ist mit einem fünften Multiplizierer 29 verbunden. Die Verzögerungsschaltungen 21 bis 24 sind jeweils z. B. durch ein D-Flipflop zum Verzögern der Eingabe um 1/fc implementiert. Die Multiplizierer 25 bis 29 multiplizieren ihre digitalen Eingabesignale mit Abgriffkoeffizienten C&submin;&sub2;, C&submin;&sub1;, C&sub0;, C&sub1; bzw. C&sub2;, die ihnen von einem Steuersignalgenerator 102 zugeführt werden. Die resultierenden Ausgaben m&submin;&sub2;, m&submin;&sub1;, m&sub0;, m&sub1; und m&sub2; der jeweiligen Multiplizierer 25 bis 29 werden zu einem Addierer 13 geführt.
Der Addierer 13 addiert digital die Eingaben m&submin;&sub2; bis m&sub2;, um dadurch Impulsnebensprechen im ursprünglichen Signal S1 zu entfernen. Die Ausgabe des Addierers 13, d. h., die entzerrte digitale Signalfolge S1' wird zu einem Postprozessor 15 und zur Entscheidungsschaltung 14 geführt. Die Entscheidungsschaltung 14, die später näher beschrieben wird, bestimmt den Eingabesignalpegel (Binärzahl) als nächstgelegenen Idealsignalpegel und liefert das Entscheidungsergebnis als Entscheidungssignal. Dadurch empfängt der aus den Verzögerungsschaltungen 23 und 24 sowie den Multiplizierern 28 und 29 bestehende nachfolgende Entzerrer 202 das Entscheidungssignal, das frei von Wellenformverzerrungen infolge von Schwund oder ähnlichen Gründen ist. Solange daher die den Multiplizierern zugeführten Abgriffkoeffizienten genau sind und sich die Ausgaben der Multiplizierer 28 und 29 nicht sättigen, wird das Impulsnebensprechen, das der nachfolgende Entzerrer 202 entfernt, vollständig entzerrt.
Der Postprozessor 15 stellt das durch die GCC 11 auf 1/K komprimierte ursprüngliche Signal mit dem ursprünglichen Pegel wieder her, d. h., mit dem Pegel, der erreichbar wäre, würde das nicht amplitudenkomprimierte Signal am entscheidungsrückgekoppelten Entzerrer angelegt. Das Signal, dessen Pegel so durch den Postprozessor 15 korrigiert wird, wird als Ausgabesignal d des Entzerrers über einen Ausgabeanschluß 3 herausgeführt. Ferner führt der Postprozessor 15 zum Steuersignalgenerator 102 ein Diskriminationsfehlersignal e als Darstellung einer Differenz zwischen dem entzerrten Signal und dem Idealwert.
Im folgenden werden die Operationen der Entscheidungsschaltung 14 und des Postprozessors 15 näher beschrieben.
Es soll angenommen werden, daß das Eingabesignal zum Dateneingabeanschluß 1 das Gleichtakt- oder orthogonale (4-Pegel-)Basisbandsignal ist, das eine 16-Pegel-Quadratur-Amplitudenmodulation (16 QAM) erfahren hat. Wäre dann das 4-Pegel- Signal frei von Impulsnebensprechen, hätte es Idealpegel A, B, C und D gemäß der Darstellung durch Kreise in Fig. 2A. Die Idealpegel A, B, C und D stellen 2-Bit-Datensignale (00), (01), (10) bzw. (11) des ersten und zweiten Bits dar. Das dritte Bit und nachfolgende Bits gemäß Fig. 2A stellen Abweichungen von den Idealwerten dar, d. h., Diskriminationsfehlersignale.
Unter der Annahme, daß das Komprimierungsverhältnis 1/K gleich 1/2 ist, werden die Punkte A, B, C und D zu Punkten A', B', C' und D' komprimiert, was durch Tüpfel in Fig. 2A gezeigt ist. Die Idealwerte der Punkte A', B', C' und D' sind durch 3-Bit-Signale (010), (011), (100) bzw. (101) dargestellt. In diesem Fall bilden das vierte Bit und nachfolgende Bits das Diskriminationsfehlersignal. Da das Ausgabesignal S1' des entscheidungsrückgekoppelten Transversalfilters 101 thermisches Rauschen und Impulsnebensprechen aufweist, was nicht entfernt werden kann, variiert das Diskriminationsfehlersignal zufällig. Sollte daher das erste bis N-te Bitsignal direkt zum rückgekoppelten Entzerrer 202 rückgekoppelt werden, würde der Fehler in der Eingabe zum Entzerrer eine Entzerrung stören.
Angesichts dessen wird gemäß Fig. 2B die Entscheidungsschaltung 14 üblicherweise veranlaßt, das erste bis dritte Bit vorbehaltlos als einen der Idealwerte (010), (011), (100) und (101) zu bestimmen sowie das vierte Bit und nachfolgende Bits als Festwert (100 ... 0) zu bestimmen (worin "..." alles NULLEN darstellt). Wenn N z B. 5 beträgt, gibt die Entscheidungsschaltung 14 S1" = 10010 als Reaktion auf ein Signal S1' = 10011 aus, oder sie gibt S1" = 10110 als Reaktion auf ein Signal S1' = 11100 aus.
Andererseits verdoppelt der Postprozessor 15 das komprimierte Signal, um es mit dem ursprünglichen Signalpegel wieder herzustellen, der erreichbar ist, wäre das Signal nicht komprimiert, indem er eine Signalumwandlung gemäß Fig. 2C durchführt. Als Ergebnis gibt der Postprozessor 15 ein Signal mit drei Bits aus, die zu wegen 1, 2 bzw. 3 gehören. Beispielsweise gibt der Postprozessor 15 aus D = 101 als Reaktion auf ein Signal S1' = 10011, oder er gibt aus D = 111 als Reaktion auf ein Signal S1' = 11100. Die Wege 1 und 2 sind die Datenbits d, während der Weg 3 das Fehlerbit e ist, das die Polarität eines Fehlersignals anzeigt.
Der Steuersignalgenerator 102 bestimmt die Korrelation zwischen den Polaritätssignalen d (Weg 1) und den Fehlersignalen e (Weg 3), um die Abgriffkoeffizienten C&submin;&sub2; bis C&sub2; als zeitbezogene Mittelwerte auszugeben. Diese Art des Prinzips der Erzeugung von Abgriffkoeffizienten gehört zu einer Familie herkömmlicher adaptiver automatischer Entzerrungsalgorithmen und wird z. B. in "DIGITAL SIGNAL PROCESSING", The Institute of Electronics and Communication Engineers of Japan, 1975, Kapitel 11 gelehrt.
Fig. 3 zeigt eine Entzerrungskennlinie für Zweiwellen- Störschwund, die dem vorstehend beschriebenen herkömmlichen entscheidungsrückgekoppelten Entzerrer eigen ist und mitunter als Signaturkurve bezeichnet wird. In Fig. 3 zeigt die Abszisse Kerbpositionen Δfd die durch Normieren der Abweichungen der Kerbschwundfrequenzen von der Spektrummitte durch eine Taktfrequenz erzeugt werden; die Ordinate zeigt Amplitudenverhältnisse , die durch Normieren der Amplituden reflektierter Wellen (verzögerter Wellen) durch die Amplitude einer Hauptwelle erzeugt werden. Eine Kerbtiefe Dn wird ausgedrückt als:
Dn = -20 log (1 - ) dB.
Folglich beträgt die maximale Kerbtiefe ∞ , wenn p gleich 1 ist. Die geschlossene Kurve 5 in Fig. 3 verbindet die Punkte der Kerbposition Δfd und des Amplitudenverhältnisses p, and denen die Fehlerrate Pe gleich 1 x 10&supmin;&sup4; ist, wobei Δfd und als Parameter verwendet werden. Innerhalb der Kurve 5 gilt eine Relation Pe > 1 x 10&supmin;&sup4;. Dies zeigt, daß das Vermögen eines Entzerrers mit abnehmender, durch die Kurve 5 eingeschlossener Fläche zunimmt. Im Bereich von 0 < < 1 entfernt der rückgekoppelte Entzerrer 202 Impulsnebensprechen, da die Störwelle gegenüber der Hauptwelle verzögert ist; im Bereich von > 1 entfernt der vorgekoppelte Entzerrer 201 Impulsnebensprechen, da die verzögerte Welle die Hauptwelle ist. Zu beachten ist, daß die spezifischen Werte von Fig. 3 gemessen wurde, als eine 16-QAM zum Einsatz kam, die Anzahl der Abgriffe sieben betrug, N gleich 2 und τ/T gleich 0,1 war. Hierbei bezeichnen τ und T eine Zeitverzögerung zwischen der Haupt- und verzögerten Wele bzw. einen Impulsnebenabstand 1/fc.
Wie zuvor erwähnt wurde, ist das Eingabesignal zum rückgekoppelten Entzerrer 202 das entzerrungsbehandelte Entscheidungssignal und daher im wesentlichen mit einem Idealwert identisch. Daher führt im Bereich von 0 < < 1 gemäß Fig. 3 der entscheidungsrückgekoppelte Entzerrer eine im wesentlichen vollkommene Entzerrung durch. Bei größer als 1 ist aber das Entzerrungsvermögen schlechter als im Fall von 0 < < 1, da die Eingabe zum rückgekoppelten Entzerrer 201 noch Impulsnebensprechen enthält. Der herkömmliche entscheidungsrückgekoppelte Entzerrer ist nicht in der Lage, das Empfangssignal jenseits von = 1 zu entzerren, da die Multipliziererausgabe den Grenzwert in der Nähe von = 1 erreicht.
Fig. 4 zeigt einen entscheidungsrückgekoppelten Entzerrer der Erfindung, der den zuvor diskutierten, dem herkzömmlichen Entzerrer eigenen Nachteil nicht hat. Darstellungsgemäß hat die Ausführungsform eine Dehnungs- und Entscheidungsschaltung 104 anstelle der Entscheidungsschaltung 14. Im übrigen Aufbau ähnelt die Misführungsform der herkömmlichen Technologie von Fig. 1. Daher soll sich die folgende Beschreibung auf die Dehnungs- und Entscheidungsschaltung 104 konzentrieren.
Erhöht sich im herkömmlichen entscheidungsrückgekoppelten Entzerrer die Amplitude der verzögerten (oder reflektierten) Welle von = 0, erreicht das Entzerrungsvermögen den Grenzwert in der Nähe von = 1, da die Abgriffkoeffizienten des nachfolgenden Entzerrers 202, d. h., die Koeffizienten der Multiplizierer 28 und 29, gemäß der vorstehenden Beschreibung maximal werden. Unter dieser Bedingung legt der herkömmliche Entzerrer die Entscheidungsausgabe der Entscheidungsschaltung 14, die auf 1/K komprimiert wurde, am Eingang der Multiplizierer an. Dagegen dehnt in der veranschaulichten Ausführungsform die Dehnungs- und Entscheidungsschaltung 104 die Amplitude der Entscheidungsausgabe um das L-fache (L > 1) und führt die resultierende gedehnte Entscheidungsausgabe zu den Multiplizierern 28 und 29 über die Verzögerungsschaltungen 23 und 24. Als Ergebnis geben die Multiplizierer 28 und 29 jeweils ein um das L-fache größeres Produkt aus, um dadurch das Entzerrungsvermögen im Vergleich zum herkömmlichen entscheidungsrückgekoppelten Entzerrer merklich zu erhöhen.
Fig. 5 zeigt eine mit der Ausführungsform erreichbare Entzerrungskennlinie S', wobei ebenfalls die Meßbedingungen von Fig. 3 mit Ausnahme von K = 4 und L = 8 angenommen sind. Wie aus der Kurve S' hervorgeht, kann die Ausführungsform ein Empfangssignal auch mit größeren Amplitudenverhältnissen als der herkömmliche entscheidungsrückgekoppelte Entzerrer entzerren (durch eine Strichlinie dargestellt).
Fig. 6 zeigt die Eingabe- und Ausgabelogik der Dehnungs- und Entscheidungsschaltung 104 unter der Annahme von L = 2. Darstellungsgemäß gibt die Dehnungs- und Entscheidungsschaltung 104 z. B. (00100 ... 0) als Reaktion auf ein Signal A' aus, oder sie gibt (10100 ... 0) bei einem Signal C' aus.
Während sich die vorstehende Beschreibung auf die Eingabe- und Ausgabelogik der Dehnungs- und Entscheidungsschaltung 104 unter einer Bedingung von K = L = 2 konzentrierte, wird die Logik im folgenden allgemeiner im Hinblick auf die Bedingung K = L = 2 beschrieben.
Es wird angenommen, daß die Idealwerte der Eingaben zur GCC 11 a&sub1;, a&sub2;, ..., an sind, wenn überhaupt keine Wellenformverzerrungen infolge von Schwund oder ähnlichen Ursachen vorliegen. Hierbei ist n die Anzahl von Pegeln eines eingegebenen analogen Basisbandsignals und beträgt z. B. 4, wenn das eingegebene analoge Basisbandsignal eine 16-QAM-Gleichtaktkomponente ist. Es soll eine Relation a&sub1; < a&sub2; < ... < an gelten. Insbesondere entsprechen im Beispiel von Fig. 2A a&sub1; bis a&sub4; jeweils A bis D. Deutlich wird, daß im verzerrungsfreien Zustand die Idealwerte ai (i = 1, 2, ..., n) das Eingabesignal S1' zur Dehnungs- und Entscheidungsschaltung 104 sind, das Werte von (1/K)ai hat.
Es soll angenommen werden, daß der Mittelwert von nahegelegenen Idealwerten (1/K)ai und (1/K)ai+i des Eingabesignals S1' der Dehnungs- und Entscheidungsschaltung Ti ist, d. h., Ti = (1/2K) (ai + ai+1). Die Dehnungs- und Entscheidungsschaltung 104 gibt einen im wesentlichen um das L/K-fache größeren Wert als der Idealwert ai entsprechend dem Eingabesignal S1' unter Verwendung von Ti (i = 1, 2, ..., n-1) als Schwellwert aus. Dabei soll angenommen werden, daß S1' kleiner als T&sub1; und S1' größer als Tn-1 gleich (L/K) a&sub1; bzw. (L/K) an sind. Die Relation zwischen dem Eingabesignal S1' und dem Ausgabesignal S1" der Dehnungs- und Entscheidungsschaltung ist in der nachfolgenden Tabelle 1 dargestellt. Tabelle 1
Verständlich ist, daß bei K = L = 2 die Werte von Tabelle 1 mit denen von Fig. 6 zusammenfallen. Möglich ist, daß S1" gemäß Tabelle 1 einen Zahlenwert hat, der sich nicht korrekt durch die Anzahl von Operationsbits (N) ausdrücken läßt, die durch die erforderliche Operationsgenauigkeit des entscheidungsrückgekoppelten Entzerrers in Abhängigkeit von der Kombination aus K und L bestimmt werden. In einem solchen Fall wird die Dehnungs- und Entscheidungsschaltung 104 veranlaßt, einen digitalen N-Bit-Signalwert auszugeben, der S1" von Tabelle 1 nahekommt.
Die Dehnungs- und Entscheidungsschaltung 104 läßt sich leicht und wirtschaftlich durch einen ROM (Festspeicher) oder ähnlichen Speicher sowie eine Logikschaltung mit einem UND- Gatter und einem ODER-Gatter implementieren. Im Bereich von 1 < L ≤ K kann der entscheidungsrückgekoppelte Transversalfilterabschnitt durch Multiplizierer mit der gleichen Anzahl von Eingabe- und Ausgabebits als herkömmliche Multiplizierer implementiert sein, wodurch die Notwendigkeit einer größeren Anzahl von Koeffizientenbits oder einer größeren Anzahl von Ausgabebits entfällt.
Sollte tiefer Schwund entzerrt werden, muß K im allgemeinen einen großen Wert haben, da der Eingabepegel des A/D- Wandlers 12 durch die Wellenformverzerrungen eingeschränkt ist. Mit der veranschaulichten Ausführungsform kann L proportional zu K erhöht werden, was das Entzerrungsvermögen weiter verbessert. Wird insbesondere K erhöht, um größeren Wellenformverzerrungen gerecht zu werden, kann L ebenfalls erhöht werden und gestattet die Entzerrung wesentlich größerer Wellenformverzerrungen. Bei Verwendung von Multiplizierern mit einer großen Anzahl von Ausgabebits kann natürlich L größer als K gewählt sein, um das Entzerrungsvermögen weiter zu verbessern.
Ist die Taktfrequenz fc so hoch, daß die Verzögerung der Dehnungs- und Entscheidungsschaltung 104 ein Bit (eine Taktperiode) übersteigt, kann der nachfolgende Entzerrer 202 (Fig. 2) verwendet werden, wenn die Verzögerungsschaltung 23 darin weggelassen ist.
In der Ausführungsform von Fig. 4 wird dem Steuersignalgenerator 102 das Polaritätssignal (erstes Bit von d) in der Ausgabe des Postprozessors 15 zugeführt. Alternativ kann gemäß Fig. 7 das Polaritätssignal durch ein Polaritätssignal ersetzt sein, das das erste Bit der Eingabe des vorgekoppelten Entzerrers 201 ist (d') Ferner kann das Polaritätssignal durch ein Polaritätssignal (Fig. 8) ersetzt sein, das das erste Bit der Ausgabe des Addierers 13 ist (d"). Bei Bedarf kann ein Datensignal verwendet werden, das nicht nur das Polaritäts- (erstes Bit), sondern auch das zweite Bit und nachfolgende Bits aufweist.
Während die Erfindung im Zusammenhang mit einem eindimensionalen entscheidungsrickgekoppelten 5-Abgriff-Entzerrer gezeigt und beschrieben wurde, läßt sich die Erfindung natürlich auch mit jeder anderen gewünschten Anzahl von Abgriffen praktizieren. Außerdem ist die Erfindung auf einen orthogonalen zweidimensionalen Entzerrer mit vier kaskadierten Entzerrerabschnitten anwendbar, die der QAM oder Mehrphasenmodulation eigen sind.
Zusammenfassend wird deutlich, daß die Erfindung einen entscheidungsrückgekoppelten Entzerrer vorsieht, der ein größeres Entzerrungsvermögen als ein herkömmlicher Entzerrer dieser Art hat. Insbesondere ist eine Dehnungs- und Entscheidungsschaltung zwischen dem Ausgang eines entscheidungsrückgekoppelten Transversalfilterabschnitts und dem entscheidungsrückgekoppelten Eingang eines rückgekoppelten Entzerrers verbunden, um den rückzukoppelnden Signalpegel zu dehnen.
Anhand der Lehren der Offenbarung werden dem Fachmann verschiedene Abwandlungen der Erfindung möglich sein, ohne von ihrem Schutzumfang abzuweichen.

Claims

1. Entscheidungsrückgekoppelter Entzerrer zum Entzerren der Ausgabe eines Demodulators mit:

einer Verstärkungssteuerschaltung (11) zum Amplitudenkomprimieren eines von dem Demodulator zugeführten analogen N-Pegel-Basisbandsignal auf 1/K (K ≥ 1) und Ausgeben des amplitudenkomprimierten Signals;

einem Analog-Digital-Wandler (A/D-Wandler) (12) zum Abtasten des amplitudenkomprimierten Signals und Ausgeben des abgetasteten Signals;

einem entscheidungsrückgekoppelten Transversalfilter (101) mit einem vorgekoppelten Entzerrer (201), einem rückgekoppelten Entzerrer (202) und einem Addierer (13) zum Addieren der Ausgaben des vorgekoppelten Entzerrers und des rückgekoppelten Entzerrers, wobei der vorgekoppelte Entzerrer das abgetastete Signal empfängt und das entscheidungsrückgekoppelte Transversalfilter eine Entzerrung unter Verwendung von Abgriffkoeffizienten durchführt, um ein entzerrtes digitales Signal (S1') auszugeben;

einer Entscheidungseinrichtung (104);

einer Postprozessoreinrichtung (15) zum Dehnen des entzerrten digitalen Signals um das K-fache und Bestimmen des um das K-fache gedehnten Signals, um ein Datensignal mit einem Polaritätssignal und ein Fehlersignal auszugeben; und

einer Steuersignalerzeugungseinrichtung (102) zum Erzeugen der Abgriffkoeffizienten, dadurch gekennzeichnet, daß

die Entscheidungseinrichtung durch eine Dehnungs- und Entscheidungseinrichtung zum Dehnen des entzerrten digitalen Signals um das L-fache (L > 1) und Bestimmen des um das L-fache gedehnten Signals aufgebaut ist, um ein dehnungs- und entscheidungsbehandeltes Signal zu erzeugen, und

der rückgekoppelte Entzerrer das dehnungs- und entscheidungsbehandelte Signal empfängt.

2. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 1, wobei unter der Annahme, daß ein bestimmter Pegel des analogen n-Pegel-Basisbandsignals ai (i = 1, 2, ..., n) (a&sub1; < a&sub2; ... < an) ist und daß ein Schwellwert Ti gleich (1/2K) (ai + ai+1) (i = 1, 2, .., n-1) ist, die Dehnungs- und Entscheidungseinrichtung (104) als dehnungsund entscheidungsbehandeltes Signal ausgibt: einen digitalen Wert nahe (L/K) a&sub1;, wenn S1' ≤ T&sub1;, einen digitalen Wert nahe (L/K) ai, wenn Ti ≤ S1' ≤ Ti+1, oder einen digitalen Wert nahe (L/K) an, wenn S1' ≥ Tn-1 ist.

3. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 1 oder 2, wobei die Steuersignalerzeugungseinrichtung (102) die Abgriffkoeffizienten durch Bestimmen einer Korrelation zwischen einem zeitveränderlichen Mittelwert des Fehlersignals und des Datensignals erzeugt.

4. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 1 oder 2, wobei die Steuersignalerzeugungseinrichtung (102) die Abgriffkoeffizienten durch Bestimmen einer Korrelation zwischen einem zeitveränderlichen Mittelwert des Fehlersignals und des abgetasteten Signals erzeugt.

5. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 1 oder 2, wobei die Steuersignalerzeugungseinrichtung (102) die Abgriffkoeffizienten durch Bestimmen einer Korrelation zwischen einem zeitveränderlichen Mittelwert des Fehlersignals und der entzerrten digitalen Signalfolge erzeugt.