DE3650204T2

DE3650204T2 - Funkdaten-übertragungssystem.

Info

Publication number: DE3650204T2
Application number: DE3650204T
Authority: DE
Inventors: Yoshihito Aono; Yoshimasa - - Daido; Morihiko Minowa; Toshiaki Sakane; Sadao Takenaka
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-08-30
Filing date: 1986-08-27
Publication date: 1995-06-22
Anticipated expiration: 2006-08-28
Also published as: EP0235300A4; DE3650204D1; EP0235300A1; US4809298A; WO1987001535A1; CA1259658A; EP0235300B1

Description

Technisches Gebiet

Die vorliegende Erfindung betrifft ein Funkdaten- Übertragungssystem, welches eine Mehrpegel- Amplitudenmodulation verwirklicht, und insbesondere betrifft sie ein Funkdaten-Übertragungssystem, welches einen automatischen Entzerrer vom Transversal-Typ umfaßt, der den Modus eines Steuersignals für eine Gewichtungsschaltung verändert.

Stand der Technik

In einem Funkdaten-Übertragungssystem tritt eine Mehrweg- Störung auf, was zu dem Schwund führt, weil die Signalwellen in Abhängigkeit von den Luftbedingungen durch unterschiedliche Rauten laufen. Dieser Schwund bewirkt eine Veränderung der Frequenzcharakteristik des Funkausbreitungsweges und erzeugt dadurch aufgrund der Wellenform-Verzerrung eine Zwischensymbol-Störung. Deshalb ist ein automatischer Entzerrer oder dergleichen erforderlich, um eine derartige Zwischensymbol-Störung zu beseitigen. Für einen derartigen automatischen Entzerrer wird oft ein automatischer Entzerrer vom Transversal-Typ verwendet, der Signale im Zeitbereich steuert.
Dieser automatische Entzerrer vom Transversal-Typ verwirklicht eine automatische Steuerung einer Entzerrungsfunktion durch eine Abgriffssteuerung (Gewichtungssteuerung) der Gewichtungsschaltung davon. Deshalb bezieht sich die Wirksamkeit einer Steuerung direkt auf die Steuercharakteristik und es ist wesentlich, das Abgriffssteuerungs-Betriebsverhalten zu verbessern. Zusätzlich besteht seit kurzem ein Trend dahingehend, daß oft für den automatischen Entzerrer vom Transversal-Typ eine integrierte Schaltung verwendet wird und im Einklang mit einer derartigen Tendenz wird auch erwartet, eine Schaltungsstruktur zu entwickeln, die zu einer Größenreduktion der Schaltung eines Abgriffs-Steuersystems beiträgt.
Ein automatischer Entzerrer vom Transversal-Typ umfaßt eine Verzögerungseinrichtung mit einem Abgriff, wie beispielsweise einem Schieberegister, welches sequentiell Eingangssignale auf einer Verzögerungsleitung verzögert; Multiplizierer, die mit jeweiligen Abgriffen verbunden sind; Addierer, die Ausgänge der Multiplizierer addieren; Diskriminatoren, die Pegel von Ausgangssignalen der Addierer unterscheiden bzw. bestimmen, und eine Steuereinrichtung mit gewichteten Abgriffen, die ein Fehlersignal entsprechend einer Zwischensymbol-Störung detektieren, einen Grad einer Zwischensymbol-Störung durch Addition von Fehlersignalen zu Korrelationsschaltungen abschätzt und Multiplizierer steuert.
Der Diskriminator bestimmt einen Pegel von addierten Ausgängen, detektiert einen Fehler für Signalpegel, die zur Zeit einer Bestimmung benötigt werden, detektiert mit einer Korrelationsschaltung, von welchen Impulsen zur Zeit einer Bestimmung ein derartiger Fehler herrührt und bringt den Fehler auf Null durch Steuerung der Gewichtung (Koeffizient des Multiplizierers) für die Impulse, die eine Zwischensymbol-Störung ergeben.
Die Abgriffs-Gewichtungssteuerung des automatischen Entzerrers vom Transversal-Typ wird in den folgenden zwei Moden ausgeführt; der eine Modus ist der normale Modus für die obigen Steuerungen und der andere Modus ist der Rücksetz- Modus, bei dem eine Entzerrung nicht ausgeführt wird, indem die Gewichtung der Hauptabgriffe auf die Referenzwerte festgelegt und die Gewichtung der anderen Abgriffe außer der Hauptabgriffe auf Null gesetzt wird. Diese Moden werden entsprechend der Entzerrungsbedingung umgeschaltet.
Die Moden-Umschaltsteuerung ist ausgeführt worden, indem anstelle des vorgegebenen Wertes ein akkumulierter Wert einer fehlerhaften Bestimmung von Rahmensignalen eingefügt für jeden Rahmen von Übertragungsdaten verwendet wird.
Allerdings kann bei der voranstehend erläuterten Modenumschaltung das Signal, welches zur Steuerung der Modenumschaltung ausreicht, nicht extrahiert werden, wenn die akkumulierten Impulse einen beträchtlich großen Wert nicht erreichen, und demzufolge ist es unmöglich, eine Feinsteuerung zur Modenumschaltung auszuführen und eine Verbesserung des Abgriffs-Gewichtungssteuerungs- Betriebsverhaltens wird unzureichend. Ferner wird eine derartige Modenumschaltsteuerung von einem Nachteil verfolgt, der darin besteht, daß die Notwendigkeit einer Rahmensynchronisation die Größe der Abgriffs-Gewichtungs- Steuerschaltung vergrößert.
Deshalb wird eine Strategie verfolgt, bei der ein Diskriminator verwendet wird, der Pegel von Mehrwert-Signalen genauer als die Anzahl von Bits der Übertragungsdaten unterscheidet und die Digitalsignale in einer größeren Anzahl von Bits, als die Anzahl von Bits von Daten ausgibt, um die Leitungsbedingung mit einer vereinfachten zusätzlichen Schaltung immer zu überwachen, um ein Pseudofehlersignal unter Verwendung von derartigen Extrabits zu erzeugen und eine Abgriffs-Gewichtungssteuerung in Abhängigkeit von der Erzeugungsfrequenz von derartigen Pseudofehlersignalen auszuführen. Jedoch ist die Erzeugungsfrequenz eines Pseudofehlersignals beträchtlich von der Entzerrungsbedingung wegen der digitalen Werte beeinflußt, die genauer als die Übertragungsdaten unterschieden werden. Demzufolge ist es wahrscheinlich, daß die Erzeugungsfrequenz eines Pseudofehlersignals niedrig wird und fälschlicherweise beurteilt wird, daß die Leitungsbedingung ziemlich verbessert ist und der Rücksetz-Modus auf den normalen Modus umgeschaltet wird, wenn der automatische Entzerrer vom Transversal-Typ, der aufgrund der Verschlechterung einer Leitungsbedingung zu anormalen Werten einer Abgriffsgewichtung führt, auf den Rücksetz-Modus gesetzt wird, der keine Entzerrungsbedingung erzielt. Da die Leitungsbedingung tatsächlich nicht verbessert wird, wird in diesem Fall der Entzerrer wieder auf den Rücksetz-Modus zurückgeführt. Insbesondere wird der Entzerrer in die instabilen Steuerbedingungen gebracht, wobei er zwischen dem normalen Modus und dem Rücksetz-Modus umgeschaltet wird, und sich dadurch ein Problem ergibt, daß sich die Beurteilung einer Leitungsqualität häufig verändert. Ein dementsprechendes System ist in der JP-A-49-2416 offenbart.
Zudem zeigt der automatische Entzerrer vom Transversal-Typ Verzerrungswiderstands-Frequenzcharakteristika (Signatur), die sich beträchtlich unterscheiden, wenn der Schwund allmählich groß wird, was zu einem Anstieg der Bitfehlerrate führt, oder wenn eine Bitfehlerrate in einer Leitungs-AUS- Bedingung oder der äquivalenten Bedingung allmählich kleiner wird, weil der Schwund allmählich abnimmt, und ferner zeigt er eine Hysteresecharakteristik. Wenn sich die Bitfehlerrate von einem kleinen Wert auf einen großen Wert ändert, wird selbst in der Empfangsbedingung der gleichen Bitfehlerrate insbesondere die automatische Entzerrung ausgeführt, aber im Gegensatz dazu wird die automatische Entzerrung in einem gewissen Bereich nicht ausgeführt, wenn sich die Bitfehlerrate von einem großen Wert auf einen kleinen Wert ändert.
In einem anderen bekannten System (EP-A-0 105 503) wird die Rücksetzsteuerung von einer Trägerdetektionsschaltung abgeleitet. Ein Verlust des Trägers, d.h. eine Asynchronisation bewirkt eine Rücksetzung des adaptiven Entzerrers.

Offenbarung der Erfindung

Angesichts der voranstehend erwähnten Probleme des Standes der Technik ist eine erste Aufgabe der vorliegenden Erfindung, eine feine und stabile Umschaltsteuerung für den Steuermodus eines automatischen Entzerrer vom Transversal-Typ in dem Funkdaten-Übertragungssystem mit einer vereinfachten Schaltung zu realisieren, und ferner ist es eine zweite Aufgabe der vorliegenden Erfindung, eine Hysterese der Verzerrungswiderstandsfrequenzcharakteristik zu reduzieren.
Gemäß der vorliegenden Erfindung ist ein Funkdaten- Übertragungssystem vorgesehen umfassend, eine Sendegerät umfassend;
eine Wandlereinrichtung, die n-Bitdaten empfängt, zur Umwandlung der empfangenen Daten in einem Mehrpegel- Sendesignal (n ist eine positive ganze Zahl),
eine Modulationseinrichtung zur Modulation eines Trägers mit dem Mehrpegelsignal, und
eine Sendeeinrichtung zum Senden des modulierten Signals als ein Funksignal,
ein Empfangsgerät umfassend;
eine Einrichtung zum Empfang des Funksignals,
eine Demodulationseinrichtung zur Demodulation des empfangenen Funksignals und zur Ausgabe eines Mehrpegelsignals,
ein Transversalfilter, welches einen Hauptabgriff und andere Angriffe aufweisen soll, zum Empfang des Gewichtungssignals zur Steuerung einer Gewichtung von Angriffen und zur Ausgabe des demodulierten Mehrpegelsignals nach einer Entzerrung,
eine Unterscheidungseinrichtung zur Unterscheidung des von dem Transversalfilter ausgegebenen Mehrpegelsignals und zur Ausgabe des digitalen Signals mit n+m (n ist eine positive ganze Zahl) Bits,
eine Abgriffs-Gewichtungssteuereinrichtung zur Ausgabe des Gewichtungssignals unter Verwendung von wenigstens einem Teil eines Digitalsignals von dem von der Unterscheidungseinrichtung ausgegebenen Digitalsignal mit n+m Bit und mit wenigstens einem Betriebsmodus, und
eine Steuermodus-Umschalteinrichtung zum Umschalten des Steuermodus der Abgriffs-Gewichtungssteuereinrichtung entsprechend einer Pseudofehlerimpulsrate, die unter Verwendung von wenigstens einem Teil der niedrigeren m-Bits des von der Unterscheidungseinrichtung ausgegebenen Digitalsignals mit n+m Bits erzeugt wird;
dadurch gekennzeichnet, daß die Steuermodus- Umschalteinrichtung ausgelegt ist, um bei einem ersten Schwellwert der Fehlerrate von einem ersten Steuermodus auf einen zweiten Steuermodus umzuschalten, und um bei einem zweiten unterschiedlichen Schwellwert der Fehlerrate von dem zweiten Steuermodus auf den ersten Steuermodus umzuschalten.
Die zweite Aufgabe wird gelöst, indem der MLE-Modus vorgesehen wird, der den Hauptabgriff hauptsächlich unter Verwendung des Maximal-Pegelfehler-(MLE)-Signals zwischen dem normalen Modus und dem Rücksetz-Modus steuert.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist ein Blockschaltbild des Sendeteils des Systems, auf das die vorliegende Erfindung angewendet ist.
Fig. 2 ist ein Blockschaltbild des Empfangsteils des Systems, auf das die vorliegende Erfindung angewendet ist.
Fig. 3 ist ein Blockschaltbild eines Transversalfilters.
Fig. 4 ist ein Blockschaltbild einer Abgriffs- Gewichtungssteuerschaltung in der ersten Ausführungsform.
Fig. 5 ist ein Blockschaltbild einer Steuermodus- Umschaltschaltung in der ersten Ausführungsform.
Fig. 6 zeigt den Zusammenhang zwischen Eingangspegeln und Ausgangsbits in einem Diskriminator.
Fig. 7 ist ein Graph, der die Beziehung zwischen einer Bitfehlerrate und einer Ausgangsspannung einer Integralschaltung darstellt.
Fig. 8 zeigt die Modenumschaltung zwischen dem normalen Modus und dem Rücksetz-Modus.
Fig. 9 ist ein Blockschaltbild einer Steuermodus- Umschaltschaltung in der zweiten Ausführungsform.
Fig. 10 ist ein Blockschaltbild einer Abgriffs- Gewichtungssteuerschaltung in der zweiten Ausführungsform.
Fig. 11 zeigt eine Modenumschaltung zwischen dem normalen Modus, dem MLE-Modus und dem Rücksetz-Modus.
Fig. 12 ist ein Blockschaltbild eines MLE-Steuerteils.
Fig. 13 zeigt Wellenformen von jeweiligen Signalen in Figur 12.
Fig. 14 zeigt eine Verzerrungswiderstandsfrequenzcharakteristik.

Erste Ausführungsform

Die Figuren 1 und 2 zeigen jeweils ein Beispiel des Systems, auf das die vorliegende Erfindung angewendet ist.
Figur 1 ist ein Blockschaltbild des Sendeteils, wohingegen Figur 2 ein Blockschaltbild des Empfangsteils ist. Dieses Systems verwendet eine Quadraturamplitudenmodulation mit 64- Pegeln (64-QAM).
In Figur 1 sprechen die Digital-Analog-Wandler 11-I und 11-Q jeweils auf die Sendedaten DI1, DI2, DI3 mit 3 Bit des Gleichphasenkanals (I-ch) und auf die Sendedaten DQ1, DQ2, DQ3 mit 3 Bit des Quadraturkanals (Q-ch) an und stellen nach der Wandlung Ausgänge von 8-Pegelsignalen bereit. Die Tiefpaßfilter 12-I und 12-Q sprechen jeweils auf die 8- Pegelsignale an und stellen Ausgänge der 8-Pegelsignale, von denen Hochfrequenzkomponenten beseitigt sind, an den Modulatoren 13-I und 13-Q bereit.
Ferner erzeugt ein Trägergenerator 17 den Träger und gibt diesen an eine 90º-Hybridschaltung 16 aus, die den Träger in zwei Träger mit einer Phasendifferenz von 90º verzweigt und diese Träger an die Modulatoren 13-I und 13-Q ausgibt
Die Modulatoren 13-I und 13-Q modulieren die abgezweigten Träger mit den gefilterten 8-Pegelsignalen und stellen die modulierten Ausgänge bereit. Die Hybrideinrichtung 14 kombiniert die von den Modulatoren 13-I und 13-Q gesendeten modulierten Signale und stellt einen Ausgang bereit. Ein Funksender 15 sendet das kombinierte Signal der Hybrideinrichtung 14 als ein Funksignal.
In Figur 2 empfängt ein Funkempfänger 21 das gesendete Funksignal und stellt einen Ausgang an der Hybrideinrichtung 22 bereit. Die Hybrideinrichtung 22 verzweigt das empfangene Signal in zwei Teile und stellt jeweils Ausgänge an den Demodulatoren 23-I und 23-Q bereit.
Außerdem erzeugt eine Träger-Zurückgewinnungsschaltung 29 den Träger auf der Basis des empfangenen Signals und gibt den Träger an die 90º-Hybridschaltung 20 aus, die den zurückgewonnenen Träger in zwei zurückgewonnene Träger mit einer Phasendifferenz von 90º verzweigt und diese Träger an die Demodulatoren 23-I und 23-Q ausgibt. Die Demodulatoren 23-I und 23-Q demodulieren jeweils die empfangenen Signale, die auf der Basis der verzweigten zurückgewonnenen Träger verzweigt sind, und stellen die Ausgänge der 8-Signals mit 8 Pegeln des I-ch und Q-ch bereit. Die Tiefpaßfilter 24-I und 24-Q beseitigen jeweils Rauschkomponenten der demodulierten 8-Signale mit 8 Pegeln, die von den Demodulatoren 23-I und 23-Q gesendet sind, und stellen die Ausgänge bereit. Das Transversalfilter 25 entfernt eine Zwischensymbol-Störung und eine Zwischenkanal-Störung des von den Tiefpaßfiltern 24-I und 24-Q gesendeten demodulierten 8-Pegelsignals und stellt die Ausgänge an den Unterscheidern 26-I und 26-Q bereit. Die Unterscheider 26-I und 26-Q unterscheiden jeweils die 8- Pegelsignale des I-ch und Q-ch, die jeweils von dem Transversalfilter 25 gesendet werden, geben die Sendedaten DI1, DI2, DI3 und DQ1, DQ2, DQ3 mit 3 Bit aus und geben die Signale zur Entzerrungssteuerung an die Abgriffs- Gewichtungssteuerschaltung 27 und an die Steuermodus- Umschaltschaltung 28 aus. Die genannte Abgriffs- Gewichtungssteuerschaltung 27 steuert das Transversalfilter 25 zur Entzerrung auf der Basis der von den Unterscheidern 26-I und 26-Q gesendeten Signalen. Insbesondere ist ein automatischer Entzerrer vom Transversal-Typ aus einem Transversalfilter 25, den Unterscheidern 26-I, 26-Q, der Abgriffs-Gewichtungssteuerschaltung 27 und der Steuermodus- Umschaltschaltung 28 aufgebaut.
Figur 3 zeigt einen ausführlichen Aufbau des Transversalfilters 25.
In Figur 3 sind die Verzögerungseinrichtung 251-I und 251-Q jeweils aus den Verzögerungselementen (T) 2511-I 2514-I und 2511-Q-2514-Q aufgebaut, während die Gewichtungseinrichtung 252-1-252-4 jeweils aus einem Verstärker 2520-I mit variabler Verstärkung, Multiplizierern 2521-I-2524-I, Multiplizierern 2525-I-2529-I, Multiplizierern 2525-Q- 2529-Q, einem Verstärker 2520-Q mit variabler Verstärkung bzw. Multiplizierern 2521-Q-2524-Q aufgebaut sind. C1&submin;&sub2;- C1+2'-C2&submin;&sub2;-C2+2', C3&submin;&sub2;-C3&sbplus;&sub2;, C4&submin;&sub2;-C4&sbplus;&sub2; sind Gewichtungssignale der Verstärker mit variabler Verstärkung und der Multiplizierer. Die Gewichtungseinrichtungen 252-1 und 252-4 weisen einen Multiplizierer des Hauptabgriffs nicht auf und eine Verstärkung der Verstärker 2520-I und 2520-Q mit variabler Verstärkung sind direkt auf Amplituden des Hauptabgriffs gesetzt. Insbesondere entsprechen die Verstärker 2520-I und 2520-Q mit variabler Verstärkung äquivalent den Multiplizierern des Hauptabgriffs der Gewichtungseinrichtung 252-1 und 252-4.
Die demodulierten Mehrpegelsignale Iin und Qin des I-ch und Q-ch werden an die Verstärker 2520-I, 2520-Q mit variabler Verstärkung angelegt. Die Ausgangssignale werden sequentiell durch die Verzögerungsschaltungen 2511-I 2514-I, 2511-Q- 2514-Q verzögert und die Gleichphasenkomponente und die Quadraturkomponente werden jeweils an die Addierer 253-I, 253-Q durch die Multiplizierer 2521-I-2529-I, 2521-Q-2529-Q gesendet und dort addiert. Das addierte Ausgangssignal der Addierer 253-I, 253-Q wird dann an die Unterscheider 26-I, 26-Q aus Figur 2 angelegt.
Die Unterscheider 26-I, 26-Q diskriminieren die Pegel der addierten Ausgangssignale und im Vergleich mit den Bits der Sendedaten können diese bis zu den niedrigeren 2 Bits ausgeben. Wenn beispielsweise diese Unterscheider auf die 16-Pegel QAM angewendet werden, dann kann der Unterscheidungsausgang mit vier Bit erzielt werden, da die Sendedaten 2 Bit für jeden Kanal sind, wohingegen bei einer Anwendung auf die 64-Pegel QAM der Unterscheidungsausgang mit 5 Bit erzielt werden kann, da die Übertragungsdaten 3 Bit für jeden Kanal sind, und wenn sie auf die 256-Pegel QAM angewendet werden, dann kann der Unterscheidungsausgang mit 6 Bit erzielt werden, da die Sendedaten 4 Bit für jeden Kanal sind.
Da die Unterscheider auf die 64-Pegel QAM angewendet sind, sind im Fall dieser Ausführungsform die ersten bis dritten Bits DI1-DI3, DQ1-DQ3 der Unterscheidungssignale an die Verarbeitungsschaltungen in den nachfolgenden Stufen angelegt, wie in Figur 2 gezeigt, das erste Bit wird als die Vorzeichensignale SI, SQ angesehen, während das vierte Bit als die Fehlersignale EI, EQ angesehen werden, und diese Signale werden an die Abgriffs-Gewichtungssteuerschaltung 27 angelegt.
Die vierten und fünften Bits DI4, DI5 des I-ch werden an die Steuermodus-Umschaltschaltung 28 angelegt.
Figur 4 ist ein ausführliches Blockschaltbild der Angriffs- Gewichtungssteuerschaltung 27.
In Figur 4 sind die Fehlersignale EI und EQ jeweils an die einen Eingangsanschlüsse des Exklusiv-ODER-Gatters (EX-ODER) 2721-I-2725-I, 2731-Q-2735-Q und 2721-Q-2725-Q, 2731-I- 2735-I der Korrelationsschaltungen 272-I, 273-Q und 272-Q, 273-I über die Schieberegister 271-I und 271-Q, die jeweils aus zwei Flip Flops (FF) aufgebaut sind, angelegt. Die Vorzeichensignale SI und SQ werden allgemein an die aus vier Flip-Flops bestehenden Schieberegister 275-I und 275-Q über die Schalter 274-I und 274-Q angelegt. Diese Schieberegister 275-I und 275-Q geben die Signale mit der gleichen Verzögerungszeit aus, wie diejenige jedes Abgriffs der Verzögerungsabschnitte 251-I, 251-Q in dem Transversalfilter 25 und werden an die anderen Eingangsanschlüsse der EX-ODER- Gatter der Korrelationsschaltungen 272-I, 273-I, 273-Q, 272-Q angelegt. Die Ausgänge der EX-ODER-Gatter 2721-I-2725-I, 2731-I-2735-I, 2731-Q-2735-Q, 2721-Q-2725-Q werden jeweils durch die Integralschaltungen 2761-I-2765-I, 2771-I-2775-I, 2771-Q-2775-Q, 2761-Q-2765-Q integriert und diese werden als die Gewichtungssignale C1&submin;&sub2;-C1&sbplus;&sub2;, C2&submin;&sub2;-C2&sbplus;&sub2;, C3&submin;&sub2;-C3&sbplus;&sub2;, C4&submin;&sub2;-C4&sbplus;&sub2; ausgegeben.
Figur 5 ist ein ausführliches Blockschaltbild der Steuermodus-Umschaltschaltung 28.
In Figur 5 werden das vierte Bit DI4 und das fünfte Bit DI5 des in Figur 2 gezeigten Unterscheiders dem Exklusiv-NOR-(EX- NOR)-Gatter 2821 eingegeben. Allgemein unterteilen das vierte Bit D&sub4; und das fünfte Bit D&sub5; des Unterscheiders, der das 8- Pegelsignal unterscheidet, den Bereich der acht Pegel L0-L7 zur Unterscheidung des Eingangssignals an dem Unterscheider, wie in Figur 6 gezeigt, in vier Bereiche. Die EX-NOR- Verknüpfung von D&sub4; und D&sub5; (mit D&sub4; D&sub5; bezeichnet) wird in den Bereichen von beiden Enden von diesen geteilten gleich "1" und wird in den anderen Bereichen "0". Wenn D&sub4; D&sub5; gleich "1" ist, ist es sehr wahrscheinlich, daß es bei dem nächsten Pegel unterschieden wird, und es kann als der Pseudo-Fehlerimpuls verwendet werden. Der Integrator 22 integriert die Pseudo-Fehlerimpulse und gibt eine Spannung V entsprechend der Erzeugungsfrequenz von Pseudo-Fehlerimpulsen aus. Figur 7 zeigt den Zusammenhang zwischen der tatsächlichen Bitfehlerrate BER und der Ausgangsspannung V des Integrators.
Der Vergleicher 2823 vergleicht eine Ausgangsspannung V des Integrators 2822 und die Spannung V&sub1; entsprechend der vorgegebenen Fehlerrate BER1 und stellt einen Vergleichsausgang bereit. Der Vergleicher 2824 vergleicht eine Ausgangsspannung V des Integrators und die Spannung V2 entsprechend der vorgegebenen Fehlerrate BER2 und stellt einen Vergleichsausgang bereit.
Die Steuermodus-Halteschaltung 2825 hält den Steuermodus und verwendet die Fehlerrate BER1 als den Schwellwert zum Umschalten des Steuermodus auf den Rücksetz-Modus vom normalen Modus, wie in Figur 8 gezeigt, oder die Fehlerrate BER2 als einen Schwellwert zum Umschalten des Steuermodus auf den normalen Modus, und zwar auf Grundlage der Vergleichsergebnisse der Vergleicher 2823 und 2824. In dem Rücksetz-Modus wird das Rücksetz-Signal rt ausgegeben.
In Figur 4 ist das Rücksetz-Signal rt an die Schalter 274-I und 274-Q angelegt. In diesem Fall sind die Schalter 274-I und 274-Q in dem mit der gepunkteten Linie angezeigten Zustand und geben die alternierenden Signale WF von "0" und "1" aus. Da das alternierende Signal WF nicht mit dem Eingangssignal korreliert, werden Ausgänge von jeweiligen Integratoren 2761-I-2765-I, 2771-I-2775-I, 2771-Q-2775-Q, 2761-Q-2765-Q alle Null oder nehmen einen Wert nahe bei Null an. Dadurch werden die Verstärkungen der Verstärker 2520-I und 2520-Q mit variabler Verstärkung die Referenzverstärkung, die Koeffizienten der Multiplizierer 2521-I-2529-I, 2521-Q- 2529-Q werden Null und die demodulierten Mehrwertsignale Iin, Qin des I-ch und Q-ch werden nicht entzerrt und nur mit einer konstanten Verstärkung verstärkt und werden den in der Figur 2 gezeigten Unterscheidern 26-I und 26-Q eingegeben.
Insbesondere wird die Abgriffs-Gewichtungssteuerschaltung 27 und das Transversalfilter 25 zurückgesetzt.

Zweite Ausführungsform

Figur 9 ist ein Blockschaltbild der Steuermodus- Umschaltschaltung der zweiten Ausführungsform der vorliegenden Erfindung. Figur 10 ist ein Blockschaltbild der Abgriffsgewichtungs-Steuerschaltung der zweiten Ausführungsform der vorliegenden Erfindung.
Bei der zweiten Ausführungsform der vorliegenden Erfindung ist der Maximalpegelfehler-(MLE)-Modus zwischen dem normalen Modus und dem Rücksetz-Modus vorgesehen.
In Figur 9 geben das EX-NOR-Gatter 2821 und der Integrator 2822, wie im Fall der Figur 5, Spannungen V entsprechend der Pseudo-Fehlerimpuls-Erzeugungsfrequenz aus. Diese Ausgangsspannung V wird mit den ersten, zweiten und dritten Werten V1, V2, V3 verglichen, die durch die Komparatoren 2826, 2827 voreingestellt sind. In diesem Fall sind die Werte in der Beziehung V2 < V1 < V3 eingestellt und entsprechen jeweils den Bitfehlerraten 5 x 10&supmin;³ (BER1), 5 x 10&supmin;&sup5; (BER2), 6 x 10&supmin;² (BER3).
In dem normalen Modus wählt die Umschaltschaltung 2828 V1 und gibt sie an den Vergleicher 2827 aus. Wenn der Vergleicher 2827 detektiert, daß die Bitfehlerrate schlechter als BER1 wird und ein Alarmsignal am ausgibt, dann wählt der Komparator 2828 V2 und gibt sie an den Komparator 2827 aus.
Der Zeitgeber 2829 gibt das Rücksetz-Signal rt für jede vorgegebene Periode aus, wenn der Vergleicher 2826 detektiert, daß die Bitfehlerrate schlechter als BER3 wird.
Figur 11 ist ein Diagramm zur Moden-Umschaltung. Wenn die Bitfehlerrate kleiner als BER2 (beispielsweise 5 x 10&supmin;&sup5;) oder weniger ist, dann wird der normale Modus gewählt. Wenn die Bitfehlerrate des normalen Modus größer als BER1 (beispielsweise 5 x 10&supmin;³)(> BER2) wird, wird der Modus auf den MLE-Modus umgeschaltet. Wenn die Bitfehlerrate in diesem MLE-Modus kleiner als die besagte BER2 ist, dann wird der MLE-Modus auf den normalen Modus umgeschaltet, aber wenn die Bitfehlerrate größer als die BER3-Rate (beispielsweise 6 x 10&supmin;²)(> BER1) wird, dann wird der MLE-Modus auf den Rücksetz- Modus umgeschaltet. Dieser Rücksetz-Modus wird auf den MLE- Modus umgeschaltet, wenn die Bitfehlerrate kleiner als BER3 wird. Entsprechend der Bitfehlerraten BER1, BER3 werden die ersten bis dritten Werte V1-V3 gesetzt.
In Figur 10 ist der Schaltungsaufbau auf der Gleichphasen- Seite angezeigt, da der Schaltungsaufbau sowohl auf der Gleichphasen-Seite als auch auf der Quadratur-Seite der gleiche ist. In dieser Figur sind die gleichen Teile wie die in Figur 4 mit den gleichen Symbolen bezeichnet. 278 ist eine MLE-Steuereinrichtung, 2792 ist ein Wähler, 2791 ist eine selektive Steuereinrichtung, 2766, 2767, 2776 sind Flip-Flops (FF's). CK ist ein Taktsignalanschluß, D ist ein Datenanschluß und Q1-5 sind Ausgangsanschlüsse.
Die MLE-Steuereinrichtung 278 spricht von dem Unterscheidungsausgang mit 5 Bit von dem in Figur 2 gezeigten Unterscheider 26-I auf die oberen vier Bits DI1-DI4 an und gibt die Signale m1 und m2 für die MLE-Steuerung aus. Die MLE-Steuerung wird nachstehend noch eingehend erläutert.
Der Korrelator 272-I-1 entspricht einem Teil im Zusammenhang mit dem Hauptabgriff von dem in Figur 5 gezeigten Korrelator 272-I, während der Korrelator 272-I-2 den anderen Teilen entspricht.
Die Wähler-Steuereinrichtung 2791 steuert den Wähler 2792 mit dem Rücksetzsignal rt und dem Alarmsignal am. Sie schaltet den Wähler in dem MLE-Modus auf die Seite der Kontakte 1a, 2a, wenn nur das Alarmsignal am angelegt ist, oder in den anderen Moden auf die Seite der Kontakte 1b, 2b.
In dem normalen Modus befindet sich der Wähler 2792 in dem in der Figur gezeigten Verbindungszustand und die Umschaltschaltung 274-I befindet sich ebenfalls in dem in der Figur gezeigten Verbindungszustand. Deshalb werden das Vorzeichensignal SI und das Fehlersignal EI an die Korrelatoren 272-I-1, 272-I-2 angelegt, der Korrelationsausgang wird an die Integratoren 2761-I, 2765-I über die Flip-Flop-Schaltungen 2766, 2767 angelegt und die Ausgänge der Integratoren 2761-I, 2765-I werden das Abgriffs- Gewichtungssignal C1, während der Ausgang des Integrators 2763-I das Abgriffs-Gewichtungssignal C1&sub0; wird. Andererseits werden der Korrelationsausgang des Korrelators 273-I, an den das Vorzeichensignal S1 und das Fehlersignal EQ angelegt sind, über das Flip-Flop 2776 an die Integratoren 2771-I- 2775-I angelegt und wird das Abgriffs-Gewichtungssignal C2.
Wenn die Unterscheidungsausgänge D&sub1;-D&sub4; alle auf "0" oder alle auf "1" für die Unterscheidung des 8-Pegel-Signals liegen, wie in Figur 6 gezeigt, dann zeigt dies an, daß das Eingangssignal von den Unterscheidungspegeln L&sub0;-L&sub7; außerhalb der äußersten Pegel L&sub0;, L&sub7; ist und deshalb wird dies als der Maximalpegelfehler detektiert.
Figur 12 ist ein Blockschaltbild der MLE-Steuereinrichtung 278. Beispiele der Signale sind in dem Diagramm zur Erläuterung der Betriebsvorgänge aus Figur 13 unter Verwendung der gleichen Symbole angezeigt. Das Taktsignal CLK wird an die Schieberegister 2783, 2786, den Taktanschluß des Flip-Flops 2787 und das NAND-Gatter 2789 angelegt. Die aus den EX-ODER-Gattern 2781-1-2781-3 und dem NOR-Gatter 2781-4 bestehende Schaltung detektiert den Maximalpegelfehler und gibt das Maximalpegel-Fehlersignal MLE aus, welches "1" wird, wenn DI1-DI4 alle auf "0" liegen und wenn DI1-DI4 alle auf "1" liegen oder das in anderen Fällen "0" wird. Das Maximalpegel-Fehlersignal MLE wird über den Inverter 2782 an das Schieberegister 2783 angelegt und wird entsprechend dem Taktsignal CLK verschoben. Im Fall, daß das Maximalpegel- Fehlersignal MLE als MLE in Figur 13 bezeichnet ist, wird ein Ausgangssignal (a) der spezifizierten Anzahl von Stufen des Schieberegisters 2783 so weit wie eine Anzahl von Stufen entsprechend der Verzögerung eines Hauptabgriffs an dem Transversalfilter verzögert, während ein Ausgangssignal (b) der nächsten Stufe weiter um ein Taktsignal verzögert wird. Das Ausgangssignal (a) wird über den Inverter 2784 an das NAND-Gatter 2785 angelegt, während das Ausgangssignal (b) direkt an das NAND-Gatter 2785 angelegt wird. Deshalb wird das Ausgangssignal (c) eines derartigen Inverters gleich zu dem in Figur 13 gezeigten Signal (c), wobei die führende Flanke des Maximalpegel-Fehlersignals MLE detektiert wird.
Das Ausgangssignal (c) dieses NAND-Gatters 2785 wird an das Flip-Flop (FF) 2787 angelegt und ein Ausgangssignal davon wird über den Inverter 2788 an das NAND-Gatter 2789 angelegt. Das Ausgangssigna1 dieses NAND-Gatters 2789 wird das Signal m2, welches an den Kontakt 2a des Wählers 2792 (siehe Figur 10) angelegt wird.
Dieses Signal m2 wird an den Löschanschluß cl des m- Bitschieberegisters 2786 angelegt, um dieses Schieberegister zu verschieben. Das Schieberegister 2786 verschiebt das Ausgangssignal b des Schieberegisters 2783 entsprechend dem Taktsignal CLK, gibt das Signal m1 aus und legt es an den Kontakt 1a des Wählers 2792 (siehe Figur 10) an.
Beispielsweise erzeugt unter den normalen Betriebsbedingungen das Maximalpegel-Fehlersignal MLE in der 64-Pegel QAM im Durchschnitt in jedem Kanal einen Ausgang für jede 8 Bit. Deshalb wird das Markierungsverhältnis des Maximalpegel- Fehlersignal MLE 1/8. Demzufolge ist es für eine Einstellung des Markierungsverhältnisses im normalen Betrieb auf ½ wesentlich, daß das Signal, welches gleich zu demjenigen ist, wenn der Maximalpegelfehler viermal detektiert wird, erhalten wird, wenn der Maximalpegelfehler einmal detektiert wird.
Da das Maximalpegel-Fehlersignal MLE über den Inverter 2782 in Figur 12 dem Schieberegister 2783 eingegeben wird, entspricht eine Detektion des Maximalpegelfehlers "0". Wenn deshalb die führende Kante des Maximalpegel-Fehlersignals MLE erfaßt wird, wird das m-Bitschieberegister 2786 gelöscht, was einen Anstieg von "0" ermöglicht. Im Fall, daß das Maximalpegel-Fehlersignal in einer regulären 8- Bitsynchronisation "1" wird, dann wird vorzugsweise das 3- Bitschieberegister 2786 bereitgestellt, "0" wird auf bis zu 3 Bit für jede Detektion des Maximalpegel-Fehlersignals erhöht und dadurch kann "0" insgesamt bei bis zu 4 Bits erhalten werden. Jedoch wird tatsächlich das Maximalpegel-Fehlersignal regellos "1", und es ist wahrscheinlich, daß Bits vorhanden sind, die anfänglich "0" sind, wenn das Schieberegister 2786 gelöscht wird. Deswegen ist es besser, daß eine Anzahl von Bits des Schieberegisters 2786 auf größer als 3 gesetzt ist. Gemäß der Experimente ist die optimale Anzahl von Bits des Schieberegisters 2786 5 Bit.
Die strichpunktierte Linie in der Wellenform m1 der Figur 13 zeigt die Wellenform für den Fall, daß das Schieberegister 2786 nicht gelöscht wird.
Das Signal m1 wird in dem MLE-Modus über den Kontakt 1a des Wählers 2792 (siehe Figur 10) an den Datenanschluß D des Flip-Flops 2767 angelegt, und das Signal mit einer Markierungsrate von ½ wird von dem Ausgangsanschluß Q an den Integrator 2765-I angelegt, und dadurch wird der Integratorausgang Null. Insbesondere wird in diesem Fall das Gewichtungssignal C1&sub0; des Hauptabgriffs gleich Null und die Verstärkung des Verstärkers 2520-I mit variabler Verstärkung (siehe Figur 3) wird die Referenzverstärkung.
Wenn der Maximalpegelfehler groß wird und die führende Flanke des Maximalpegel-Fehlersignals MLE häufig detektiert wird, dann wird das Schieberegister 2786 häufiger gelöscht, und deshalb wird die Markierungsrate des Ausgangssignals m1 des Schieberegisters 2786 kleiner als ½. In dem MLE-Modus wird das Signal m1 über den Wähler 2792 an das Flip-Flop 2767 angelegt. Wenn das Ausgangssignal eines derartigen Flip-Flops an den Integrator 2765-I angelegt wird, dann wird das Gewichtungssignal des Hauptabgriffs negativ. Deshalb wird die Amplitude des Eingangssignals durch die Steuerung des Verstärkers 2520-I mit variabler Verstärkung unterdrückt. Insbesondere wird die Amplitude so gesteuert, daß das Maximalpegel-Fehlersignal MLE nicht ausgegeben wird.
Das Ausgangssignal m2 des NAND-Gatters 2789 wird in den MLE- Modus über den Wähler 2792 an die Taktanschlüsse CK der Flip- Flops 2766, 2776 angelegt und wird das Signal, welches eine geringere Veränderung als das Taktsignal CLK aufzeigt. Deshalb werden in dem MLE-Modus die anderen Abgriffe außer dem Hauptabgriff weniger gesteuert und hauptsächlich wird der Hauptabgriff gesteuert. Im Fall, daß die führende Kante des Maximalpegel-Fehlersignals MLE häufig detektiert wird, ändert sich das Gewichtungssignal C1&sub0; des Hauptabgriffs beträchtlich, aber der Impuls des Signals m2 wird häufig erzeugt. Deshalb folgt die Steuerung der anderen Abgriffe außer des Hauptabgriffs der Steuerung des Hauptabgriffs.
Wie voranstehend erläutert, werden in dem normalen Modus die Eingangssignale durch die gewöhnliche Abgriffskoeffizientensteuerung entzerrt. Wenn aufgrund des Schwund eine Bitfehlerrate ansteigt, wird der normale Modus auf den MLE-Modus umgeschaltet, und vorwiegend wird die Hauptabgriffs-Koeffizientensteuerung durchgeführt. Wenn die Bitfehlerrate weiter ansteigt, wird ferner der MLE-Modus auf den Rücksetz-Modus umgeschaltet. Hierbei wird der Wähler 2792 in den in der Figur angezeigten Zustand umgeschaltet. Ferner wird die Umschaltschaltung 274-I geschaltet, um das Signal WF an das Schieberegister 275-I anzulegen. Deshalb werden das alternierende Signal WF mit "0" und "1" und die Fehlersignale EI, EQ (mit der gleichen Periode wie das Taktsignal CLK) an die Korrelatoren 272-I-1, 272-I-2, 273-I angelegt und ein Durchschnitt der Korrelationswerte wird Null. Demzufolge werden die Ausgänge der Integratoren 2761-I-2765-I, 2761-Q- 2765-Q gleich Null, In diesem Fall ist es auch möglich, die Einrichtung zu verwenden, die Integrationsausgänge der Integratoren 2761-I-2765-I, 2761-Q-2765-Q auf Null zwingt oder die Einrichtung, die einen Durchschnittswert auf Null zwingt, und zwar durch Schalten auf der Eingangsseite der Integratoren 2761-I-2765-I, 2761-Q-2765-Q.
Ein Null-Ausgang der Integratoren 2761-I-2765-I, 2761-Q- 2765-Q entspricht dem Fall, bei dem der Multiplizierer aus Figur 4 abgetrennt ist, und die Verstärkung des Verstärkers mit variabler Verstärkung auf die Referenzverstärkung gelegt ist und deshalb ein Entzerrungsbetrieb nicht ausgeführt wird. In diesem Fall wird das Rücksetz-Signal rt ausgegeben, wenn der in Figur 9 gezeigte Zeitgeber 2729 gestartet wird. Demzufolge wird der Entzerrungsbetrieb ausgeführt, indem die Umschaltschaltung 274-I für jede spezifizierte Periode von der Seite des Signals WF auf die, Seite des Vorzeichensignals SI eingestellt wird, um zu überprüfen, ob die Bitfehlerrate verbessert ist oder nicht. Wenn der Steuermodus auf den Rücksetz-Modus umgeschaltet wird, wird insbesondere der Entzerrungsbetrieb periodisch ausgeführt, um eine einfache Verschiebung auf den MLE-Modus zu ermöglichen.
Figur 14 zeigt eine Verzerrungswiderstands- Frequenzcharakteristik eines automatischen Entzerrers von Transversal-Typ für eine QAM mit 64-Werten der Ausführungsform der vorliegenden Erfindung, wobei die Flankenabfall-Rate oder Roll-Off-Rate 35 % beträgt. Die Notch-Frequenz (MHz) (Sperrfrequenz) ist auf der X-Achse aufgetragen, während die Notch-Tiefe (dB) auf der Y-Achse aufgetragen ist, wobei die Hysterese ein wenig aufscheint, wenn der Schwund sich von einem kleinen Wert zu einem großen Wert (was mittels einer durchgezogenen Linie angedeutet ist) oder umgekehrt (was mit einer gestrichelten Linie angedeutet ist) verändert.
Die obige Ausführungsform ist an die 64-Pegel-QAM angepaßt, aber sie kann auch für eine andere Mehrfachpegel-QAM ausgelegt werden und ferner kann sie auf eine automatische Entzerrung nicht nur für das QAM-Signal sondern auch für andere modulierte Signale mit Mehrfachpegel-Amplitude ausgelegt werden. Ferner kann sie auf den Fall angewendet werden, bei dem eine Anzahl von Abgriffen weiter vergrößert wird.
In den voranstehenden ersten und zweiten Ausführungsformen erzeugt die Steuermodus-Umschaltschaltung 28 einen Pseudofehlerimpuls unter Verwendung eines Ausgangs des Unterscheiders 26-I des I-ch-Kanals, aber er kann unter Verwendung eines Ausgangs des Unterscheiders 26-Q erzeugt werden, und das ODER-Signal des aus dem Ausgang des Unterscheiders 26-I erzeugten Pseudofehlerimpulses und des von dem Ausgang des Unterscheiders 26-Q erzeugten Pseudofehlerimpulses kann in den Integrator 2822 eingegeben werden.
Die vorliegende Erfindung erzielt den Vorteil wie voranstehend erläutert, nämlich daß der Steuer-Modus entsprechend der Erzeugungsfrequenz des Pseudofehlerimpulses, der unter Verwendung der unteren Bits der von dem Unterscheider gesendeten Sendedaten erzeugt wird, umgeschaltet wird, erzwungen wird, daß sich der Schwellwert zum Umschalten des normalen Modus auf den Rücksetz-Modus oder den MLE-Modus sich von dem Schwellwert für das Zurückschalten unterscheidet, wodurch die feine Moden-Umschaltsteuerung stabil mit einem einfachen Schaltungsaufbau realisiert werden kann. Da ferner der MLE-Modus zwischen dem normalen Modus und dem Rücksetz-Modus vorgesehen ist, kann, selbst im Fall, daß der Steuermodus in den normalen Modus zurückkehrt, nachdem er auf den Rücksetz-Modus eingestellt ist, ein gewisser Grad von Entzerrung durch den MLE-Modus ausgeführt werden und dadurch kann der Rücksetz-Modus schnell in den normalen Modus zurückgeführt werden, was zu einer kleineren Hysterese in der Verzerrungswiderstands-Frequenzcharakteristik führt.

Claims

1. Funkdaten-Übertragungssystem umfassend:

ein Sendegerät, umfassend:

eine Wandlereinrichtung (11-I, 11-Q), die n-Bitdaten empfängt, zur Umwandlung der empfangenen Daten in ein Mehrpegel-Sendesignal (n ist eine positive ganze Zahl),

eine Modulationseinrichtung (13-I, 13-Q) zur Modulation eines Trägers mit dem Mehrpegel-Signal, und

eine Sendeeinrichtung (15) zum Senden des modulierten Signals als ein Funksignal,

ein Empfangsgerät, umfassend:

eine Einrichtung (21) zum Empfang des Funksignals,

eine Demodulationseinrichtung (23-I, 23-Q) zur Demodulation des empfangenen Funksignals und zur Ausgabe eines Mehrpegel-Signals,

ein Transversalfilter (25) mit einem Hauptabgriff und anderen Abgriffen, zum Empfang des Gewichtungssignals zur Steuerung einer Gewichtung von Angriffen und zum Ausgeben des demodulierten Mehrpegel-Signals nach einer Entzerrung,

eine Unterscheidungseinrichtung (26-I, 26-Q) zur Unterscheidung des von dem Transversalfilter aus gegebenen Mehrpegel-Signals und zum Ausgeben des Digitalsignals von n+m (m ist eine positive ganze Zahl)- Bits,

eine Abgriffsgewichtungs-Steuereinrichtung (27) zum Ausgeben des Gewichtungssignals unter Verwendung wenigstens eines Teils des Digitalsignals von dem von der Unterscheidungseinrichtung aus gegebenen Digitalsignal mit n+m Bit, und mit wenigstens einem Betriebsmodus, und

eine Steuermodus-Umschalteinrichtung (28) zum Umschalten des Steuer-Modus der Abgriffsgewichtungs- Steuereinrichtung entsprechend einer Pseudofehler- Impulsrate, die unter Verwendung von wenigstens einem Teil der unteren m Bits des von der Unterscheidungseinrichtung ausgegebenen Digitalsignals mit n+m Bits erzeugt wird;

dadurch gekennzeichnet, daß die Steuermodus-Umschalteinrichtung ausgelegt ist, um bei einem ersten Schwellwert der Fehlerrate von einem ersten Steuer-Modus auf einen zweiten Steuer-Modus umzuschalten, und bei einem zweiten unterschiedlichen Schwellwert der Fehlerrate von dem zweiten Steuer-Modus auf den ersten Steuer-Modus umzuschalten.

2. Funkdaten-Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß

die Wandlereinrichtung (11-I, 11-Q) aus zwei Wandlereinrichtungen für den Gleichphasenkanal (I) und den Quadraturkanal (Q) aufgebaut ist,

die Modulationseinrichtung (13-I, 13-Q) eine Mehrpegel- Quadraturamplitudenmodulation mit zwei Mehrpegel- Signalen für den Gleichphasenkanal und den Quadraturkanal ausführt, die von den zwei Wandlereinrichtungen gesendet werden,

die Demodulationseinrichtung (23-I, 23-Q) das empfangene Signal demoduliert und zwei Mehrpegel-Signale für den Gleichphasenkanal und den Quadraturkanal ausgibt,

das Transversalfilter (25) auch eine Störung zwischen zwei Mehrpegel-Signalen beseitigt, und

die Unterscheidungseinrichtung (26-I, 26-Q) aus zwei Unterscheidungseinrichtungen für den Gleichphasenkanal und den Quadraturkanal aufgebaut ist.

3. Funkdaten-Übertragungssystem nach Anspruch 2, dadurch gekennzeichnet, daß

die Modulationseinrichtung umfaßt:

eine Einrichtung (17), die den Träger erzeugt,

eine Einrichtung (16), die den Träger in zwei Träger für den Gleichphasenkanal und den Quadraturkanal, die eine Phasendifferenz von 90º aufweisen, verzweigt,

eine Einrichtung (13-I), die den Gleichphasenkanal- Träger mit dem Gleichphasenkanal-Mehrpegelsignal moduliert,

eine Einrichtung (13-Q), die den Quadraturkanal-Träger mit dem Quadraturkanal-Mehrpegelsignal moduliert,

eine Einrichtung (14), die das modulierte Signal des Gleichphasenkanals und das modulierte Signal des Quadraturkanals kombiniert,

die Demodulationseinrichtung umfaßt:

eine Einrichtung (22), die das empfangene Signal in zwei empfangene Signale für den Gleichphasenkanal und den Quadraturkanal verzweigt,

eine Einrichtung (29), die den Träger in Bezug auf das empfangene Signal zurückgewinnt,

eine Einrichtung (20), die den zurückgewonnenen Träger in zwei zurückgewonnene Träger für den Gleichphasenkanal und den Quadraturkanal, die eine Phasendifferenz von 90º aufweisen, verzweigt,

eine Einrichtung (23-I), die das empfangene Signal des Gleichphasenkanals aus dem zurückgewonnenen Träger für den Gleichphasenkanal demoduliert und ein demoduliertes Mehrpegel-Signal des Gleichphasenkanals ausgibt,

eine Einrichtung (23-Q), die das empfangene Signal des Quadraturkanals aus dem zurückgewonnenen Träger für den Quadraturkanal demoduliert und ein demoduliertes Mehrpegel-Signal des Quadraturkanals ausgibt.

4. Funkdaten-Übertragungssystem nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß

die Transversalfiltereinrichtung umfaßt:

eine Verzögerungseinrichtung (251-I) für den Gleichphasenkanal und den Quadraturkanal, die aus einer Vielzahl von in Kaskade geschalteten Verzögerungselementen aufgebaut ist und den Hauptabgriff und andere Angriffe bereitstellen;

eine erste Gewichtungseinrichtung (252-I), die einen Verstärker mit variabler Verstärkung umfaßt, der das demodulierte Mehrpegel-Signal des Gleichphasenkanals mit einer Verstärkung entsprechend dem ersten Gewichtungssignal des Hauptabgriffs verstärkt, ein derartiges Mehrpegel-Signal an die Verzögerungseinrichtung des Gleichphasenkanals ausgibt und äquivalent den Hauptabgriff gewichtet und eine Vielzahl von Multiplizierern, die Werte entsprechend dem ersten Gewichtungssignal der anderen Angriffe mit den Signalen von den anderen Angriffen multiplizieren, umfaßt und das erste gewichtete Signal ausgibt,

eine zweite Gewichtungseinrichtung (252-2), die eine Vielzahl von Multiplizierern umfaßt, die Werte entsprechend dem zweiten Gewichtungssignal jedes Angriffs mit dem von jedem Angriff der Verzögerungseinrichtung für den Gleichphasenkanal gesendeten Signal multipliziert und das zweite gewichtete Signal ausgibt,

eine dritte Gewichtungseinrichtung (252-3), die eine Vielzahl von Multiplizierern umfaßt, die Werte entsprechend einem dritten Gewichtungssignal jedes Angriffs mit dem von jedem Angriff der Verzögerungseinrichtung für den Quadraturkanal gesendeten Signal multipliziert und das dritte gewichtete Signal ausgibt,

eine vierte Gewichtungseinrichtung (252-4), die einen Verstärker mit variabler Verstärkung, der das demodulierte Mehrpegel-Signal des Quadraturkanals mit einer Verstärkung entsprechend dem vierten Gewichtungssignal des Hauptabgriffs verstärkt, ein derartiges Mehrpegel-Signal mit einer Verzögerungseinrichtung für den Quadraturkanal aus gibt und äquivalent den Hauptabgriff gewichtet und eine Vielzahl von Multiplizierern, die Werte entsprechend dem vierten Gewichtungssignal von anderen Angriffen mit den von den anderen Angriffen gesendeten Signalen multiplizieren, umfaßt und das vierte gewichtete Signal ausgibt,

einen Addierer (253-I) für den Gleichphasenkanal, der das erste gewichtete Signal (Gleichphasenkanal) und das dritte gewichtete Signal (Quadraturkanal) addiert und das entzerrte Mehrpegel-Signal für den Gleichphasenkanal ausgibt, und

einen Addierer (253-Q) für den Quadraturkanal, der das zweite gewichtete Signal (Quadraturkanal) und das vierte gewichtete Signal (Gleichphasenkanal) addiert und das entzerrte Mehrpegel-Signal für den Quadraturkanal ausgibt.

5. Funkdaten-Übetragungssystem nach Anspruch 4, dadurch gekennzeichnet, daß die Unterscheidungseinrichtungen (26-I, 26-Q) für den Gleichphasenkanal und den Quadraturkanal jeweils die Datenbits von dem ersten bis zu dem n-Bits von dem gewandelten digitalen Signal als die Sendedaten für den Gleichphasenkanal und den Quadraturkanal ausgeben, jeweils das erste Bit als das Vorzeichensignal für den Gleichphasenkanal und den Quadraturkanal und jeweils das n+1 Bit als das Fehlersignal für den Gleichphasenkanal und den Quadraturkanal ausgeben und wenigstens die eine Unterscheidungseinrichtung das n+1 Bit und das n+2 Bit zur Erzeugung des Pseudo-Fehlerimpulses ausgibt.

6. Funkdaten-Übertragungssystem nach Anspruch 5, dadurch gekennzeichnet, daß

der Steuer-Modus den normalen Modus und den Rücksetz- Modus einschließt,

die Angriffsgewichtungs-Steuereinrichtung (27) umfaßt:

einen Gleichphasenkanal-Schalter (274-I), der auf das Vorzeichensignal und das alternierende Signal mit "0" und "1" für den Gleichphasenkanal anspricht und entsprechend dem Signal, welches den Steuermodus anzeigt, das Gleichphasenkanal-Vorzeichensignal in dem normalen Modus oder das alternierende Signal in dem Rücksetzmodus ausgibt,

einen Quadraturkanal-Schalter (274-Q), der auf das Quadraturkanal-Vorzeichensignal und das alternierende Signal anspricht und entsprechend dem Signal, welches den Steuermodus anzeigt, das Quadraturkanal- Vorzeichensignal in dem normalen Modus oder das alternierende Signal in dem Rücksetzmodus ausgibt,

die Verzögerungseinrichtungen für das Gleichphasenkanal- und Quadraturkanal-Vorzeichensignal/alternierende Signal, die jeweils auf die Ausgänge der Gleichphasenkanal- und Quadraturkanal-Schalter ansprechen und ferner jeweils die Verzögerungssignale entsprechend der Angriffe ausgeben, die die gleichen Verzögerungszeiten wie diejenigen von jeweiligen Angriffen der Transversal-Filtereinrichtung aufweisen,

die Verzögerungseinrichtungen (275-I, 275-Q) für das Gleichphasenkanal- und Quadraturkanal-Fehlersignal, die jeweils die Gleichphasenkanal- und Quadraturkanal- Fehlersignale mit der gleichen Verzögerungszeit wie die des Hauptabgriffs der Transversal-Filtereinrichtung ausgeben,

eine erste Korrelationseinrichtung (272-I), die eine Exklusiv-ODER-Verknüpfung eines Verzögerungssignals entsprechend jedem Angriff von den Verzögerungseinrichtungen für das Gleichphasenkanal- Vorzeichensignal/alternierende Signal und eines verzögerten Gleichphasen-Fehlersignals von der Gleichphasenkanal-Fehlersignal-Verzögerungseinrichtung berechnet und ein erstes Exklusiv-ODER-Signal entsprechend jedem Angriff ausgibt,

eine zweite Korrelationseinrichtung (273-I), die eine Exklusiv-ODER-Verknüpfung eines Verzögerungssignals entsprechend jedem Angriff von den Verzögerungseinrichtungen für das Gleichphasenkanal- Vorzeichensignal/alternierende Signal und eines verzögerten Quadraturkanal-Fehlersignals von der Quadraturkanal-Fehlersignal-Verzögerungseinrichtung berechnet, und ein zweites Exklusiv-ODER-Signal entsprechend jedem Angriff ausgibt,

eine dritte Korrelationseinrichtung (273-Q), die eine Exklusiv-ODER-Verknüpfung eines Verzögerungssignals entsprechend jedem Angriff von der Verzögerungseinrichtung für das Quadraturkanal- Vorzeichensignal/alternierende Signal und eines verzögerten Gleichphasenkanal-Fehlersignals von der Gleichphasenkanal-Fehlersignal-Verzögerungseinrichtung berechnet und ein drittes Exklusiv-ODER-Signal entsprechend jedem Angriff ausgibt,

eine vierte Korrelationseinrichtung (272-Q), die eine Exklusiv-ODER-Verknüpfung eines Verzögerungssignals entsprechend jedem Angriff von der Verzögerungseinrichtung für das Quadraturkanal- Vorzeichensignal/alternierende Signal und eines verzögerten Quadraturkanal-Fehlersignals von der Quadraturkanal-Fehlersignal-Verzögerungseinrichtung berechnet und ein viertes Exklusiv-ODER-Signal entsprechend jedem Angriff ausgibt,

eine erste Integraleinrichtung (276-I), die eine Integration des ersten Exklusiv-ODER-Signals entsprechend jedem Angriff ausführt und ein erstes Gewichtungssignal entsprechend dem genannten jeden Angriff ausgibt,

eine zweite Integraleinrichtung (277-I), die eine Integration des zweiten Exklusiv-ODER-Signals entsprechend jedem Angriff ausführt und als ein zweites Gewichtungssignal entsprechend dem besagten jeden Angriff ausgibt,

eine dritte Integraleinrichtung (277-Q), die eine Integration des dritten Exklusiv-ODER-Signals entsprechend jedem Angriff ausführt und als ein drittes Gewichtungssignal entsprechend jedemn Angriff ausgibt,

eine vierte Integraleinrichtung (276-Q), die eine Integration des vierten Exklusiv-ODER-Signals entsprechend jedem Angriff ausführt und als ein viertes Gewichtungssignal entsprechend dem besagten jeden Angriff ausgibt,

die Steuermodus-Umschalteinrichtung umfaßt:

ein Exklusiv-NOR-Gatter (2821), welches die Exklusiv- NOR-Verknüpfung des n+1 Bit und des n+2 Bit von der Unterscheidungseinrichtung berechnet und Pseudo- Fehlerimpulse erzeugt,

einen Integrator (2822), der eine Integration der Pseudo-Fehlerimpulse ausführt und eine Spannung entsprechend einer Erzeugungsfrequenz der Pseudo- Fehlerimpulse ausgibt,

ein erster Komparator (2823), der eine erste Referenzspannung entsprechend einer ersten Bitfehlerrate mit einer Ausgangsspannung des Integrators vergleicht,

einen zweiten Vergleicher (2824), der eine zweite Referenzspannung entsprechend einer zweiten Bitfehlerrate, die kleiner als die erste Bitfehlerrate ist, mit einer Ausgangsspannung des Integrators vergleicht, und

eine Steuermodus-Halteeinrichtung (2825), die das Umschaltsignal, welches den Normalmodus in dem normalen Modus anzeigt, auf der Grundlage des Vergleichsergebnisses von den ersten und zweiten Vergleichern ausgibt, den normalen Modus auf den Rücksetzmodus umschaltet, wenn eine Ausgangsspannung des Integrators größer als die erste Referenzspannung wird, das Umschaltsignal, welches den Rücksetzmodus in dem Rücksetzmodus anzeigt, ausgibt und den Rücksetzmodus auf den normalen Modus umschaltet, wenn eine Ausgangsspannung des Integrators kleiner als die zweite Referenzspannung wird.

7. Funkdaten-Übertragungssystem nach Anspruch 5, dadurch gekennzeichnet, daß

der Steuermodus in den normalen Modus, den Maximalpegelfehler (MLE)-Modus und den Rücksetzmodus klassifiziert ist, die Angriffsgewichtungs- Steuereinrichtung umfaßt:

einen Quadraturkanal-Sohalter (274-Q), der auf das Quadraturkanal-Vorzeichensignal und das alternierende Signal anspricht und entsprechend dem Signal, welches den Steuermodus anzeigt, das Quadraturkanal- Vorzeichensignal in dem normalen Modus oder das alternierende Signal in dem Rücksetzmodus ausgibt,

die Verzögerungseinrichtungen für das Gleichphasenkanal- und Quadraturkanal-Vorzeichensignal/alternierende Signal, die jeweils auf die Ausgänge der Gleichphasenkanal- und Quadraturkanal-Schalter ansprechen und ferner jeweils die Verzögerungssignale entsprechend der Angriffe ausgeben, die die gleichen Verzögerungszeiten wie diejenigen von jeweiligen Angriffen des Transversalfilters aufweisen,

die Verzögerungseinrichtungen (275) für das Gleichphasenkanal- und Quadraturkanal-Fehlersignal die jeweils die Gleichphasenkanal- und Quadraturkanal- Fehlersignale mit der gleichen Verzögerungszeit wie diejenige des Hauptabgriffs des Transversalfilters ausgeben,

eine erste Korrelationseinrichtung (272-I), die eine Exklusiv-ODER-Verknüpfung eines Verzögerungssignals entsprechend jedem Angriff von der Verzögerungseinrichtung für das Gleichphasenkanal- Vorzeichensignal/alternierende Signal und eines verzögerten Gleichphasen-Fehlersignals von der Gleichphasenkanal-Fehlersignal-Verzögerungseinrichtung berechnet und ein erstes Exklusiv-ODER-Signal entsprechend jedem Abgriff ausgibt,

eine zweite Korrelationseinrichtung (273-I), die eine Exklusiv-ODER-Verknüpfung eines Verzögerungssignals entsprechend jedem Angriff von der Verzögerungseinrichtung für das Gleichphasenkanal- Vorzeichensignal/alternierende Signal und eines verzögerten Quadraturkanal-Fehlersignals von der Quadraturkanal-Fehlersignal-Verzögerungseinrichtung berechnet und ein zweites Exklusiv-ODER-Signal entsprechend jedem Angriff ausgibt,

die Gleichphasenkanal- und Quadraturkanal-MLE- Steuereinrichtung (278) umfaßt:

die MLE-Detektionseinrichtungen für den Gleichphasenkanal und Quadraturkanal (2781), die jeweils einen MLE von den ersten bis n+1 Bits, die von der Gleichphasenkanal- und Quadraturkanal- Unterscheidungseinrichtungen gesendet werden, detektieren und die MLE-Signale ausgeben,

die Detektionseinrichtungen (2785) zur Detektion der führenden Kante des Gleichphasenkanal- und Quadraturkanal-MLE-Signals, die jeweils die führenden Kanten des Gleichphasenkanal- und Quadraturkanal-MLE- Signals erfassen und die Detektionsimpulse für die führende Flanke des Gleichphasenkanals und Quadraturkanals ausgeben,

die Verzögerungseinrichtungen (2783) für das Gleichphasenkanal- und Quadraturkanal-MLE-Signal, die sequentiell die Gleichphasenkanal- und Quadraturkanal- MLE-Signale verzögern, die Gleichphasenkanal- und Quadraturkanal-MLE-Signale, die zur Verzögerung gehalten werden, auf die MLE-Detektionsbedingungen einstellen, wenn die Impulse für die führende Kante des Gleichphasenkanals und Quadraturkanals erzeugt werden und jeweils die verzögerten MLE-Signale des Gleichphasenkanals und Quadraturkanals ausgeben,

die Gleichphasenkanal- und Quadraturkanal- Wähleinrichtungen (279), die jeweils auf die ersten und vierten Exklusiv-ODER-Signale entsprechend dem Hauptabgriff von der ersten und vierten Korrelationseinrichtung, die verzögerten MLE-Signale des Gleichphasenkanals und Quadraturkanals, ein Taktsignal und die Impulse für die führende Flanke des Gleichphasen- und Quadraturkanals ansprechen und selektiv die verzögerten MLE-Signale des Gleichphasenkanals und des Quadraturkanals von den ersten bis vierten Exklusiv-ODER-Signalen entsprechend dem Hauptabgriff und die verzögerten MLE-Signale des Gleichphasenkanals und Quadraturkanals ausgeben, wenn das Alarmsignal erzeugt wird, aber das Rücksetzsignal nicht erzeugt wird entsprechend dem Alarmsignal und dem Rücksetzsignal und den Impulsen für die führende Kante des Gleichphasenkanalals und Quadraturkanals von dem Taktsignal und den Impulsen für die führende Kante des Gleichphasenkanals und Quadraturkanals, oder die ersten bis vierten Exklusiv-ODER-Signale entsprechend dem Hauptabgriff und ein Taktsignal in anderen Fällen;

die ersten und vierten Halteeinrichtungen (276), die jeweils aufgebaut sind aus den ersten und vierten Flip- Flops entsprechend der Hauptabgriffe, die auf die ersten und vierten Exklusiv-ODER-Signale entsprechend der Hauptabgriffe von der Gleichphasenkanal- und Quadraturkanalwähleinrichtung oder auf verzögerte MLE- Signale des Gleichphasenkanals und Quadraturkanals an den Datenanschlüssen ansprechen und ferner auf die Taktsignale an den Taktansohlüssen und auf die ersten bis vierten Flip-Flops entsprechend zu den anderen Angriffen ansprechen, die auf die ersten und vierten Exklusiv-ODER-Signale entsprechend zu den anderen Angriffen an dem Datenanschluß ansprechen und ferner auf die Taktsignale von der Gleichphasenkanal- und Quadraturkanal-Wähleinrichtung oder auf die Impulse für die führende Kante des Gleichphasenkanals und Quadraturkanals an den Taktansohlüssen ansprechen,

die zweite und dritte Halteeinrichtung (276, 277) aufgebaut aus den zweiten und dritten Flip-Flops entsprechend jedem Angriff, die auf das zweite und dritte Exklusiv-ODER-Signal entsprechend jedem Angriff an dem Datenansohluß ansprechen und ferner auf das Taktsignal an dem Taktanschluß ansprechen, und

die erste bis vierte Integraleinrichtung (276, 277), die jeweils Integraloperationen für die Ausgänge der ersten bis vierten Halteeinrichtungen entsprechend jedem Angriff ausführen und die ersten bis vierten Gewichtungssignale entsprechend jedem Angriff ausgeben, die Steuermodus-Umschalteinrichtung umfaßt:

ein Exklusiv-NOR-Gatter (2821), die die Exklusiv-NOR- Verknüpfung des n+1 Bits und des n+2 Bits von der Unterscheidungseinrichtung ausführt und Pseudo- Fehlerimpulse erzeugt,

einen Integrator (2822), der Pseudo-Fehlerimpulse integriert und eine Spannung entsprechend einer Erzeugungsfrequenz der Pseudo-Fehlerimpulse ausgibt,

eine Referenzspannungs-Umschalteinrichtung (2828), die eine Spannung entsprechend der ersten Bitfehlerrate und

eine Spannung entsprechend der zweiten Bitfehlerrate, die kleiner als die erste Bitfehlerrate ist, auswählt und ausgibt,

eine dritte Vergleichseinrichtung (2827), die eine Ausgangsspannung der Referenzspannungs- Umschalteinrichtung und eine Ausgangsspannung der Integraleinrichtung vergleicht und den Integrator veranlaßt, ein Alarmsignal zu erzeugen und die Referenzspannung-Umschalteinrichtung schaltet, um selektiv die zweite Referenzspannung auszugeben, wenn eine Ausgangsspannung der Integraleinrichtung höher ist, und um ferner die Referenzspannung-Umschalteinrichtung zu schalten, um selektiv die erste Referenzspannung aus zugeben, wenn eine Ausgangsspannung der Integraleinrichtung kleiner ist,

eine vierte Vergleichseinrichtung (2826), die die dritte Referenzspannung entsprechend der dritten Bitfehlerrate mit einer Ausgangsspannung der Integraleinrichtung vergleicht, und

einen Zeitgeber (2829), der periodisch das Rücksetzsignal ausgibt, wenn eine Ausgangsspannung der Integraleinrichtung höher ist, entsprechend einem Ausgang der vierten Vergleichseinrichtung.