JP6583163B2 - 送信回路 - Google Patents

送信回路 Download PDF

Info

Publication number
JP6583163B2
JP6583163B2 JP2016127621A JP2016127621A JP6583163B2 JP 6583163 B2 JP6583163 B2 JP 6583163B2 JP 2016127621 A JP2016127621 A JP 2016127621A JP 2016127621 A JP2016127621 A JP 2016127621A JP 6583163 B2 JP6583163 B2 JP 6583163B2
Authority
JP
Japan
Prior art keywords
transmission
transmission circuit
filter
circuit according
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016127621A
Other languages
English (en)
Other versions
JP2018006857A (ja
Inventor
達也 榎並
達也 榎並
浩伸 秋田
浩伸 秋田
超 陳
超 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016127621A priority Critical patent/JP6583163B2/ja
Priority to PCT/JP2017/014977 priority patent/WO2018003231A1/ja
Publication of JP2018006857A publication Critical patent/JP2018006857A/ja
Application granted granted Critical
Publication of JP6583163B2 publication Critical patent/JP6583163B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明は、送信回路がベースバンド信号により表されるシンボルの波形を成形する送信フィルタを備える送信回路に関する。
ベースバンド通信を行うシステムでは、EMI(Electro-Magnetic Interference)を低減する目的で、送信回路において送信信号のシンボル波形をフィルタを介して成形する所謂パルスシェーピングを行った後、伝送路に送信する場合がある(例えば特許文献1参照)。
特開2015−95718号公報
パルスシェーピングを行う際には、波形の高調波成分をフィルタでより多く除去すればその分だけEMIの低減に寄与できる。しかしながら、受信回路側で、受信したシンボルの系列より抽出したクロック信号に基づいてシンボル波形の等化を行う構成では、シンボル波形の整形度合いが大きくなることでクロック信号の抽出が困難となり、信号を受信できなくなるおそれがある。そのため、従来、送信回路に設けるフィルタの係数は、受信側でクロック信号が抽出可能となるようにマージンを取って設定されており、EMIの低減効果が十分であるとは言えなかった。
本発明は上記事情に鑑みてなされたものであり、その目的は、従来よりもEMIを低減しつつ、通信性能を維持できる送信回路を提供することにある。
請求項1記載の送信回路によれば、送信回路の係数調整部は、ベースバンド信号により表されるシンボルの波形を成形するFIR型の送信フィルタの係数を可変設定する。その際に、係数調整部は、送信フィルタの係数を、受信回路が備えるクロック抽出部におけるクロック信号の抽出が保証されていることが事前に確認されている初期値から、クロック信号の抽出が保証できなくなる方向へ、終了値まで段階的に変化させるように調整処理を行う。
一般に、受信回路側のイコライザで行われるシンボル波形の等化処理は、その処理に用いるフィルタの係数を、過去の情報も含めた学習により決定する「適応等化」を行っている。したがって、送信側で送信フィルタの係数を、上述のように初期値から終了値まで段階的に変化させることで、受信側のクロック抽出部でも段階的に学習が行われる。
その結果、上記終了値のフィルタ係数を当初から送信フィルタに設定してシンボル波形を整形し送信を開始すると、受信側でクロック信号の抽出が不能になる場合でも、受信回路における学習の効果によって抽出が可能になる。これにより、シンボルの受信を可能にしつつ、従来よりも送信フィルタによるシンボル波形の整形度合いを高めてEMIの低減効果を向上させることができる。
第1実施形態であり、通信システムの構成を示すブロック図 フィルタ係数の調整処理を示す送信回路,受信回路間のシーケンス図 フィルタ係数を変化させる状態を示す図 フィルタ係数の変化に伴うシンボル波形の変化を示す図 フィルタ係数の変化に伴う周波数スペクトラムの変化を示す図 フィルタ係数の調整処理の原理を説明する図 第2実施形態であり、フィルタ係数の変化に伴うシンボル波形の変化を示す図 フィルタ係数の変化に伴う周波数スペクトラムの変化を示す図 第3実施形態であり、フィルタ係数の変化に伴うシンボル波形の変化を示す図 フィルタ係数の変化に伴う周波数スペクトラムの変化を示す図 第4実施形態であり、通信システムの構成を示すブロック図 フィルタ係数の変化に伴うシンボル波形の変化を示す図 フィルタ係数の変化に伴う周波数スペクトラムの変化を示す図 第5実施形態であり、通信システムの構成を示すブロック図 フィルタ係数の変化に伴うシンボル波形の変化を示す図 フィルタ係数の変化に伴う周波数スペクトラムの変化を示す図 第6実施形態であり、通信システムの構成を示すブロック図 フィルタ係数の変化に伴うシンボル波形の変化を示す図 フィルタ係数の変化に伴う周波数スペクトラムの変化を示す図 第7実施形態であり、通信システムの構成を示すブロック図 フィルタ係数の変化に伴うシンボル波形の変化を示す図 フィルタ係数の変化に伴う周波数スペクトラムの変化を示す図 第8実施形態であり、通信システムの構成を示すブロック図 フィルタ係数の変化に伴うシンボル波形の変化を示す図 フィルタ係数の変化に伴う周波数スペクトラムの変化を示す図
(第1実施形態)
図1に示すように、本実施形態の通信システム1は、送信回路2及び受信回路3と、これらの間を接続する伝送路4とで構成される。送信回路2は、2次のFIR(Finite Impulse Response)フィルタである送信フィルタ5を備えている。フィルタ係数調整器6は、送信フィルタ5のフィルタ係数(a0,a1)を可変設定する。送信信号は、図示しない制御回路から出力され、送信フィルタ5を経由して伝送路4に創出される。
受信回路3は、CDR(Clock Data Recovery)回路7及びEQ(EQualizer)回路8を備えている。CDR回路7はクロック抽出部に相当するもので、伝送路4を介して受信した信号のシンボル系列よりクロック信号を抽出し、EQ回路8に入力する。EQ回路8は、入力されるクロック信号に基づいて受信信号のシンボル波形を適応等化,イコライズ処理する。CDR回路7とEQ回路8とは相互作用的に動作する。尚、EQ回路8において行われる一般的な適応等化の手法については、例えば下記の文献等に開示がある。
“A Blind Baud-Rate ADC-Based CDR”Clifford Ting,Joshua Liang,Ali Sheikholeslami,Senior Member,IEEE,Masaya Kibune,and Hirota Tamura ,Member,IEEE, IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.48,NO.12 DECEMBER 2013
次に、本実施形態の作用について説明する。送信回路2のフィルタ係数調整器6は、例えば送信回路2に電源が投入されて起動した直後に設けられるトレーニング期間において、図2及び図3に示すように、送信フィルタ5のフィルタ係数(a0,a1)を段階的に変化させる。例えば初期値を(0.75,0.25)とし、終了値を(0.5,0.5)とする。尚、送信レートは例えば125Ms/s(Mega symbol/second)であり、変調方式は例えばPAM5とする。また、トレーニング期間に送信するシンボル数は例えば65536以上とする。
尚、フィルタ係数(a0,a1)については、当初から初期値(0.75,0.25)を設定した場合、(0.66,0.33)を設定した場合は何れも受信が可能であり、当初から(0.5,0.5)を設定した場合はクロック信号が抽出できないため同期が成立せず、受信が不能となることは、後述する第2実施形態におけるPAM3,66.7Ms/sのケースについて事前に確認している。
トレーニング期間において、受信回路3ではCDR回路7が受信信号のシンボル系列よりクロック信号を抽出し、EQ回路8は受信信号のシンボル波形を適応等化処理する。そして、フィルタ係数調整器6がフィルタ係数を終了値まで変化させると、トレーニング期間は終了となる。トレーニング期間が終了すると、引き続き通常の通信処理に移行する。
図4に示すように、送信レートが125Ms/sの場合に、送信フィルタ5のフィルタ係数を上記の終了値である(0.5,0.5)に設定すると、送信されるシンボル波形のエッジが無くなっている。したがって、送信フィルタ5のフィルタ係数を最初から(0.5,0.5)に設定すると、図6(c)に示すように、受信回路3ではCDR回路7がクロック信号を抽出できなくなりEQ回路8が動作できず、結果として信号の受信が不能となる。
ここで、CDR回路7とEQ回路8とは、以下のように動作する。
(1)CDR回路7がクロック信号を抽出
(2)EQ回路8がクロック信号に基づき、予め決まったトレーニングパターンに合わせて受信信号を学習により等化
(3)CDR回路7が、等化された受信信号も含めてクロック信号を抽出
すなわち、(2),(3)における処理では、両者の作用が相互に影響を及ぼしている。
したがって、本実施形態のように、フィルタ係数調整器6がフィルタ係数を段階的に変化させると、図6(a),(b)に示すように、シンボル波形のエッジは徐々に鈍くなって行く。すると、図6(c)に示すように、当初から与えられた波形ではCDR回路7がクロック信号を抽出できないケースであっても、上述した(2),(3)におけるCDR回路7とEQ回路8との相互作用,学習の過程において、CDR回路7でのクロック信号の抽出が可能になる。その結果、EQ回路8における等化処理も可能となる。
これにより、従来は受信不能となることから送信フィルタ5に設定できなかったフィルタ係数(0.5,0.5)が設定できるようになり、図5に示すように、従来は得ることができなかった大きなEMI低減効果を得ることが可能となっている。
以上のように本実施形態によれば、送信回路2のフィルタ係数調整器6は、ベースバンド信号により表されるシンボルの波形を成形する送信フィルタ5の係数(a0,a1)を可変設定する。その際に、係数(a0,a1)を、受信回路2が備えるCDR回路7におけるクロック信号の抽出が保証されている初期値(0.75,0.25)から、クロック信号の抽出が保証できなくなる方向へ、終了値(0.5,0.5)まで段階的に変化させるように調整処理を行う。これにより、受信回路3によるシンボルの受信を可能にしつつ、従来よりも送信フィルタ5によるシンボル波形の整形度合いを高めてEMIの低減効果を向上させることができる。
尚、初期値については(0.66,0.33)に設定しても良く、終了値を、t<0.66として(t,1−t)に設定しても良い。このように設定すれば、調整処理をより短時間で行うことができる。
(第2実施形態)
図7に示すように、第2実施形態では、変調方式がPAM3で、送信レートが66.7Ms/sの場合について、第1実施形態と同様の調整処理を行った。尚、フィルタ係数調整器の図示は省略している。図8は、フィルタ係数の変化に対応する周波数スペクトラムを示す。
尚、実際の実験では、トレーニング期間において、送信シンボル数が65536に達する以前にCDR回路7が正常に動作して受信可能となっていることを確認した。これは、例えばGb Ethernetの規格で定められているトレーニングシンボル数が凡そ590000であることを考慮すると、十分実用的な範囲で同期が確立されていることが分かる。トレーニング期間に要する時間としては、1ms程度から10数ms程度である。
ここで、送信フィルタ5の係数を時間変化させる場合の同期成立/不成立は、その変化速度に依存する。25600シンボルで係数を(0.75,0.25)から変化させた急速な変化では、終了値が(0.62,0.38)の場合は同期可能であったが、終了値が(0.61,0.39)の場合は同期不能であった。しかし、65536シンボルまで係数を変化させた場合には、終了値が(0.5,0.5)の場合でも同期が成立したことを確認した。
(第3実施形態)
図9に示すように、第3実施形態では、NRZ(No Return to Zero)符号を使用した通信において、送信レートが66.7Ms/sの場合について、第1実施形態と同様の調整処理を行った。この場合も、従来は設定不能であったフィルタ係数(0.5,0.5)を最終的に設定して受信が可能となることを確認した。
(第4実施形態)
図11に示すように、第4実施形態の通信システム11では、送信回路12の送信フィルタ13が3次のFIRフィルタ,つまり3タップのフィルタである場合についてフィルタ係数(a0,a1,a2)の調整処理を行った。第3実施形態と同様にNRZ符号を使用し、送信レートは125Ms/sである。この場合フィルタ係数(a0,a1,a2)の初期値は(0.75,0.25,0.0)とする。
3タップ以上のフィルタについて、調整処理の終了値をどのような値に設定するかは、個別のシステムに対応してEMI放射ノイズが最も低減される値を事前に検討する。例えば、フィルタ特性のディップが、ノイズのピークを示す周波数となるように終了値を選択する。第4実施形態では、一例として終了値を(0.333,0.333,0.333)としている。
図12に示すように、終了値(0.333,0.333,0.333)に対応するパルスシェーピング適用後のシンボル波形は、パルスシェーピングを適用する前の波形に対して大きく変化しているが、受信が可能となることを確認した。また、図13に示すように、パルスシェーピングの適用により大きなEMI低減効果が得られている。尚、比較のため、フィルタ係数(0.5,0.5)の2タップフィルタでパルスシェーピングを行った場合も併せて示している。
この第4実施形態のようにフィルタのタップ数を増やすことで、特定の周波数を狙って抑制するためのより急峻なフィルタ特性を得ることができる。
(第5実施形態)
図14に示すように、第5実施形態の通信システム21では、送信回路22の送信フィルタ23が5次のFIRフィルタ,つまり5タップのフィルタである場合についてフィルタ係数(a0,a1,a2,a3,a4)の調整処理を行った。第4実施形態と同様にNRZ符号を使用し、送信レートは125Ms/sである。初期値は(0.75,0.25,0.0,0.0,0.0)とする。調整処理の終了値をどのような値に設定するかは、第4実施形態で説明した方針と同様である。第5実施形態では、一例として終了値を(0.2,0.2,0.2,0.2,0.2)としている。
図15に示すように、終了値に対応するパルスシェーピング適用後のシンボル波形は、第4実施形態と同様にパルスシェーピングを適用する前の波形に対して大きく変化しているが、受信が可能となることを確認した。また、図16に示すように、パルスシェーピングの適用により大きなEMI低減効果が得られている。
(第6実施形態)
図17に示すように、第6実施形態の通信システム31では、送信回路32の送信フィルタ33がn次のFIRフィルタ,つまりnタップのフィルタである場合についてフィルタ係数(a0,a1,…a(n−1))の調整処理を行った。第4実施形態等と同様にNRZ符号を使用し、送信レートは125Ms/sである。初期値は(0.75,0.25,0.0,…,0.0)とする。調整処理の終了値は例えば(1/n,1/n,…,0.1/n)とする。尚、図18及び図19は、n=4の場合を示しており、終了値は(0.25,0.25,0.25,0.25)である。また、終了値はこの値に限らず、特定の周波数にディップを持つ特性となる値に設定すれば良い。
(第7実施形態)
図20に示すように、第7実施形態の通信システム41では、送信回路42の送信フィルタ43が2タップのノッチフィルタである場合についてフィルタ係数(a1,a2,b1,b2,c0)の調整処理を行った。NRZ符号を使用し、送信レートは66.7Ms/sである。尚、各フィルタ係数は、以下の式で定まる。
Figure 0006583163
この場合、初期値は(0,0,0,0,1)として、係数b2を「0」から「1」まで変化させ、その他の係数は上式で求めて変化させる。第7実施形態のようにノッチフィルタを適用することで、ピーキーに現れるノイズを、他の帯域に影響を与えることなく除去して受信側の性能を維持できる。
(第8実施形態)
図23に示すように、第8実施形態の通信システム51では、送信回路52の送信フィルタ53が、第1実施形態の送信フィルタ5と、第7実施形態の送信フィルタ43との組み合わせたものとなっている。この場合、送信フィルタ5のフィルタ係数は(0.75,0.25)で固定し、送信フィルタ43については第7実施形態と同様に変化させる。
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
フィルタ係数の調整は、必ずしもトレーニング期間に行う必要はない。
送信フィルタのタップ数は、「6」以上であっても良い。
初期値,終了値,トレーニングシンボル数等の具体数値については、個別の設計に応じて適宜変更すれば良い。
1 通信システム、2 送信回路、3 受信回路、5 送信フィルタ、6 フィルタ係数調整器、7 CDR回路、8 EQ回路。

Claims (14)

  1. ベースバンド信号により表されるシンボルの波形を成形するFIR型の送信フィルタ(5,13,23,33,43,53)と、この送信フィルタの係数を可変設定する係数調整部(6)とを備え、前記送信フィルタを介したシンボルを伝送路(4)に送信する送信回路(2,12,22,32,42,52)であって、
    前記係数調整部は、前記送信フィルタの係数を、前記伝送路に接続されている受信回路(3)が有する受信したシンボル波形の適応等化処理を行うイコライザ(8)及びそのイコライザとの相互作用によりクロック抽出を行うクロック抽出部(7)において、受信系列からの前記クロック抽出部におけるクロック信号の抽出が保証されていることが事前に確認されている初期値から、クロック信号の抽出が保証できなくなる方向へ、終了値まで段階的に変化させる調整処理を行う送信回路。
  2. 前記係数調整部は、前記調整処理を、起動後に設定されるトレーニング期間に行う請求項1記載の送信回路。
  3. 前記送信フィルタ(5)のタップ数が「2」であり、前記初期値を(0.75,0.25)に設定する請求項1又は2記載の送信回路。
  4. 前記送信フィルタのタップ数が「2」であり、前記初期値を(0.66,0.33)に設定する請求項1記又は2載の送信回路。
  5. 前記終了値を、t<0.66として、(t,1−t)に設定する請求項3又は4記載の送信回路。
  6. 前記終了値を、(0.5,0.5)に設定する請求項3又は4記載の送信回路。
  7. 前記送信フィルタのタップ数が「4」であり、前記終了値を、特定の周波数にディップを持つ特性となる値に設定する請求項1記載の送信回路。
  8. 前記シンボルをPAM3方式で示すものに適用する請求項1から7の何れか一項に記載の送信回路。
  9. 前記シンボルをPAM5方式で示すものに適用する請求項1から7の何れか一項に記載の送信回路。
  10. 前記シンボルをNRZ符号で示すものに適用する請求項1から7の何れか一項に記載の送信回路。
  11. 前記調整処理を行う際に送信するシンボル数を25600以上とする請求項1から10の何れか一項に記載の送信回路。
  12. 前記送信するシンボル数を65500以上とする請求項11記載の送信回路。
  13. 送信レートが66.7Ms/s(Mega symbol/second)である請求項11又は12記載の送信回路。
  14. 送信レートが125Ms/s(Mega symbol/second)である請求項11又は12記載の送信回路。
JP2016127621A 2016-06-28 2016-06-28 送信回路 Active JP6583163B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016127621A JP6583163B2 (ja) 2016-06-28 2016-06-28 送信回路
PCT/JP2017/014977 WO2018003231A1 (ja) 2016-06-28 2017-04-12 送信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016127621A JP6583163B2 (ja) 2016-06-28 2016-06-28 送信回路

Publications (2)

Publication Number Publication Date
JP2018006857A JP2018006857A (ja) 2018-01-11
JP6583163B2 true JP6583163B2 (ja) 2019-10-02

Family

ID=60786364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016127621A Active JP6583163B2 (ja) 2016-06-28 2016-06-28 送信回路

Country Status (2)

Country Link
JP (1) JP6583163B2 (ja)
WO (1) WO2018003231A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4764814B2 (ja) * 2006-12-28 2011-09-07 株式会社日立製作所 波形等化係数調整方法および回路、レシーバ回路、ならびに伝送装置
JP5585583B2 (ja) * 2009-09-09 2014-09-10 日本電気株式会社 クロック再生回路及びクロック再生方法
JP5846183B2 (ja) * 2013-11-11 2016-01-20 株式会社デンソー 通信装置

Also Published As

Publication number Publication date
WO2018003231A1 (ja) 2018-01-04
JP2018006857A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
US10389555B2 (en) Phase delay difference-based channel compensation
US9485121B2 (en) Digital baud rate clock recovery of heavily ISI-induced signals
US7006564B2 (en) Adaptive equalizer
US9438450B1 (en) Receiver and associated control method
US8270464B2 (en) Decision feedback equalizer (DFE)
JP2014143672A (ja) 等化器および半導体装置
TWI770402B (zh) 等化器調整裝置、等化器調整方法、接收器及收發系統
US9397867B1 (en) Clock phase adaptation for precursor ISI reduction
US9350572B1 (en) Apparatus for clock and data recovery
US20070280343A1 (en) Reliable startup and steady-state of estimation based CDR and DFE
US9401800B1 (en) Clock data recovery system for Serdes
JP6262066B2 (ja) 受信回路及び通信システム
WO2008095819A1 (en) Method for adaptive blind equalization
CN104079512A (zh) 判决反馈均衡器系数的高效追踪
US7545861B2 (en) Timing recovery circuit and timing recovery method
JPH07107019A (ja) 改良された等化器を有する伝送システム
JP6583163B2 (ja) 送信回路
US9288086B2 (en) Decision-feedback analyzer and methods for operating the same
EP3456009B1 (en) Timing recovery with adaptive channel response estimation
US9215106B2 (en) Method and apparatus for pre-cursor intersymbol interference correction
US10079697B1 (en) Receiving device and signal conversion method
CN104079513A (zh) 初始均衡器系数的高效计算
Spagna Clock and data recovery systems
DE10212913C1 (de) Berechnungsschaltung zur Berechnung eines Taktregelkriteriums
WO2004008705A1 (en) Noise whitening

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190819

R151 Written notification of patent or utility model registration

Ref document number: 6583163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250