CN104079512A - 判决反馈均衡器系数的高效追踪 - Google Patents
判决反馈均衡器系数的高效追踪 Download PDFInfo
- Publication number
- CN104079512A CN104079512A CN201410198413.5A CN201410198413A CN104079512A CN 104079512 A CN104079512 A CN 104079512A CN 201410198413 A CN201410198413 A CN 201410198413A CN 104079512 A CN104079512 A CN 104079512A
- Authority
- CN
- China
- Prior art keywords
- coefficient
- dfe
- ffe
- renewal
- upgrading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03636—Algorithms using least mean square [LMS]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03656—Initialisation
- H04L2025/03668—Initialisation to the value at the end of a previous adaptation period
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
- H04L25/0212—Channel estimation of impulse response
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Image Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Picture Signal Circuits (AREA)
- Noise Elimination (AREA)
Abstract
描述了用于追踪判决反馈均衡器(DFE)系数的高效方法和装置。在实施例中,使用传统方法来产生用于前向馈送均衡器(FFE)的更新系数,并随后与信道脉冲响应(CIR)估计值的平均更新值一起使用这些更新系数,以产生更新的DFE系数。在实施例中,通过将更新的CIR估计值(在频域中)与更新的FFE系数(同样在频域中)相乘,来产生更新的DFE系数。随后,频域中的所产生的更新的DFE系数在输出至DFE之前可被转换到时域中。
Description
背景技术
数字地面电视信号遭受到多路径干扰,其导致了经由比由主要信号行进的路径短的路径接收到的信号所引起的前回声(pre-echo)和具有沿较长路径行进的信号所引起的后回声(post-echo)。因此,数字电视接收器包括包含自适应均衡器的电路来抑制这些回声。
这些信号的常见均衡方法是使用前向馈送均衡器(FFE)和决策反馈均衡器(DFE)的组合。这两种不同类型的均衡器具有不同的特性,并且可用于处理干扰的不同方面。FFE能够处理前导和后导码间干扰(ISI),例如,前回声和后回声,同时DFE仅能处理前导ISI,但是,不同于FFE,DFE不会增强噪声。
为了使用FFE和DFE的这一组合,初始均衡器系数被计算;然而,这些初始系数不可能立刻提供完美的均衡结果,并由此在均衡器操作期间可更新这些系数。系数的这一更新还能够使得均衡器适应可能的信道变化。通常,使用最小均方算法来更新系数。
以下所描述的示例不限于解决更新均衡系数的已知方法的任一个或所有缺点的实现方法。
发明内容
提供本发明内容,从而以一种简单的形式介绍本发明的选择,在下面的具体实施方式中将对其作进一步描述。本发明内容不旨在确定所要求保护的主题的关键特征或必要特征,也不旨在作为在确定所要求保护的主题的范围时的辅助。
描述了用于追踪判决反馈均衡器(DFE)系数的高效方法和装置。在实施例中,使用传统方法来产生用于前向馈送均衡器(FFE)的更新系数,并随后与信道脉冲响应(CRI)估计值的平均更新值一起来使用这些更新系数,以产生更新的DFE系数。在实施例中,通过将更新的CRI估计值(在频域中)与更新的FFE系数(同样在频域中)相乘,产生更新的DFE系数。随后在频移中的所产生的更新的DFE系数在输出到DFE之前可被转换到时域中。
第一方面提供了一种产生在无线接收机的均衡器中使用的更新的DFE系数的方法,该均衡器包括FFE和DFE,并且该方法包括:更新信道脉冲响应估计值;更新FFE系数;以及基于所更新的信道脉冲响应估计值以及更新的FFE系数,产生更新的DFE系数。
第二方面提供了一种用在无线接收机中的均衡器,该均衡器包括FFE、DFE、以及被设置为产生用于FFE和DFE的更新系数和硬件逻辑单元的系数追踪模块,该系数追踪模块包括:CIR估计模块,被设置为存储和更新CIR的平均估计值;FFE系数更新模块,被设置为产生更新的FFE系数;以及硬件逻辑单元,被设置为基于更新的CIR估计值和更新的FFE系数产生更新的DFE系数。
第三方面提供一种包括本文描述的均衡器的数字电视接收机。
第四方面提供一种基本上参照附图中的图1、3和6的任一个来描述的均衡器。
第五方面提供一种基本上参照附图中的图2和4的任一个来描述的产生更新的均衡器系数的方法。
第六方面提供一种计算机可读存储介质,在所述计算机可读存储介质上具有编码的计算机可读程序代码,所述编码的计算机可读程序代码用于产生包括如本文所述的均衡器的处理器。
第七方面提供一种计算机可读存储介质,在所述计算机可读存储介质上具有编码的计算机可读程序代码,所述编码的计算机可读程序代码用于产生被配置为执行本文所述的方法的处理器。
本文所描述的方法可由配置有以存储在有形存储介质上的机器可读形式(例如,以包括用于配置计算机以执行所描述的方法的组成部分的计算机可读程序代码的计算机程序的形式,或者以包括当程序在计算机上执行时和计算机程序被存储在计算机可读存储介质上时适应于执行本文所描述的任一方法的所有步骤的计算机程序代码模块的计算机程序的形式)的软件的计算机来执行。暂态(或非暂态)存储介质的示例包括磁盘、指状驱动器、存储卡等,而不包括传输的信号。软件可适合在并行处理器或串行处理器上执行,使得可以以合适的顺序或同时执行这些方法步骤。
通过其上具有编码的计算机可读程序代码的非暂态计算机可读存储介质来产生本文所描述的硬件部件。
本发明承认固件和软件可以被分离使用并且是有价值的。意图包含软件以执行所希望的功能,该软件运行在“非智能(dumb)”或标准硬件上或控制“非智能”或标准硬件。还意图包含“描述”或定义硬件的配置的软件,例如HDL(硬件描述语言)软件,其被用于设计硅芯片,或用于配置通用可编程芯片,以执行希望的功能。
本领域技术人员可以明白,优选特征可视情况而被组合,并且可以与本发明的任一个方面进行组合。
附图说明
将以示例的方式参照以下附图来描述本发明的示例,其中:
图1示出了在示例性自适应均衡器中的反馈结构的示意图;
图2示出了例如图1所示的系数追踪模块的示例性操作方法的流程图;
图3示出了系数追踪模块的示例性实现方式的框图;
图4示出了系数追踪模块的另一示例性操作方法的流程图;
图5为示出去核操作的曲线图;
图6示出了系数追踪模块的更为详细的示例性实现方式的框图;
图7是计算初始均衡器系数的示例性方法的流程图;
图8示出了产生初始均衡器系数的示例性方法的两个框图。
在所有附图中使用相同的附图标记表示相似的特征。
具体实施方式
下面将仅以示例的方式来描述本发明的实施例。这些示例表示申请人当前已知的将本发明应用于实践的最好方式,然而它们并不是能够获得本发明的唯一方式。本说明书阐述了所述示例的功能以及用于构建和操作所述示例的步骤的顺序。然而,相同或等价的功能和顺序可以通过不同的示例来完成。
图1示出了可在诸如数字电视接收机中使用的示例性自适应均衡器的反馈结构的示意图。如上所述,可使用前向馈送均衡器(FFE)102和判决反馈均衡器(DFE)104的组合。这两种不同类型的均衡器具有不同特性,并且能够处理干扰的不同方面。为了使用FFE和DFE的组合,计算初始均衡器系数;然而,这些初始系数不可能立即提供完美的均衡器结果,并由此在均衡器操作期间由系数追踪模块110来更新系数106、108。系数追踪模块110进行的系数的这一更新还能够使得均衡器适应可能的信道变化。
如图1的扩展视图所示,FFE可使用所接收到的数据(如块112中所提取)的实部,并且这可与FFE系数(在频域中)相组合。DFE包括判决设备116,其例如可以是Trellis解码器,并随后DFE系数(在时域中)被馈送到FIR滤波器118。在一些示例中,判决设备116可包括Trellis解码器以及重调制器,该重调制器将正被反馈(至FIR118)的数据重新调制为符号。
如上所述,最小均方(LMS)算法通常用于更新FFE和DFE系数这两者。LMS算法在梯度向量的负方向上合并了进行权重矢量的连续校正的迭代处理,这最终导致最小的均方误差。如果在时域中执行FFE和DFE,由下式给出用于FFE和DFE系数的更新的LMS算法:
bi[k+1]=bi[k]-μeD[k]x[k-i] (1)
其中bi[k](i=0,1,...,NF)是FFE系数,ci[k](i=0,1,...,NB)是DFE系数,μ是步长,eD[k]是判决引导(DD)误差,x[k]是均衡器输入,以及是判决设备的输出。
根据公式(1)和(2)可以看出,误差(eD[k])要求用于并入LMS,并且该相同的误差被用来更新FFE系数和DFE系数这两者。这一过程可能是慢的,且不考虑FFE和DFE系数之间的互相关(即,对DFE的输入是来自FFE的输出,并因此FFE系数的变化将导致对DFE的输入的变化;然而使用等式(1)和(2)所示的方法能够基于相同的误差信号并行计算FFE和DFE系数)。
图2示出了系数追踪模块110的示例性操作方法的流程图,其使用LMS算法来计算更新的FFE系数(例如在频域中使用以上公式(1)或其等价体),并接着使用更新的FFE系数来计算更新的DFE系数。以这样的方式,FFE系数和DFE系数之间的互相关被合并,并且其提供一种方法,该方法允许DFE系数快速适应到信道变化和/或FFE变化,同时仅要求少量的计算工作。
系数追踪模块110更新存储的CIR估计值(块202),并采用LMS算法(例如参照公式(1)所描述的算法)来更新FFE系数(块204)。随后使用更新的CIR估计值和更新的FFE系数(在块206中)在频域中产生更新的DFE系数,如下:
fDFE=fCIR*fFFE (3)
其中
fDFE是频域中更新的DFE系数;
fCIR是更新的CIR估计值;以及
fFFE是频域中的更新的FFE系数(其也可被称为FFE系数的频域拷贝)。
在频域中(如在以上公式(3)中)的更新的DFE系数的计算因此对应于点到点乘法处理。这与时域中的卷积等价,但是实现起来大为简单。
虽然(在块206中)产生的DFE系数被描述为更新的DFE系数,然而可以看出更新的DFE系数并不基于先前的DFE系数(例如以上公式(2)的情形)来产生,而是基于更新的FFE系数(在频域中)以及更新的CIR估计值来产生。
图3示出了在图1中的系数追踪模块110的示例性实现方式的框图。图3中示出的系数追踪模块300接收作为输入的接收数据302、判决设备输出301(即,来自判决设备116)、以及均衡数据303。在一些示例中,接收的数据可能已经通过一些方式被处理过(例如使用快速傅里叶变换(FFT)从时域变换到频域中)。系数追踪模块300包括CIR估计模块304、FFE系数更新模块306、以及诸如乘法器308的其它基本逻辑元件。如图3中所示,CIR估计模块304产生更新的CIR估计值,并且其与由FFE系数更新模块306使用LMS算法而产生的更新的FFE系数相乘(采用乘法器308)。所使用的LMS算法可如以上公式(1)或者可选地给出,更新过程可根据系统中的均衡的频域实现方式进行修改,在该系统中使用LMS算法。在示例中,LMS算法可具有以下形式:
fFFE[k+1]=fFFE[k]-μ·fErr[k]·conj(fData[k]) (4)
其中:
fFFE[k]是在块k处的FFE系数的频域拷贝;
fErr[k]是在块k处的误差信号的频域拷贝;
fData[k]是在块k处对均衡器的输入数据或接收数据302的频域拷贝;以及
μ是步长。
更新的FFE系数310以及更新的DFE系数312由系数追踪模块300输出(例如分别至图1的FFE102和DFE104)。
图4示出了诸如图1和3中所示的系数追踪模块的另一示例性操作方法的流程图。在该示例中,如上述那样更新CIR估计值(块402),CIR估计值是累积平均值。该估计值(其在频域中)随后可以被去核(cored)(在块406中),以便执行去核操作,CIR估计值首先被转换到时域中(在块404中),并随后在可选的去核操作之后,接着被转换回频域中(在块408中)。图5中曲线式地示出去核操作,并且该去核操作具有减小小噪声的效果。如曲线图500所示,其示出了相对于输入值的输出值,低于阈值T的小值被设定为0,并且在该阈值以上的数值保持其值。如图5所示,该操作关于零点对称。第一阶段41(块402或块402-408)的输出为fCIR。
在第二阶段42中,例如使用以上公式(1)或(4),来更新FFE系数(块410)。
已在首先的两个阶段41、42中产生fCIR和fCIR,接着产生更新的DFE系数(块418)。采用以上公式(3)在频域中产生这些系数。
在频域中计算更新的DFE系数(在块418中)之后,在另一阶段43,这些系数被转换为时域DFE系数tDFE。这一阶段43包括:在频域中折叠(folding)更新的DFE系数(块422),其对应于提取实部,并接着将实部转换到时域(块424)。将意识到,为了本文描述的方法的目的,所有的数据被视为处于基带。在数据未位于基带的情况下,在实现本文描述的方法时,该数据可被回移到基带。
该方法随后可包括使时域DFE系数去核的可选操作(块426),其具有在DFE(例如图1中的DFE104)使用这些系数之前清除这些系数(即去除小噪声)的效果。
图6示出了系数追踪模块600的更为详细的示例性实现方式的框图(例如上文描述的图1和3所示的)。由虚线602(包括图4中块406所示的执行可选的去核操作的元件604)表示CIR估计模块,由虚线606表示FFE系数更新模块。在产生更新的DFE系数时使用系数追踪模块600内的剩余元件。将更新的FFE系数和更新的CIR估计值在乘法器610中组合,并在将所产生的更新的DFE系数(在时域中)输出到DFE(或者更具体地,输出到图1所示的DFE中的FIR)之前,对所组合的结果进行折叠(folded)(元件614,如在块422中)、在IFFT616中被转换到时域中,并被去核(元件618,如在块426中)。
虽然上文的描述指的是在频域中产生更新的DFE系数,然而在其它示例中,也可以替代地来使用时域。在这样的示例中,公式(3)将由公式(5)替代:
tDFE=tCIR*tFFE (5)
其中,
*表示卷积(并不是如公式(3)中的乘积);
tDFE是时域中的更新的DFE系数;
tCIR是时域中的更新的CIR估计值;以及
tFFE是时域中的更新的FFE系数。
另外,在一些示例中,可使用LMS更新的时域版本来产生更新的FFE系数。频域LMS更新与时域版本近似等价,然而,当在频域中操作时,按块处理数据,并且所有的均衡系数在每个独立数据块内保持不变。这具有以下效果,即在块期间,所有的均衡误差被累积以形成时域误差tErr[k]。
虽然以上描述指的是使用LMS算法而产生的更新的FFE系数,将意识到,任何合适的方法可用来产生更新的FFE系数,并且随后结合更新的CIR估计值一起使用这些更新的FFE系数,以产生更新的DFE系数。其它合适方法的示例包括使用递归最小平方(RLS)算法。
在上述方法的变形例中,LMS(或类似)算法可被用来计算更新的DFE系数(例如使用以上公式(2)),并随后更新的CIR估计值和更新的DFE系数可被用来计算更新的FFE系数(例如使用以上公式(3)或(5))。
可使用硬件逻辑单元来实现图1、3和6中示出的功能元件以及图2和4中示出的方法块,并可在示例中使用数字信号处理器来实现。
上述方法涉及更新的均衡器系数的产生。初始系数可通过任何方式来计算,并可在一些示例中通过解维纳霍夫方程来计算。然而,在其它示例中,可使用图7所示的方法来计算初始系数,该方法相比解维纳霍夫方程而言,显著地降低了对处理工作的要求。
图7中所示的计算初始均衡器系数的方法包括两个阶段70、71:首先,设计信道匹配滤波器(其也可称为匹配滤波器),并将其应用到初始信道估计值(其可通过使用传统方法来获得)。应用该信道匹配滤波器增强了主路径能量,并去除了载波相位偏移和采样时间偏移。其次,根据在第一阶段70中产生的匹配滤波信道估计值来计算FFE和DFE系数。如下文更详细描述的,设计匹配滤波器,并应用于复数域(其也可被称为分数间隔域),并且在应用该匹配滤波器之后,数据随后被转换到仅实域(其也被称为符号间隔域),其允许使用不太复杂的算法来导出FFE和DFE系数,而不丢失在初始信道估计值中的任何信息。
图8包括两个框图80、81,每个示出产生初始均衡器系数的示例性方法,并且能够参照图7的流程图来描述这些方法。在第一框图80中,初始均衡器系数在FFE/DFE初始化块000中产生,随后被馈送到FFE002和DFE804这两者中。如上文所述,在第一阶段70中,产生初始信道估计值或估计的信道脉冲响应(CIR)808(在块702中)。可使用任何方法(例如使用已知技术和导频序列)来产生该初始信道估计值。随后采用估计的CIR808(块704和806)产生匹配滤波器(MF),并在下文描述产生该匹配滤波器的方法。随后将该匹配滤波器(在块704和806中产生)应用到估计的CIR808(在块706中,例如使用乘法器810)以产生匹配滤波后的CIR。
在第二阶段71中,该匹配滤波后的CIR(MF-CIR)被划分为第一部分和第二部分(在块708和812中),并且MF-CIR的第一部分用于产生初始FFE系数(在块710中),其被馈送至FFE802中。MF-CIR的第一部分包括所有前回声,并可在一些实施例中附加地包括部分短的后回声。通过使用FF将MF-CIR的第一部分转换回频域、倒置该信号、并将倒置后的信号与输入的虚拟FFE系数(其可被设定为全1)相结合,来产生初始FFE系数(在块710中)。在一些情形下,可迭代该方法,以利用来自一次迭代的输出FFE系数来细化这些系数,一次迭代被用来代替下一阶段中的输入虚拟FFE系数。
随后使用这些初始FFE系数以及MF-CIR的第二部分(在块712中),以产生初始DFE系数,该初始DFE系数被馈送到DFE804中。初始DFE系数采用上文公式(3)在频域中产生(在块712中),但是在对于初始DFE系数进行计算的情况下,略微不同地定义变量如下:
fDFE是频域中的初始DFE系数;
fCIR是CIR估计值808;以及
fFFE是频域中的初始FFE系数(在块710中产生)。
逆FFT随后将fDFE转换到时域,并随后提取后回声分量。由于DFE系数处于时域中,通过去除发生在负和零时间的分量,并仅保持正的时间分量,可实现提取后回声分量。
在“CIR划分”块812内执行如上所述的初始FFE和DFE系数的计算。
如图8所示,FFE系数产生(在块710和812中)使用匹配滤波后的CIR(在块814中,从来自乘法器810的匹配滤波后的CIR输出中提取)的实部。虽然图8中示出对MF-CIR的实部的提取为单独的功能块,然而其也可被整合在CIR划分/FFE系数计算过程内。
可在时域或者频域中产生信道匹配滤波器(在块704和806中)。在时域中,可通过采用时间反转的信道脉冲响应的复共轭(即,时间反转的CIR估计值808的复共轭)来产生匹配滤波器。在频域中,可通过采用信道频率响应的复共轭来产生匹配滤波器(在块704和806中)。
信道匹配滤波器(在块704和806中产生)可引入落在均衡器范围之外的附加信道脉冲响应,即,它们将要求超过均衡器内可获得的(或要求的)的最大长度的抽头长度。因此,在一些示例中,在CIR808被用于产生信道匹配滤波器(在块704和806中)之前,窗口可被应用于估计的CIR808(在块703中)。可使用各种不同的窗口类型,例如具有恒定幅度的窗口、具有降低幅度的前沿部分(1eading part)的窗口,或者具有降低幅度的前沿部分和具有降低幅度的结尾部分(trailing part)的窗口。
图8中的第二框图81示出了一种可替代的实现方式,其中使用乘法器816在频域中将该匹配滤波器(在块704和806中产生)应用至输出FFE系数。通过以这种方式应用匹配滤波器,消除了对于在第一图80中的FFE802内的乘法器之一的需要。在第二图中,示出的乘法器816与CIR划分块812分离;然而,应当意识到,乘法器816可选地被实现在CIR划分块812中。
特别提到的“逻辑单元”指的是执行一个或多个功能的结构。逻辑单元的示例包括被布置来执行这些功能的电路。例如,这样的电路可包括晶体管和/或其它在制造过程中可得的硬件元件。这样的晶体管和/或其它元件可被用于形成电路或结构,以示例的方式,该电路或结构实现和/或包含存储器(例如寄存器、触发器、或锁相器)、逻辑运算器(例如布尔运算器)、数学运算符(例如加法器、乘法器或移相器)、以及互联器。这样的元件可提供为订制电路或标准元件库、宏或其它抽象等级。这样的元件可以按特定的布置互联。逻辑单元可包括具有固定功能的电路和能被编程以执行一个或多个功能的电路;这样的编程可从固件或软件更新或控制机制提供。指定执行一个功能的逻辑单元也可包括执行构成功能或子程序的逻辑单元。在示例中,硬件逻辑单元具有执行固定功能的一个或多个操作、状态机或处理的电路。
本文所描述的方法可用于数字地面电视信号的均衡中,例如在数字电视接收器中。然而,该方法也能被应用于其它使用组合的FFE和DFE(例如在图1中所示的)的应用,并且该方法不限于与数字电视信号一起使用。
如本领域技术人员将明白的,本文所给定的任意范围或装置的值可以被扩展或改变而不会损失所寻求的效果。
将理解的是,上述有益效果和优点可涉及一个实施例或多个示例。这些实施例不限于解决了所阐述的问题的任一个或全部的那些,或者具有所阐述的任意或全部有益效果或优点的那些。
任何提到“一个”的项目指的是一个或多个那样的项目。本文所使用的术语“包括”意指包括方法块或所指定的元件,但是这样的块或元件不包括排它列表,并且装置可包括附加的块或元件,以及方法可包含附加的操作或元素。
本文所描述的方法的步骤可以以任意合适的顺序来执行,或者在适当时同时执行。图中的方框之间的箭头表示方法步骤的一个示例性顺序,而不旨在排除其它顺序或多个步骤并行执行。此外,在不脱离本文所描述的主题的精神和范围的情况下,可从所述方法的任意一个中删除单个块。上述示例的任一个的方面可以在不损失所寻求的效果的情况下与所描述的其它示例的任一个的方面相组合,从而形成另一示例。在附图中的元件被示出通过箭头连接的地方,应当意识到这些箭头仅仅显示元件之间的通信(包括数据和控制消息)的一个示例性流程。元件之间的流程可以是单向的也可以是双向的。
应当理解的是,仅仅以示例的方式给出优选实施例的以上描述,并且本领域技术人员可进行多种修正。虽然上面描述的多种实施例具有一定程度的特定性,或参照一个或多个单个实施例,但是本领域技术人员在不脱离本发明的精神和范围的情况下,能够对所公开的实施例进行多种改变。
Claims (16)
1.一种产生在无线接收机的均衡器中使用的更新的DFE系数的方法,所述均衡器包括FFE和DFE,并且所述方法包括:
更新信道脉冲响应估计值(202);
更新FFE系数(204);以及
基于所更新的信道脉冲响应估计值和所更新的FFE系数,来产生更新的DFE系数(206)。
2.根据权利要求1所述的方法,其中基于判决引导误差信号来更新所述FFE系数。
3.根据权利要求1所述的方法,其中产生更新的DFE系数包括:
将频域中的所更新的信道脉冲响应估计值与频域中的所更新的FFE系数相乘,来产生更新的DFE系数。
4.根据权利要求3所述的方法,还包括:
在使用所更新的信道脉冲响应来产生所更新的DFE系数之前,从所更新的信道脉冲响应估计值中去除小噪声(404-408)。
5.根据权利要求4所述的方法,其中从所更新的信道脉冲响应估计值中去除小噪声包括:
将所更新的信道脉冲响应估计值转换到时域(404);
将所更新的信道脉冲响应估计值去核(406);以及
将去核的更新的信道脉冲响应估计值转换到频域(408)。
6.根据权利要求1所述的方法,还包括:
提取所更新的DFE系数的实部(422);以及
将所更新的DFE系数的所述实部转换到时域(424)。
7.根据权利要求6所述的方法,还包括:
将所述时域的更新的DFE系数去核(426)。
8.一种用在无线接收机中的均衡器,所述均衡器包括FFE(102)、DFE(104)、以及被设置为产生用于所述FFE和所述DFE的更新的系数的系数追踪模块(110),所述系数追踪模块(110)包括:
CIR估计模块(304、602),其被设置为存储并更新CIR的平均估计值;
FFE系数更新模块(306、606),其被设置为产生更新的FFE系数;以及
硬件逻辑单元(308、610-618),其被设置为基于所更新的CIR估计值和所更新的FFE系数来产生更新的DFE系数。
9.根据权利要求8所述的均衡器,其中所述FFE系数更新模块包括用于接收判决引导误差信号的输入,并且其中所述模块被设置为基于所接收的判决引导误差信号来更新所述FFE系数。
10.根据权利要求8所述的均衡器,其中被设置为产生更新的DFE系数的所述硬件逻辑单元包括:
乘法器(308、610),其被设置为将频域中的所更新的信道脉冲响应估计值与频域中的所更新的FFE系数相乘。
11.根据权利要求8所述的均衡器,其中所述CIR估计模块还包括:
去核元件(604),被设置为在将所更新的CIR估计值输出至被设置为产生更新的DFE系数的所述硬件逻辑单元之前,从所更新的CIR估计值中去除小噪声。
12.根据权利要求11所述的均衡器,其中所述去核元件(604)包括:
IFFT元件,其被设置为在去核之前将所更新的CIR估计值转换到时域;以及
FFT元件,其被设置为在去核之后将去核的更新的CIR估计值转换回频域。
13.根据权利要求10所述的均衡器,其中被设置为产生更新的DFE系数的所述硬件逻辑单元还包括:
频率折叠模块(614),其被设置为提取所更新的DFE系数的实部;以及
IFFT模块(616),被设置为将所更新的DFE系数的所述实部转换到时域。
14.根据权利要求13所述的均衡器,其中被设置为产生更新的DFE系数的所述硬件逻辑单元还包括:
去核模块(618),被设置为从所述IFFT模块接收所述时域更新的DFE系数,并将去核的更新的DFE系数输出至所述DFE。
15.一种计算机可读存储介质,在所述计算机可读存储介质上具有编码的计算机可读程序代码,所述编码的计算机可读程序代码用于产生包括根据权利要求8-14中的任一项所述的均衡器的处理器。
16.一种计算机可读存储介质,在所述计算机可读存储介质上具有编码的计算机可读程序代码,所述编码的计算机可读程序代码用于产生被配置为执行根据权利要求1-7中的任一项所述的方法的处理器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811242792.8A CN109302363A (zh) | 2013-03-27 | 2014-03-27 | 判决反馈均衡器系数的高效追踪 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1305593.4A GB2503073B (en) | 2013-03-27 | 2013-03-27 | Efficient tracking of decision-feedback equaliser coefficients |
GB1305593.4 | 2013-03-27 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811242792.8A Division CN109302363A (zh) | 2013-03-27 | 2014-03-27 | 判决反馈均衡器系数的高效追踪 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104079512A true CN104079512A (zh) | 2014-10-01 |
CN104079512B CN104079512B (zh) | 2018-11-13 |
Family
ID=48444857
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811242792.8A Pending CN109302363A (zh) | 2013-03-27 | 2014-03-27 | 判决反馈均衡器系数的高效追踪 |
CN201410198413.5A Active CN104079512B (zh) | 2013-03-27 | 2014-03-27 | 判决反馈均衡器系数的高效追踪 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811242792.8A Pending CN109302363A (zh) | 2013-03-27 | 2014-03-27 | 判决反馈均衡器系数的高效追踪 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9124456B2 (zh) |
CN (2) | CN109302363A (zh) |
DE (1) | DE102014004367B4 (zh) |
GB (1) | GB2503073B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106713194A (zh) * | 2015-11-12 | 2017-05-24 | 晨星半导体股份有限公司 | 决策回授均衡器及其控制方法 |
CN107733821A (zh) * | 2017-09-26 | 2018-02-23 | 北京集创北方科技股份有限公司 | 信道补偿方法和装置 |
CN114487211A (zh) * | 2022-03-16 | 2022-05-13 | 河北科技大学 | 秒级实时监控挥发性有机物的gc-fid监测方法及系统 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105099970B (zh) * | 2014-04-24 | 2018-08-14 | 富士通株式会社 | 自适应均衡器、自适应均衡方法以及接收机 |
US9455848B1 (en) * | 2015-08-18 | 2016-09-27 | Xilinx, Inc. | DFE-skewed CDR circuit |
JP7140681B2 (ja) * | 2016-02-03 | 2022-09-21 | トレリスウェア テクノロジーズ インコーポレイテッド | 異種リンクを用いた通信のための方法およびシステム |
TWI727866B (zh) * | 2020-07-24 | 2021-05-11 | 瑞昱半導體股份有限公司 | 決策回授等化器以及相關控制方法 |
CN116055258B (zh) * | 2022-12-20 | 2024-05-24 | 裕太微(上海)电子有限公司 | 一种基于迫零法的dfe初始系数的确定方法和确定装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030185295A1 (en) * | 2001-09-18 | 2003-10-02 | Yousef Nabil R. | Fast computation of coefficients for a variable delay decision feedback equalizer |
CN1669282A (zh) * | 2002-07-18 | 2005-09-14 | 高通股份有限公司 | 用于混合判决反馈均衡的方法和装置 |
CN1735082A (zh) * | 2004-02-05 | 2006-02-15 | 三星电子株式会社 | 判定-反馈均衡器以及更新滤波器系数的方法 |
US7773700B2 (en) * | 2004-07-29 | 2010-08-10 | Lg Electronics Inc. | Apparatus for channel equalization and method thereof |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581585A (en) * | 1994-10-21 | 1996-12-03 | Level One Communications, Inc. | Phase-locked loop timing recovery circuit |
US6782043B1 (en) * | 2000-01-18 | 2004-08-24 | Lsi Logic Corporation | Method and apparatus for estimating the length of a transmission line |
US7424053B2 (en) * | 2001-08-02 | 2008-09-09 | Agere Systems Inc. | Channel equalization in data receivers |
US7953193B2 (en) * | 2002-03-28 | 2011-05-31 | Broadcom Corporation | Sparse channel equalization |
TWI220611B (en) * | 2002-10-04 | 2004-08-21 | Realtek Semiconductor Corp | Channel estimation device of Ethernet network and method thereof |
US7548596B2 (en) * | 2003-10-01 | 2009-06-16 | Realtek Semiconductor Corp. | Ethernet channel estimation device and method |
US7443914B2 (en) * | 2004-10-27 | 2008-10-28 | Yehuda Azenkot | DFE to FFE equalization coefficient conversion process for DOCSIS 2.0 |
US8218615B2 (en) * | 2005-03-29 | 2012-07-10 | Qualcomm Incorporated | Method and apparatus for block-wise decision-feedback equalization for wireless communication |
US7649932B2 (en) * | 2005-11-30 | 2010-01-19 | Microtune (Texas), L.P. | Segmented equalizer |
US7764732B2 (en) * | 2006-05-08 | 2010-07-27 | Applied Micro Circuits Corporation | Adaptive error slicer and residual intersymbol interference estimator |
US20080063041A1 (en) * | 2006-09-08 | 2008-03-13 | Noam Galperin | Fast training equalization of a signal |
KR100747552B1 (ko) * | 2006-11-22 | 2007-08-08 | 한국전자통신연구원 | Fft를 이용한 결정 귀환 등화기의 초기 계수 획득 장치및 그 방법 |
GB0702629D0 (en) * | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | Clock generator |
GB0702574D0 (en) * | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | Loopback circuit |
US7756200B2 (en) * | 2007-03-22 | 2010-07-13 | Zoran Corporation | Combining least squares and least mean squares algorithms to determine equalizer tap values |
US8073046B2 (en) * | 2007-06-14 | 2011-12-06 | Zoran Corporation | Fast training equalization of a signal by using adaptive-iterative algorithm with main path phase correction |
US8711916B2 (en) * | 2007-07-27 | 2014-04-29 | Intel Corporation | Tap initialization of equalizer based on estimated channel impulse response |
US8102910B2 (en) * | 2008-09-29 | 2012-01-24 | Lsi Corporation | Re-adaption of equalizer parameter to center a sample point in a baud-rate clock and data recovery receiver |
EP2501089B1 (en) * | 2011-03-18 | 2016-12-14 | Imec | Frequency-domain adaptive feedback equalizer |
US8824599B1 (en) * | 2012-06-20 | 2014-09-02 | MagnaCom Ltd. | Pilot symbol-aided sequence estimation for highly-spectrally-efficient communications |
-
2013
- 2013-03-27 GB GB1305593.4A patent/GB2503073B/en active Active
-
2014
- 2014-02-11 US US14/178,180 patent/US9124456B2/en active Active
- 2014-03-26 DE DE102014004367.3A patent/DE102014004367B4/de active Active
- 2014-03-27 CN CN201811242792.8A patent/CN109302363A/zh active Pending
- 2014-03-27 CN CN201410198413.5A patent/CN104079512B/zh active Active
-
2015
- 2015-07-28 US US14/811,393 patent/US9473331B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030185295A1 (en) * | 2001-09-18 | 2003-10-02 | Yousef Nabil R. | Fast computation of coefficients for a variable delay decision feedback equalizer |
CN1669282A (zh) * | 2002-07-18 | 2005-09-14 | 高通股份有限公司 | 用于混合判决反馈均衡的方法和装置 |
CN1735082A (zh) * | 2004-02-05 | 2006-02-15 | 三星电子株式会社 | 判定-反馈均衡器以及更新滤波器系数的方法 |
US7773700B2 (en) * | 2004-07-29 | 2010-08-10 | Lg Electronics Inc. | Apparatus for channel equalization and method thereof |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106713194A (zh) * | 2015-11-12 | 2017-05-24 | 晨星半导体股份有限公司 | 决策回授均衡器及其控制方法 |
CN107733821A (zh) * | 2017-09-26 | 2018-02-23 | 北京集创北方科技股份有限公司 | 信道补偿方法和装置 |
CN114487211A (zh) * | 2022-03-16 | 2022-05-13 | 河北科技大学 | 秒级实时监控挥发性有机物的gc-fid监测方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN104079512B (zh) | 2018-11-13 |
GB2503073A (en) | 2013-12-18 |
US20140294059A1 (en) | 2014-10-02 |
US20150333939A1 (en) | 2015-11-19 |
GB2503073B (en) | 2014-04-23 |
DE102014004367B4 (de) | 2020-07-02 |
US9124456B2 (en) | 2015-09-01 |
DE102014004367A1 (de) | 2014-10-02 |
CN109302363A (zh) | 2019-02-01 |
US9473331B2 (en) | 2016-10-18 |
GB201305593D0 (en) | 2013-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104079512A (zh) | 判决反馈均衡器系数的高效追踪 | |
KR100447201B1 (ko) | 채널 등화 장치 및 이를 이용한 디지털 tv 수신기 | |
EP1430675A2 (en) | Fast computation of mimo decision feedback equalizer coefficients | |
JP2004503180A (ja) | 地上波デジタルtv受信のための周波数領域の等化器 | |
KR100653176B1 (ko) | 주파수 영역 등화 장치 및 그 방법 | |
WO2010042809A1 (en) | Adaptive known signal canceller | |
CN110830400B (zh) | 判决反馈均衡处理装置和方法 | |
WO2014196046A1 (ja) | 伝送路推定装置、受信装置、伝送路推定方法、伝送路推定プログラム及び記録媒体 | |
CN101567862B (zh) | 用于通信接收器中的均衡系统与执行均衡的方法 | |
US20020027953A1 (en) | Low-complexity blind equalizer | |
US9100230B2 (en) | Efficient calculation of initial equaliser coefficients | |
US7933323B2 (en) | Method and system for performing timing recovery in a digital communication system | |
JP2006246128A (ja) | フィルタリング方法および装置 | |
Ramkumar et al. | Robust automatic modulation classification and blind equalization: novel cognitive receivers | |
Lacruz et al. | Robust sparse channel estimation for OFDM system using an iterative algorithm based on complex median | |
US9197455B2 (en) | Two stage adaptive equalizer for a batch receiver | |
Reddy et al. | Implementation of Adaptive Filter Based on LMS Algorithm | |
Merched | A unified approach to reduced-redundancy transceivers: Superfast linear and block-iterative generalized decision feedback equalizers | |
KR20120070084A (ko) | 채널 추정치를 이용한 lms훈련을 기반으로 하는 결정 궤환 등화 장치 및 방법 | |
JP6583163B2 (ja) | 送信回路 | |
EP2953306B1 (en) | Method for cancelling intersymbol and intercarrier interference in ofdm | |
KR101500878B1 (ko) | 연판정 기반의 반복 등화기 및 그 제어방법 | |
Savitha et al. | Implementation of efficient LMS adaptive filter with low-adaptation delay | |
KR101137322B1 (ko) | 디지털 방송 수신기의 채널 등화 장치 | |
raj Tilak et al. | Two way LMS coding for adaptive channel estimation over fast frequency selective channel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |