WO2014196046A1 - 伝送路推定装置、受信装置、伝送路推定方法、伝送路推定プログラム及び記録媒体 - Google Patents

伝送路推定装置、受信装置、伝送路推定方法、伝送路推定プログラム及び記録媒体 Download PDF

Info

Publication number
WO2014196046A1
WO2014196046A1 PCT/JP2013/065649 JP2013065649W WO2014196046A1 WO 2014196046 A1 WO2014196046 A1 WO 2014196046A1 JP 2013065649 W JP2013065649 W JP 2013065649W WO 2014196046 A1 WO2014196046 A1 WO 2014196046A1
Authority
WO
WIPO (PCT)
Prior art keywords
transmission path
coefficient
sum
path estimation
signal
Prior art date
Application number
PCT/JP2013/065649
Other languages
English (en)
French (fr)
Inventor
阿部　義徳
Original Assignee
パイオニア株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パイオニア株式会社 filed Critical パイオニア株式会社
Priority to US14/893,941 priority Critical patent/US9544168B2/en
Priority to PCT/JP2013/065649 priority patent/WO2014196046A1/ja
Publication of WO2014196046A1 publication Critical patent/WO2014196046A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H04L25/0256—Channel estimation using minimum mean square error criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H04B7/0842—Weighted combining
    • H04B7/0848—Joint weighting
    • H04B7/0854—Joint weighting using error minimizing algorithms, e.g. minimum mean squared error [MMSE], "cross-correlation" or matrix inversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/022—Channel estimation of frequency response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0224—Channel estimation using sounding signals
    • H04L25/0228—Channel estimation using sounding signals with direct estimation from sounding signals
    • H04L25/023—Channel estimation using sounding signals with direct estimation from sounding signals with extension to other symbols
    • H04L25/0232—Channel estimation using sounding signals with direct estimation from sounding signals with extension to other symbols by interpolation between sounding signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver

Definitions

  • the present invention relates to a transmission path estimation apparatus, a receiving apparatus, a transmission path estimation method, a transmission path estimation program, and a recording medium on which the transmission path estimation program is recorded.
  • the ATSC standard is inferior in multipath resistance compared to a standard employing a multi-carrier modulation system represented by the Japanese ISDB-T (Integrated Services Digital Broadcasting standard).
  • the dynamic multipath tolerance required for mobile reception is very low. For this reason, since the start of commercial broadcasting in 1998, there has been no ATSC receiver having practical performance in a running car.
  • Patent Document 1 discloses a receiver configuration based on diversity reception and transmission path estimation.
  • the receiver configuration based on the transmission path estimation is replaced with the conventional receiver configuration based on the adaptive equalizer.
  • a receiver configuration using an adaptive equalizer has been widely used (see Non-Patent Document 1).
  • the tracking performance is further deteriorated.
  • the receiver configuration based on transmission path estimation has a transmission path impulse response (Channel Impulse Response: hereinafter referred to as CIR) or a transmission path frequency response (Channel Frequency Response: hereinafter referred to as CFR) for each diversity branch (hereinafter referred to as branch).
  • CIR Transmission path impulse response
  • CFR Transmission path frequency response
  • branch a transmission path frequency response
  • optimal diversity combining coefficient and equalization coefficient are calculated analytically based on these estimations, so that excellent tracking performance can be realized even in a high-speed fading transmission line.
  • Patent Document 1 does not mention a specific transmission path estimation method.
  • LMSFIR adaptive FIR filter
  • LMS Least Mean Square
  • N point FFT (Fast Fourier Transform) shall be given by the following formula.
  • N-point IFFT Inverse Fast Fourier ⁇ ⁇ Transform
  • FIGS. These block diagrams correspond to steady state processing. Generally, initial processing (acquisition) is performed prior to steady processing. In the initial processing, establishment of frame synchronization, calculation of initial coefficients of an adaptive filter described later, and the like are performed.
  • BPR branch processors
  • CMB synthesis unit
  • EQ equalization unit
  • IFFT IFFT unit
  • TRD trellis decoder
  • BED back end
  • Each front end extracts a component of a desired channel from a continuous time RF (Radio Frequency) signal input from a corresponding antenna, and converts it to a complex baseband signal (hereinafter referred to as “CBB signal”) which is a discrete time series. And output.
  • the front end generally performs processing such as RF filtering, frequency conversion to IF (Intermediate Frequency), IF filtering, A / D conversion, and sampling frequency conversion.
  • IF Intermediate Frequency
  • a / D conversion sampling frequency conversion.
  • the modulation frequency of the CBB signal is zero.
  • the sampling frequency of the CBB signal is assumed to be synchronized with the transmission symbol rate (about 10.76 MHz).
  • the VSB spectrum is arranged on the positive frequency side as shown in FIG. 3 on the CBB signal.
  • Each functional block in this example performs block unit processing (hereinafter referred to as segment processing) in synchronization with a segment defined in the ATSC standard.
  • segment processing block unit processing
  • an equalized signal having a segment length, that is, 832 symbols is output from the IFFT unit.
  • Each branch processor processes the input CBB signal, and for each segment process, the received signal spectrum (Received Signal Spectrum: hereinafter referred to as RSS), CFR estimation (hereinafter referred to as “estimated CFR”), and NPS estimation ( Thereafter, “estimated NPS”) is calculated.
  • RSS and estimated CFR are N-point complex vectors
  • estimated NPS is an N-point real vector.
  • N is the number of FFT points
  • 2048 is assumed in the first embodiment.
  • the synthesizing unit synthesizes the RSS output from each branch processor based on the estimated CFR and the estimated NPS.
  • the synthesis is performed for each frequency bin in accordance with the maximum ratio synthesis method.
  • the composite spectrum ⁇ Ds (c) ⁇ is calculated according to the following equation.
  • the equalization unit performs equalization according to the MMSE (Minimum-Mean-Square-Error) standard. First, the equalization unit calculates a synthesized frequency response ⁇ Qs (c) ⁇ according to the following equation.
  • the equalization unit calculates an equalization spectrum ⁇ V (c) ⁇ according to the following equation.
  • ⁇ 2 21 is the variance of the transmitted data symbols. Note that the segment index is omitted.
  • the IFFT unit extracts 832 points in the center portion excluding 608 points on the front side and 608 points on the rear side from 2048 points of the complex vector obtained by IFFT of the equalization spectrum. Then, an equalized signal obtained by subtracting the pilot component 1.25 from the real part of these extracted points is output to the trellis decoder.
  • the trellis decoder performs Viterbi decoding of the equalized signal output from the IFFT unit.
  • the obtained decoded bit sequence is supplied to the back end.
  • the trellis decoder supplies a determination value to the branch processor.
  • the sequence of determination values is calculated as a trellis encoder output sequence corresponding to the maximum likelihood survivor path.
  • the decision value gives an estimate of the transmitted symbol before pilot superposition and is one of eight integer values ⁇ 1, ⁇ 3, ⁇ 5, ⁇ 7 ⁇ .
  • symbols that are not trellis-coded are also input to the trellis decoder.
  • the first four symbols of each segment are DSS (data segment sync) defined by the ATSC standard, and it is known that the transmission value is ⁇ 5, -5, -5, 5 ⁇ .
  • the first segment of the ATSC field includes a plurality of reserved bits. These reserved bits are not trellis encoded and are only specified that their transmission value is 5 or -5.
  • the trellis decoder of this example does not perform Viterbi decoding when the input symbol corresponds to such an uncoded symbol.
  • a known transmission symbol value is used as the determination value.
  • the hard decision result by the binary slicer is used as the decision value.
  • the back end performs a series of decoding processing, specifically various deinterleaving, Reed-Solomon decoding, and derandomization processing, and outputs the resulting MPEG transport stream (MPEG-TS).
  • MPEG-TS is converted into video / audio by an appropriate decoding process.
  • Each of the branch processors includes a data distribution unit (DST) 11, an RSS calculation unit (FFT) 12, a CFR estimation unit (CFRE) 13, and an NPS estimation unit (NSPE) 14.
  • DST data distribution unit
  • FFT RSS calculation unit
  • CFRE CFR estimation unit
  • NPS estimation unit NPS estimation unit
  • the data distribution unit extracts a section signal from the CBB signal and supplies it to the RSS calculation unit and the CFR estimation unit for each segment process.
  • the CFR estimator is supplied with a segment signal of 832 points extracted so that there is no gap or overlap on the CBB signal for each segment processing. That is, if the CBB signal is ⁇ cbb (k) ⁇ , the section signal supplied to the CFR estimator in the sth segment processing is ⁇ cbb (k): + ko + 832s ⁇ k ⁇ ko + 832s + 831 ⁇ It is.
  • ko is determined by the initial process.
  • the RSS calculation unit is supplied with a section signal of 2048 (FFT points N) points obtained by adding 608 overlapping sections before and after the supply section to the CFR estimation unit.
  • the RSS calculation unit calculates RSS by performing FFT on the 2048-point section signals supplied from the data distribution unit for each segment process.
  • the CFR estimation unit estimates the CFR of each branch based on the CBB signal supplied from the data distribution unit and the determination value supplied from the trellis decoder, and supplies the CFR to the synthesis unit. Further, the residual signal obtained accompanying the estimation is supplied to the NPS estimation unit.
  • the configuration of the CFR estimation unit is shown in FIG.
  • the CFR estimation unit includes a CIR estimation unit (CIRE) 21 and a coefficient conversion unit (CTR) 22.
  • the CIR estimation unit is configured as a known adaptive FIR filter.
  • the adaptive filter includes a variable coefficient filter (VFL) 31 and a coefficient update unit (CUD) 32.
  • VFL variable coefficient filter
  • CCD coefficient update unit
  • An adaptive filter generally requires two input signals. One is a main input signal input to the variable coefficient filter, and the other is a reference input signal that provides a desired filter output.
  • the coefficient updating unit updates the filter coefficient so that the filter output signal approaches the desired filter output signal. More specifically, the coefficient updating unit updates the filter coefficient based on the actual filter output signal and the residual signal that is the difference between the reference input signals so that the power of the residual signal is reduced.
  • the adaptive FIR filter in this example is given a judgment value supplied from the trellis decoder as the main input signal. Also, a CBB signal supplied from the data distribution unit is given as a reference input signal. As described above, the adaptive FIR filter adaptively updates the coefficient vector of the FIR filter so that the FIR filter output approaches the reference input signal. As a result, the coefficient vector provides an estimate of the CIR.
  • the adaptive FIR filter processing in this example will be described in detail.
  • the tap length of the adaptive FIR filter is 512
  • Equation (12) represents tap vector shift processing.
  • Equation (13) calculates the filter output r (k) as the product-sum operation result of the coefficient vector and the tap vector.
  • the filter output r (k) calculated in this way is considered to be a replica of the received signal.
  • Equation (14) calculates a residual signal e (k) as a difference between the replica signal r (k) and the actually received CBB signal.
  • the coefficient vector is updated according to the LMS algorithm. This update minimizes the power of the residual signal. That is, the differential power between the actual received signal and its replica signal is minimized.
  • ⁇ is an update step.
  • the initial value of the coefficient vector is calculated by the initial processing.
  • the initial value can be calculated by various methods, for example, based on the correlation between the CBB signal and the PN511 series defined by the ATSC standard.
  • the coefficient conversion unit calculates an estimated CFR according to the following equation.
  • Equation (16) extends the coefficient vector to an N-point vector by zero padding.
  • Equation (17) calculates the frequency response ⁇ H ′ (c) ⁇ of the adaptive FIR filter by performing N-point FFT (no power standardization) on the expanded coefficient vector.
  • Equation (18) calculates the estimated CFR ⁇ H (c) ⁇ to be supplied to the combining unit by forcing the corresponding elements outside of the 6 MHz channel band out of ⁇ H ′ (c) ⁇ to zero. is doing. Note that the estimated CFR calculated here is used in the synthesis unit in the next segment processing.
  • the NPS estimation unit estimates the NPS based on the residual signal supplied from the adaptive FIR filter.
  • the NPS estimation unit includes a windowing unit (WIN) 41, a zero padding unit (ZPD) 42, a Fourier transform unit (FFT) 43, a norm calculation unit (NRM) 44, A power correction unit (CRR) 45 and an average unit (AVR) 46 are provided.
  • WIN windowing unit
  • ZPD zero padding unit
  • FFT Fourier transform unit
  • NRM norm calculation unit
  • CRR power correction unit
  • AVR average unit
  • a window function a raised cosine window, a Hamming window, a Blackman window, or the like can be used.
  • e ′ (k) is a signal after windowing
  • wind (k) is a raised cosine window function given by the following equation.
  • the zero padding part performs zero padding after the windowed signal and expands it to N (2048) points.
  • the Fourier transform unit performs N-point FFT on the output of the zero padding unit.
  • the norm part calculates a norm value for each of the N complex numbers calculated by FFT.
  • the power correction unit corrects the power reduced by zero padding by multiplying the norm value by (2048/832).
  • the averaging unit calculates the estimated NPS by averaging the corrected norm values.
  • Averaging is realized by, for example, a first-order IIR filter.
  • Z s (c) Z s-1 (c) + ⁇ (G s (c) -Z s-1 (c)) (21)
  • ⁇ is an IIR filter coefficient.
  • the configuration example of the ATSC receiver has been described above. By configuring the receiver in this way, mobile reception of ATSC signals, which has heretofore been impossible, becomes possible. However, this configuration has a problem that the calculation amount of the adaptive FIR filter becomes large as described below.
  • the adaptive FIR filter used for transmission path estimation usually has a small computation scale. This is because each element of the tap vector is an estimation of a transmission symbol. For example, when the pilot component is zero, each element of the tap vector is one of eight integer values ⁇ 1, ⁇ 3, ⁇ 5, ⁇ 7 ⁇ . These values can be expressed with as little bit accuracy as 4 bits (including the sign bit). Therefore, the 512 multiplications included in the product-sum operation of Equation (13) or the 512 multiplications included in the coefficient update operation of Equation (15) does not require a large amount of calculation.
  • each element of the tap vector is obtained by adding a DC offset 1.25 which is a pilot component to any of eight integer values ⁇ 1, ⁇ 3, ⁇ 5, ⁇ 7 ⁇ .
  • a DC offset 1.25 which is a pilot component
  • 6 bits including the sign bit
  • the calculation amount of the adaptive FIR filter becomes large.
  • An object of the present invention is to realize an adaptive FIR filter used for transmission path estimation of an ATSC receiver with a small calculation scale. More generally, an object of the present invention is to realize an adaptive FIR filter used in transmission path estimation with a small amount of calculation even when a DC offset is superimposed on a transmission symbol.
  • the invention according to claim 1 is a transmission path estimation apparatus to which a received signal of a digital modulated wave on which a predetermined direct current component is superimposed, a plurality of tap data having a predetermined number of taps, and the predetermined number of taps.
  • a sum-of-products operation means for performing a sum-of-products operation with a coefficient of; a tap sum calculation means for calculating a sum of tap data of the predetermined number of taps; a sum-of-product operation result, a sum of tap data, and a correction coefficient; Replica calculating means for calculating a replica signal on the basis of; a residual calculating means for calculating a residual signal as a difference between the replica signal and the received signal; based on tap data of the predetermined number of taps and the residual signal Coefficient updating means for updating the coefficient of the predetermined number of taps; and correction coefficient calculating means for calculating the correction coefficient based on the residual signal, wherein the tap data includes the predetermined tap data.
  • Previous data symbol DC component is superimposed, or its estimate, being a transmission path estimation apparatus according to claim.
  • the invention according to claim 13 is a receiving apparatus comprising the transmission path estimation apparatus according to any one of claims 1 to 12.
  • the invention according to claim 14 is a transmission path estimation method used in a transmission path estimation apparatus to which a digital modulated wave reception signal on which a predetermined DC component is superimposed is input, and has a plurality of predetermined taps.
  • a sum-of-products operation step of multiplying the tap data and a coefficient of the predetermined number of taps; a sum-of-tap calculating step of calculating the sum of tap data of the predetermined number of taps; the product-sum operation result; and the tap A replica calculating step of calculating a replica signal based on a sum of data and a correction coefficient; a residual calculating step of calculating a residual signal as a difference between the replica signal and the received signal; tap data of the predetermined tap; A coefficient updating step of updating the coefficient of the predetermined number of taps based on the residual signal; and a correction coefficient calculating step of calculating the correction coefficient based on the residual signal.
  • the tap data, data symbols prior to said predetermined DC component is superimposed, or its estimate, a channel
  • a computer included in a transmission path estimation device to which a digital modulated wave reception signal on which a predetermined DC component is superimposed is caused to execute the transmission path estimation method according to the fourteenth aspect.
  • This is a transmission path estimation program.
  • a transmission path estimation program which is readable by a computer included in a transmission path estimation apparatus to which a digital modulation wave reception signal on which a predetermined direct current component is superimposed is input.
  • the recording medium is characterized by being recorded.
  • FIG. 2 It is a block diagram which shows roughly the structure of the receiver for ATSC. It is a block diagram of the branch processor (BPR) of FIG. It is a figure for demonstrating a VSB spectrum.
  • 3 is a block diagram of a CFR estimation unit (CFRE) in FIG. 2. It is a block diagram which shows schematically the general structure of an adaptive FIR filter. It is a block diagram of the NPS estimation part (NPSE) of FIG. It is a figure which generalizes and shows the processing procedure by the conventional adaptive FIR filter. It is a figure which shows the structural example at the time of implement
  • NPSE NPS estimation part
  • FIG. 7 shows a generalized processing procedure of the adaptive FIR filter described using Expressions (12) to (15).
  • M is the number of taps
  • p is a DC offset.
  • Equation (1.1) represents the tap data shift process
  • Equation (1.2) represents the product-sum operation of the tap vector and the coefficient vector
  • Equation (1.3) represents the residual calculation
  • Equation (1.4) represents the coefficient update.
  • FIG. 8 shows a configuration example when the processing procedure of FIG. 7 is realized by hardware (logic circuit).
  • Equation (Equivalent deformation 2) The second term on the right side of equation (2.2) is obtained by multiplying p by the sum of the coefficients. A large amount of calculation is required to calculate the coefficient sum for each symbol. In order to reduce this, the sum of these coefficients is Sc, and this is calculated recursively. As a result, the processing procedure of FIG. 9 is equivalently modified to the processing procedure of FIG. Here, equation (3.5) represents the recursive calculation of Sc. Note that the initial value of Sc is calculated by equation (3.6). The initial value may be calculated only once at the beginning. Therefore, the increase in the calculation amount is slight.
  • Equation (6.4) represents the update of a q
  • equation (6.9) represents the update of b.
  • the initial value of b is zero, and the initial value of a q is c q .
  • FIG. 13 The processing procedure of FIG. 13 is arranged to obtain the processing procedure of FIG. 14 (hereinafter, the invention processing procedure).
  • the invention processing procedure is equivalent to the processing procedure shown in FIG. 7 (hereinafter, conventional processing procedure). That is, r (k) obtained by the inventive processing procedure is the same as r (k) obtained by the conventional processing procedure.
  • FIG. 15 shows a configuration example when the processing procedure of the invention is realized by hardware (logic circuit). Note that the processing procedure of FIG. 14 corresponds to claims 7 to 9.
  • Equation (7.0), Equation (7.1), Equation (7.3), and Equation (7.4) are the same processing as the adaptive FIR filter when there is no DC offset, and do not require a large amount of calculation.
  • M multiplications included in the product-sum operation of Equation (7.0) can be expressed with less bit accuracy with less tap data, and therefore requires less computation than Equation (1.2) or Equation (2.2).
  • M multiplications included in the coefficient update of equation (7.4) also require a smaller amount of computation than equation (1.4) or equation (2.4).
  • the coefficient c q is not directly calculated. Therefore, if c q is required, it must be calculated as the sum of a q and b. However, since this addition processing is not performed for each symbol, the amount of calculation is small. Specifically, this addition process may be performed only when the CIR needs to be estimated. For example, in the example of the above-described ATSC receiver, the addition process may be performed only once for each segment (832 symbols).
  • the invention processing procedure can be realized as a logic circuit by a dedicated LSI or FPGA.
  • it is possible to reduce the circuit scale of the multiplier corresponding to the multiplication included in the equations (7.0) and (7.4) by constructing the logic circuit according to the inventive processing procedure. It is also possible to reduce the bit width of the register that holds the tap data.
  • realization as a program for a DSP or a CPU can be considered.
  • the data type allocated to the tap data can be reduced to a data type with a small number of bits by constructing the program according to the invention processing procedure, thereby reducing memory usage, reducing resource consumption by executing the program, or executing the program. You can expect the effect of speed improvement.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

　複数である所定タップ数のタップデータｘjと、所定タップ数の係数ｃjとの積和演算を行うとともに、当該所定タップ数のタップデータの総和Ｓｘを算出する。引き続き、当該積和演算結果と、タップデータの総和Ｓｘと、補正係数ｂとに基づいてレプリカ信号ｒ（ｋ）を算出する。次に、レプリカ信号ｒ（ｋ）と受信信号ｙ（ｋ）との差分として残差信号ｅ（ｋ）を算出する。そして、所定タップ数のタップデータｘjと残差信号ｅ（ｋ）とに基づいて、所定タップ数の係数ｃjを更新するとともに、残差信号ｅ（ｋ）に基づいて補正係数ｂを算出する。ここで、タップデータは、直流成分が重畳される前のデータシンボル、あるいはその推定とする。この結果、直流成分が重畳されたデジタル変調波の受信信号の伝送路推定で用いられる適応ＦＩＲフィルタを、少ない演算規模で実現することができる。

Description

伝送路推定装置、受信装置、伝送路推定方法、伝送路推定プログラム及び記録媒体
　本発明は、伝送路推定装置、受信装置、伝送路推定方法及び伝送路推定プログラム、並びに、当該伝送路推定プログラムが記録された記録媒体に関する。
　近年、世界的に地上デジタル放送が普及している。こうした地上デジタル放送に関する規格は複数あるが、アメリカ合衆国、カナダ、メキシコ、韓国においては、ＡＴＳＣ（Advanced Television System Committee）規格が採用されている。このＡＴＳＣ規格は、変調方式として、シングルキャリア変調である８ＶＳＢ変調（8-ary Vestigial Sideband Modulation）を採用している。
　ＡＴＳＣ規格は、日本のＩＳＤＢ－Ｔ（Integrated Services Digital Broadcasting - Terrestrial）規格に代表されるマルチキャリア変調方式を採用した規格に比較して、マルチパス耐性に劣ることが指摘されてきた。特に、移動受信に要求される動的マルチパス耐性は非常に低い。このため、１９９８年の商用放送開始以来、走行中の車内において実用に足る性能を有するＡＴＳＣ受信機は存在してこなかった。
　しかしながら、近年のデジタル復調技術の進歩により、ＡＴＳＣ信号の移動受信の可能性が高まってきている。例えば特許文献１では、ダイバーシティ受信及び伝送路推定に基づく受信機構成が示されている。
　ダイバーシティ受信はマルチパス耐性の向上に有効であることが知られている。このダイバーシティ受信は、複数のアンテナで受信した信号を合成することで、受信性能を向上させるものである。
　また、伝送路推定に基づく受信機構成は、従来の適応等化器に基づく受信機構成に替わるものである。これまでの固定受信用のＡＴＳＣ受信機では、適応等化器を用いた受信機構成が広く用いられてきた（非特許文献１参照）。しかしながら、こうした従来的な適応等化技術では、移動受信において、しばしば遭遇する高速フェージング伝送路に追従することは困難である。特に、等化係数の最適化に加えて、ダイバーシティ合成係数の最適化も必要となるダイバーシティ受信機では、追従性能は更に劣化する。
　これに対し、伝送路推定に基づく受信機構成は、ダイバーシティブランチ（以降、ブランチ）ごとに伝送路インパルス応答（Channel Impulse Response：以降、ＣＩＲ）あるいは伝送路周波数応答（Channel Frequency Response：以降、ＣＦＲ）を推定し、これらの推定に基づいて、解析的に、最適なダイバーシティ合成係数及び等化係数を算出することで、高速フェージング伝送路においても優れた追従性能を実現できる。
米国特許第８，０４５，６１０号公報
DTV Signal Reception and Processing Considerations（ＡＴＳＣ文書番号　T3-600r4）
　しかしながら、特許文献１では、具体的な伝送路推定手法については言及されていない。
　ここで、伝送路推定に、ＬＭＳ(Least Mean Square)アルゴリズムに基づく適応ＦＩＲフィルタ（ＬＭＳＦＩＲ）を用いることを考える。
　以下、ＬＭＳＦＩＲを用いたＡＴＳＣ用ダイバーシティ受信機の構成例について説明する。
　なお、以降の記述で、以下の数学表記を使用する。
　　　π、pi  :  円周率        　　  　j       :  虚数単位
　　　real(x) :  複素数xの実部 　　  　imag(x) :  複素数xの虚部
　　　arg(x)  :  複素数xの偏角   　　　exp(x)  :  複素指数関数
　　　conj(x) :  複素数xの共役複素数
　　　a ← b  :  aをbで更新
　以降のデジタル系列、ベクターの表記において、以下のインデックスを断り無く使用する。ただし、誤解の恐れの無い範囲で、インデックス表記を適便省略するものとする。
　　　ｓ：　セグメントインデックス　
　　　ｂ：　ブランチインデックス　
　　　ｋ：　時間インデックス　
　　　ｃ：　周波数インデックス　
　　　ｑ：　タップインデックス　
　Ｎ点ＦＦＴ（Fast Fourier Transform）は次式で与えられるものとする。
Figure JPOXMLDOC01-appb-M000001
　また、Ｎ点ＩＦＦＴ（Inverse Fast Fourier Transform）は次式で与えられるものとする。
Figure JPOXMLDOC01-appb-M000002
　また、以降の記述では、次式で与えられる電力規格化無しのＦＦＴも引用する。
Figure JPOXMLDOC01-appb-M000003
 この場合には、前記の通常のＦＦＴと区別するために、電力規格化無しのＦＦＴと明示的に記述する。
　ＡＴＳＣ用の受信機１００のブロックダイアグラムを図１、図２に示す。これらのブロックダイアグラムは定常状態での処理に対応するものである。一般には、定常処理に先立って初期処理（アクイジション）が行われる。初期処理では、フレーム同期の確立や後述する適応フィルタの初期係数の算出などが行われる。
　まず、図１を参照して受信機の全体構成を説明する。受信機は、４つのアンテナ１＃ｂ（b=0,1,2,3。以降同様）と、夫々のアンテナに対応する４つのフロントエンド（ＦＥＤ）２＃ｂと、同様に夫々のアンテナに対応する４つのブランチプロセッサ（ＢＰＲ）３＃ｂと合成部（ＣＭＢ）４と、等化部（ＥＱ）５と、ＩＦＦＴ部（ＩＦＦＴ）６と、トレリスデコーダ（ＴＲＤ）８と、バックエンド（ＢＥＤ）９とを有している。なお、実施例１ではブランチ数として４を仮定しているが、これ以外のブランチ数においても同様の受信機構成が可能である。
　各フロントエンドは、対応するアンテナから入力される連続時間ＲＦ（Radio Frequency）信号から所望チャネルの成分を抽出し、これを離散時間系列である複素基底域信号（以降、「ＣＢＢ信号」）に変換して出力する。フロントエンドは、ＲＦフィルタリング、ＩＦ（Intermediate Frequency）への周波数変換、ＩＦフィルタリング、Ａ／Ｄ変換、サンプリング周波数変換などの処理を行うのが一般的である。ここでＣＢＢ信号の変調周波数は零であるとする。またＣＢＢ信号の標本化周波数は、送出シンボルレート（約１０．７６ＭＨｚ）に同期しているものとする。
　また、ＶＳＢスペクトラムは、ＣＢＢ信号上で、図３に示されるように、正周波数側に配置されていることを仮定する。
　本例の各機能ブロックは、ＡＴＳＣ規格で規定されるセグメントに同期してブロック単位の処理（以降、セグメント処理）を行う。一回のセグメント処理により、ＩＦＦＴ部からは、セグメント長の、すなわち８３２シンボルの等化信号が出力される。
　各ブランチプロセッサは入力されるＣＢＢ信号に対して処理を行い、セグメント処理毎に、受信信号スペクトラム（Received Signal Spectrum：以降、ＲＳＳ）、ＣＦＲの推定（以降、「推定ＣＦＲ」）及びＮＰＳの推定（以降、「推定ＮＰＳ」）を算出する。ＲＳＳ及び推定ＣＦＲはＮ点複素ベクトルであり、推定ＮＰＳはＮ点実数ベクトルである。ここで、ＮはＦＦＴ点数であり、実施例１では２０４８を仮定する。ｓ回目（ｓ＝0,1,2,…）のセグメント処理でｂ番目のブランチプロセッサ（図１の３＃ｂ）が算出する各ベクトルを次のように表記する。なおブランチプロセッサの詳細については後述する。
　　ＲＳＳ　　：｛Ｙb,s(c): c = 0,1,…,N-1｝　　(4)
　　推定ＣＦＲ：｛Ｈb,s(c): c = 0,1,…,N-1｝　　(5)
　　推定ＮＰＳ：｛Ｚb,s(c): c = 0,1,…,N-1｝　　(6)
　合成部は、推定ＣＦＲと推定ＮＰＳとに基づいて、各ブランチプロセッサから出力されるＲＳＳを合成する。合成は、最大比合成法に則って、周波数ビン毎に行われる。具体的には、次式に従って、合成スペクトラム{Ｄs(c)}が算出される。
Figure JPOXMLDOC01-appb-M000004
 　なお、推定ＣＦＲと推定ＮＰＳとについては、前回のセグメント処理、すなわち（ｓ－１）回目のセグメント処理で算出されたものが用いられていることに注意されたい。また、初回のセグメント処理（ｓ＝０）で合成に用いられる推定ＣＦＲと推定ＮＰＳとは、初期処理によって、予め算出されているものとする。
　等化部は、ＭＭＳＥ（Minimum Mean Square Error）規範に則って、等化を行う。等化部は、まず、次式に従って、合成後の周波数応答{Ｑs(c)}を算出する。
Figure JPOXMLDOC01-appb-M000005
　引き続き、等化部は次式に従って、等化スペクトラム{Ｖ(c)}を算出する。ここで、σ2＝21 は送出データシンボルの分散である。なお、セグメントインデックスについては、表記を省略した。
Figure JPOXMLDOC01-appb-M000006
Figure JPOXMLDOC01-appb-M000007
Figure JPOXMLDOC01-appb-M000008
　ＩＦＦＴ部は、まず、等化スペクトラムをＩＦＦＴして得られる２０４８点の複素ベクトルのうち、その前側の６０８点、後側の６０８点を除いた中央部の８３２点を抽出する。そして、これらの抽出点の実部からパイロット成分１．２５を減算して得られる等化信号をトレリスデコーダに出力する。
　トレリスデコーダは、ＩＦＦＴ部から出力される等化信号をビタビ復号する。得られた復号ビット系列はバックエンドに供給される。また、トレリスデコーダは、ブランチプロセッサに対して判定値を供給する。判定値の系列は、最尤生き残りパスに対応するトレリス符号器出力系列として算出される。判定値はパイロット重畳前の送出シンボルの推定を与えるものであり、８つの整数値｛±１、±３、±５、±７｝のいずれかである。
　なお、トレリスデコーダにはトレリス符号化されていないシンボル（非符号化シンボル）も入力される。例えば、各セグメントの最初の４シンボルはＡＴＳＣ規格で規定されるＤＳＳ（データセグメントシンク）であり、その送出値が｛５、－５、－５、５｝であることは既知である。また、ＡＴＳＣフィールドの最初のセグメントは複数のリザーブビットを含んでいる。これらのリザーブビットはトレリス符号化されておらず、その送出値が５か－５であることのみが規定されている。本例のトレリスデコーダは、入力シンボルがこうした非符号化シンボルに対応する場合には、ビタビ復号は行わない。入力シンボルが既知シンボルに対応する場合には、判定値としては既知の送出シンボル値が用いられる。また、入力シンボルがリザーブビットに対応する場合には、２値スライサによる硬判定結果が判定値として用いられる。
　バックエンドは一連のデコード処理、具体的には、各種のデインターリーブ、リードソロモン復号、デランダマイズ処理を行い、この結果得られたＭＰＥＧトランスポートストリーム（ＭＰＥＧ－ＴＳ）を出力する。ＭＰＥＧ－ＴＳは適切な復号処理により映像／音声に変換される。
　ブランチプロセッサについて説明する。ブランチプロセッサ内部のブロックダイアグラムは図２に示されている。ブランチプロセッサのそれぞれは、データ配信部（ＤＳＴ）１１とＲＳＳ算出部（ＦＦＴ）１２とＣＦＲ推定部（ＣＦＲＥ）１３とＮＰＳ推定部（ＮＳＰＥ）１４とを備えている。
　データ配信部は、セグメント処理毎に、ＣＢＢ信号から区間信号を抽出して、ＲＳＳ算出部とＣＦＲ推定部に供給する。ＣＦＲ推定部には、ＣＢＢ信号上で隙間あるいはオーバーラップが無いように抽出された８３２点の区間信号が、セグメント処理毎に供給される。すなわち、ＣＢＢ信号を｛cbb(k)｝とするならば、ｓ回目のセグメント処理でＣＦＲ推定部に供給される区間信号は{cbb(k): ko+832s≦k＜ko+832s+831 }である。ここで、koは初期処理によって決定される。一方、ＲＳＳ算出部には、ＣＦＲ推定部への供給区間の前後に６０８点ずつのオーバーラップ区間を加えた２０４８（ＦＦＴ点数Ｎ）点の区間信号が供給される。
　ＲＳＳ算出部は、データ配信部からセグメント処理毎に供給される２０４８点の区間信号をＦＦＴすることで、ＲＳＳを算出する。
　ＣＦＲ推定部は、データ配信部から供給されるＣＢＢ信号と、トレリスデコーダから供給される判定値とに基づいて、各ブランチのＣＦＲを推定して合成部に供給する。また、推定に付随して得られる残差信号をＮＰＳ推定部に供給する。
　ＣＦＲ推定部の構成を図４に示す。ＣＦＲ推定部は、ＣＩＲ推定部（ＣＩＲＥ）２１と、係数変換部（ＣＴＲ）２２とで構成される。
　ＣＩＲ推定部は、公知の適応ＦＩＲフィルタとして構成される。ここで、公知の適応フィルタ、及び、これを用いたＣＩＲ推定について説明する。図５に適応フィルタの一般的な構成を示す。図示されるように、適応フィルタは、可変係数フィルタ（ＶＦＬ）３１と係数更新部（ＣＵＤ）３２とを含んでいる。適応フィルタは、一般に、２つの入力信号を必要とする。一つは可変係数フィルタに入力される主入力信号であり、他方は所望のフィルタ出力を与えるリファレンス入力信号である。係数更新部は、フィルタ出力信号が所望のフィルタ出力信号に近づくように、フィルタ係数を更新する。より詳細には、係数更新部は、実際のフィルタ出力信号と、リファレンス入力信号の差分である残差信号とに基づいて、この残差信号の電力が小さくなるように、フィルタ係数を更新する。
　本例における適応ＦＩＲフィルタには、主入力信号として、トレリスデコーダから供給される判定値が与えられる。またリファレンス入力信号として、データ配信部から供給されるＣＢＢ信号が与えられる。前述のとおり、適応ＦＩＲフィルタは、ＦＩＲフィルタ出力がリファレンス入力信号に近づくようにＦＩＲフィルタの係数ベクトルを適応的に更新する。この結果、係数ベクトルがＣＩＲの推定を与えることとなる。
　以下、本例における適応ＦＩＲフィルタの処理について詳細に説明する。あるセグメント処理において、データ配信部から供給されるＣＢＢ信号を｛ｙ(k)：k = 0,1,…831｝、トレリスデコーダから供給される判定値の系列を｛ｄ(k) ：k = 0,1,…831｝とする。また、適応ＦＩＲフィルタのタップ長を５１２とし、係数ベクトルを｛ｃ(q):q=0,1,…,511｝、タップベクトルを｛ｘ(q):q=0,1,…,511｝とする。このとき、適応ＦＩＲフィルタのシンボル毎の処理は以下の数式で与えられる。
　　{x(0),x(1),…,x(511)} ← {d(k)+1.25,x(0),…,x(510)}        (12)
　　r(k) = c(0)x(0) + c(1)x(1) + … + c(511)x(511)    (13)
　　e(k) = r(k) - y(k)    　　　　(14)
　　c(q) ←　c(q) - μe(k)x(q)   for q=0,1,…,511      (15)
　式(12)はタップベクトルのシフト処理を表している。式(13)は、係数ベクトルとタップベクトルとの積和演算結果としてフィルタ出力ｒ(k)を算出している。こうして算出されるフィルタ出力ｒ(k)は、受信信号のレプリカであると考えられる。式(14)は、このレプリカ信号ｒ(k)と実際に受信したＣＢＢ信号との差分として、残差信号ｅ(k)を算出している。式(15)では、ＬＭＳアルゴリズムに従って、係数ベクトルが更新されている。この更新により、残差信号の電力が最小化される。すなわち、実際の受信信号と、そのレプリカ信号との差分電力が最小化される。なおμは更新ステップである。本例の適応ＦＩＲフィルタは、セグメント処理毎に上記の処理を８３２回、すなわちk=0,1,…,831について行う。得られた残差信号｛ｅ(k):k=0,1,…,831｝はＮＰＳ推定部に供給される。
　なお、係数ベクトルの初期値は、初期処理によって算出されるものとする。初期値の算出方法としては様々な方法で、例えばＣＢＢ信号とＡＴＳＣ規格で規定されるＰＮ５１１系列との相関に基づいて算出可能である。
　係数変換部は、適応ＦＩＲフィルタが上記のセグメント処理を終えた時点での係数ベクトル｛ｃ(q):q=0,1,…,511｝に基づいて、推定ＣＦＲを算出する。
　具体的には、係数変換部は次式に従って、推定ＣＦＲを算出する。
　　{c’(q): c=0,1,…,2047} = {c(0),c(1),…,c(511),0,0,0,…}   (16)
　　{Ｈ’(c):c=0,1,…,2047} = ＦＦＴ({c’(q)})                 (17)
　　if(1024+59≦c≦2048-59): Ｈ(c)=0, else: Ｈ(c)= Ｈ’(c)     (18)
　式(16)は、零パッディングにより、係数ベクトルをＮ点ベクトルに拡張している。式(17)は拡張された係数ベクトルをＮ点ＦＦＴ（電力規格化無し）することで適応ＦＩＲフィルタの周波数応答{Ｈ’(c)}を算出している。式(18)は{Ｈ’(c)}のうち、６ＭＨｚのチャネル帯域の外に対応する要素を強制的に零にすることで、合成部に供給する推定ＣＦＲ {Ｈ(c)}を算出している。なお、ここで算出された推定ＣＦＲが合成部で使用されるのは、次回のセグメント処理においてであることに注意されたい。
　ＮＰＳ推定部は、適応ＦＩＲフィルタから供給される残差信号に基づいてＮＰＳを推定する。
　ＮＰＳ推定部は、図６に示されるように、窓掛け部（ＷＩＮ）４１と、零パッディング部（ＺＰＤ）４２と、フーリエ変換部（ＦＦＴ）４３と、ノルム算出部（ＮＲＭ）４４と、電力補正部（ＣＲＲ）４５と、平均部（ＡＶＲ）４６とを備えている。
　窓掛け部は、セグメント処理毎に適応ＦＩＲフィルタから供給される８３２シンボルの残差信号｛ｅ(k):k=0,1,…,831｝に対して、窓掛けを行う。窓関数としては、レイズドコサイン窓、ハミング窓、ブラックマン窓等を使用可能である。例えば、レイズドコサイン窓を用いた場合には、窓掛けは次式に従って行われる。
　　e’(k) = wind(k)・e(k)  for k = 0,1,…,831　　(19)
　ここでe’(k)が窓掛け後の信号であり、wind(k)は次式で与えられるレイズドコサイン窓関数である。
Figure JPOXMLDOC01-appb-M000009
　零パッディング部は、窓掛け後の信号の後ろに零パッディングを行ってＮ（２０４８）点に拡張する。
　フーリエ変換部は、零パッディング部の出力をＮ点ＦＦＴする。
　ノルム部は、ＦＦＴによって算出されたＮ点の複素数の夫々について、ノルム値を算出する。
　電力補正部は、ノルム値に (2048/832)を乗算することで、零パッディングによって減少した電力を補正する。
　平均部は、補正されたノルム値を平均化することで、推定ＮＰＳを算出する。平均化は、例えば、一次ＩＩＲフィルタによって実現される。この場合、電力補正後のノルム値を｛Ｇs(c)：c = 0,1,…,N-1｝として、推定ＮＰＳ｛Ｚs(c)：c = 0,1,…,N-1｝は次式で算出される。
　　Ｚs(c)=Ｚs-1(c) + γ(Ｇs(c) - Ｚs-1(c))　　　(21)
　ここで、γはＩＩＲフィルタ係数である。なお、ここで算出された推定ＮＰＳが合成部で使用されるのは、次回のセグメント処理においてであることに注意されたい。
　以上、ＡＴＳＣ受信機の構成例について説明した。このように受信機を構成することで、従来、不可能とされていたＡＴＳＣ信号の移動受信が可能となる。しかしながら、この構成では、次に述べるように、適応ＦＩＲフィルタの演算量が大きくなる問題がある。
　一般に、伝送路推定に用いられる適応ＦＩＲフィルタの演算規模は小さいのが普通である。これは、タップベクトルの各要素が送信シンボルの推定であることに起因する。例えば、パイロット成分が零である場合には、タップベクトルの各要素は８つの整数値｛±１、±３、±５、±７｝のいずれかである。これらの値は４ビット（符号ビットを含む）という少ないビット精度で表現可能である。したがって、式(13)の積和演算に含まれる５１２回の乗算、あるいは式(15)の係数更新演算に含まれる５１２回の乗算は、大きな演算量を必要としない。
　しかしながら、実際には、タップベクトルの各要素は８つの整数値｛±１、±３、±５、±７｝のいずれかにパイロット成分であるＤＣオフセット１．２５を加算したものである。これらの値を表現するには６ビット（符号ビットを含む）が必要となる。この結果、適応ＦＩＲフィルタの演算量は大きなものとなってしまう。
　本発明は、ＡＴＳＣ受信機の伝送路推定で用いられる適応ＦＩＲフィルタを少ない演算規模で実現することを目的とする。より一般的には、伝送路推定で用いられる適応ＦＩＲフィルタを、送信シンボルにＤＣオフセットが重畳されている場合であっても、少ない演算量で実現することを目的とする。
　請求項１に記載の発明は、所定の直流成分が重畳されたデジタル変調波の受信信号が入力される伝送路推定装置であって、複数である所定タップ数のタップデータと、前記所定タップ数の係数との積和演算を行う積和演算手段と；前記所定タップ数のタップデータの総和を算出するタップ総和算出手段と；前記積和演算結果と、前記タップデータの総和と、補正係数とに基づいてレプリカ信号を算出するレプリカ算出手段と；前記レプリカ信号と前記受信信号の差分として残差信号を算出する残差算出手段と；前記所定タップ数のタップデータと前記残差信号とに基づいて、前記所定タップ数の係数を更新する係数更新手段と；前記残差信号に基づいて前記補正係数を算出する補正係数算出手段と；を備え、前記タップデータは、前記所定の直流成分が重畳される前のデータシンボル、あるいはその推定である、ことを特徴とする伝送路推定装置である。
　請求項１３に記載の発明は、請求項１～１２のいずれか一項に記載の伝送路推定装置を備える、ことを特徴とする受信装置である。
　請求項１４に記載の発明は、所定の直流成分が重畳されたデジタル変調波の受信信号が入力される伝送路推定装置において使用される伝送路推定方法であって、複数である所定タップ数のタップデータと、前記所定タップ数の係数との積和演算を行う積和演算工程と；前記所定タップ数のタップデータの総和を算出するタップ総和算出工程と；前記積和演算結果と、前記タップデータの総和と、補正係数とに基づいてレプリカ信号を算出するレプリカ算出工程と；前記レプリカ信号と前記受信信号の差分として残差信号を算出する残差算出工程と；前記所定タップのタップデータと前記残差信号とに基づいて、前記所定タップ数の係数を更新する係数更新工程と；前記残差信号に基づいて前記補正係数を算出する補正係数算出工程と；を備え、前記タップデータは、前記所定の直流成分が重畳される前のデータシンボル、あるいはその推定である、ことを特徴とする伝送路推定方法である。
　請求項１５に記載の発明は、所定の直流成分が重畳されたデジタル変調波の受信信号が入力される伝送路推定装置が有するコンピュータに、請求項１４に記載の伝送路推定方法を実行させる、ことを特徴とする伝送路推定プログラムである。
　請求項１６に記載の発明は、所定の直流成分が重畳されたデジタル変調波の受信信号が入力される伝送路推定装置が有するコンピュータにより読み取り可能に、請求項１５に記載の伝送路推定プログラムが記録されている、ことを特徴とする記録媒体である。
ＡＴＳＣ用の受信機の構成を概略的に示すブロック図である。 図１のブランチプロセッサ（ＢＰＲ）のブロックダイアグラムである。 ＶＳＢスペクトラムを説明するための図である。 図２のＣＦＲ推定部（ＣＦＲＥ）のブロックダイアグラムである。 適応ＦＩＲフィルタの一般的な構成を概略的に示すブロック図である。 図２のＮＰＳ推定部（ＮＰＳＥ）のブロックダイアグラムである。 従来の適応ＦＩＲフィルタによる処理手順を一般化して示す図である。 図７の処理手順を、ハードウェアで実現した場合の構成例を示す図である。 図７の処理手順を等価変形した処理手順を示す図である。 図９の処理手順を等価変形した処理手順を示す図である。 図１０の処理手順を等価変形した処理手順を示す図である。 図１１の処理手順を等価変形した処理手順を示す図である。 図１２の処理手順を等価変形した処理手順を示す図である。 図１３の処理手順を整理した処理手順を示す図である。 図１４の処理手順を、ハードウェアで実現した場合の構成例を示す図である。 図１４の処理手順の近似処理手順を示す図である。 図１６の処理手順を等価変形した処理手順を示す図である。 図１７の処理手順を等価変形した処理手順を示す図である。 図１８の処理手順を等価変形した処理手順を示す図である。
　式(12)から式(15)を用いて説明した適応ＦＩＲフィルタの処理手順を一般化したものを図７に示す。ここで、M はタップ数であり、 p はＤＣオフセットである。式(1.1)がタップデータのシフト処理を、式(1.2)がタップベクトルと係数ベクトルの積和演算を、式(1.3)が残差の算出を、式(1.4)が係数更新を表している。なお、式の実行は、上から下、左から右の順で実行されるものとする。参考までに、図７の処理手順をハードウェア（論理回路）で実現した場合の構成例を図８に示す。
　以下、図７の処理手順を等価的に変形することにより、演算量の削減を図る。
（等価変形１）
　タップデータをＤＣオフセットを加算する前の送出シンボルの推定とすることで、図７の処理手順は、図９の処理手順に等価変形できる。すなわち、式(1.1)で d(k) に加算されていた p を消去し、代わりに式(2.2)の積和演算および式(2.4)の係数更新において p の加算を行う。
（等価変形２）
　式(2.2)の右辺第二項は、p に係数の総和を乗じたものとなっている。この係数総和をシンボル毎に計算するのは大きな演算量を要する。これを削減するために、この係数の総和を Sc とし、これを再帰的に算出する。この結果、図９の処理手順は図１０の処理手順に等価変形される。ここで、式(3.5)が Sc の再帰的算出を表している。なお、Sc の初期値は式(3.6)で算出される。この初期値の算出は、最初に一回だけ行えば良い。従って、演算量の増加は軽微である。
（等価変形３）
　タップデータの総和を Sx とすれば、図１０の処理手順は図１１の処理手順に等価変形される。
（等価変形４）
　式(4.7)に従って、Sx をシンボル毎に計算するのは大きな演算量を要する。これを削減するために、Sx を再帰的に算出する。この結果、図１１の処理手順は図１２の処理手順に等価変形される。ここで、式(5.7)が Sx の再帰的算出を表している。なお、Sx の初期値は式(5.8)で算出される。
（等価変形５）
　式(5.4)の右辺第二項に着目して、係数を２つの成分、すなわちタップデータに応じて更新される成分 aq と、ＤＣオフセットに応じて更新される成分 b にわける。この結果、図１２の処理手順は図１３の処理手順に等価変形される。ここで、式(6.4)が aq の更新を、式(6.9)が b の更新を表している。また、b の初期値は零であり、aq の初期値はcq とする。
（等価変形６）
　図１３の処理手順を整理して、図１４の処理手順（以降、発明処理手順）を得る。発明処理手順は、図７に示した処理手順（以降、従来処理手順）と等価である。すなわち、発明処理手順で得られる r(k) は、従来処理手順で得られる r(k) と同一である。参考までに、発明処理手順をハードウェア（論理回路）で実現した場合の構成例を図１５に示す。なお、図１４の処理手順は、請求項７～９に対応するものである。
　発明処理手順において、式(7.0)、式(7.1)、式(7.3)、式(7.4)はＤＣオフセットがない場合の適応ＦＩＲフィルタと同様の処理であり、大きな演算量を必要としない。すなわち、式(7.0)の積和演算に含まれる M 回の乗算は、タップデータが少ないビット精度で表現できるため、式(1.2)あるいは式(2.2)に比較して、少ない演算量しか要しない。同様に、式(7.4)の係数更新に含まれる M 回の乗算も、式(1.4)あるいは式(2.4)に比較して、少ない演算量しか要しない。
　一方、発明処理手順では、従来処理手順に比較して、式(7.7)、式(7.2)、式(7.9)、式(7.5)の処理が追加されている。しかしながら、これらの処理はタップ数 M に比例して増加するものではないため、演算量の増加は軽微である。
　なお、発明処理手順では、係数 cq は直接的に算出されない。したがって、cq が必要な場合には、これを aq と b の和として算出する必要がある。しかしながら、この加算処理はシンボル毎に行うものではないため、演算量は少ない。具体的には、この加算処理は、ＣＩＲの推定が必要となる時点でのみ、行えば良い。例えば、前述のＡＴＳＣ用受信機の例では、当該加算処理は、セグメント（８３２シンボル）毎に一回だけ行えば良い。
　発明処理手順の実現形態は多岐に渡る。一例としては、専用ＬＳＩやＦＰＧＡにより、論理回路として実現することが考えられる。この場合には、発明処理手順に従って論理回路を構築することにより、式(7.0)、式(7.4)に含まれる乗算に対応する乗算器の回路規模の削減が見込める。また、タップデータを保持するレジスタのビット幅の削減も見込める。
　他の実現形態の例としては、ＤＳＰあるいはＣＰＵに対するプログラムとしての実現が考えられる。この場合には、発明処理手順に従ってプログラムを構築することにより、タップデータに割り当てるデータ型を少ないビット数のデータ型にできるため、メモリ使用量の削減、プログラム実行によるリソース消費の低減、あるいはプログラム実行の速度向上などの効果が期待できる。
（変形例１）
　図１４の処理手順に若干の近似を行うことにより、更に演算量を削減することが可能である。具体的には、式(7.5)の右辺の第二項に含まれる Sx を零に近似する。Sx の絶対値が pM に比較して充分に小さい場合には、この近似の影響は小さい。この近似により、図１４の処理手順は図１６の処理手順で代替される。ここで、式(8.5)と式(8.9)の類似性に注意すれば、Sc(k) = Sc(0)+b(k)M であることがわかる。これを式(8.2)に代入することで、図１６の処理手順は、図１７の処理手順に等価変形される。更に、式(9.2)の右辺第二項に含まれる加算 (Sx(k)+pM) において、pM が定数であることに注意すれば、この加算は初期手順に移すことが可能である。この結果、図１７の処理手順は図１８の処理手順に等価変形される。
（変形例２）
　図１８の処理手順において、式(10.2)の右辺第三項の pSc(0) は定数であるので、予め計算しておくことができる。同様に、式(10.9)の μp も定数となるので、予め計算しておくことができる。以上の点を考慮して、図１８の処理手順は図１９の処理手順に等価変形される。なお、この変形例２は、請求項５，６に対応するものである。
（変形例３）
　更に演算量を削減したい場合には、式(11.2)の Dc(0) を零に近似することも可能である。この場合、初期段階（ｋが小さい期間）では、若干の性能劣化、すなわちＣＩＲ推定精度の劣化が生じる。しかしながら、充分な時間が経過した後では、その影響は非常に小さい。なお、この変形例３は、請求項４に対応するものである。

Claims (16)

  1. 　所定の直流成分が重畳されたデジタル変調波の受信信号が入力される伝送路推定装置であって、
    　複数である所定タップ数のタップデータと、前記所定タップ数の係数との積和演算を行う積和演算手段と；
    　前記所定タップ数のタップデータの総和を算出するタップ総和算出手段と；
    　前記積和演算結果と、前記タップデータの総和と、補正係数とに基づいてレプリカ信号を算出するレプリカ算出手段と；
    　前記レプリカ信号と前記受信信号の差分として残差信号を算出する残差算出手段と；
    　前記所定タップ数のタップデータと前記残差信号とに基づいて、前記所定タップ数の係数を更新する係数更新手段と；
    　前記残差信号に基づいて前記補正係数を算出する補正係数算出手段と；を備え、
    　前記タップデータは、前記所定の直流成分が重畳される前のデータシンボル、あるいはその推定である、
    　ことを特徴とする伝送路推定装置。
  2. 　前記所定タップ数の係数のそれぞれと補正係数との加算を行う係数補正手段を更に備える、ことを特徴とする請求項１に記載の伝送路推定装置。
  3. 　前記補正係数算出手段は、前記残差信号の累積加算値の定数倍、あるいは前記残差信号を定数倍した信号の累積加算値として、前記補正係数を算出する、ことを特徴とする請求項１に記載の伝送路推定装置。
  4. 　前記レプリカ算出手段は、次の（Ｉ）式に従って、前記レプリカ信号ｒを算出する、
    　　r = b・(Sx + p・M) + u　　　　　　…（Ｉ）
    　　　ここで、　ｕ：前記積和演算結果
    　　　　　　　　ｂ：前記補正係数
    　　　　　　　Ｓｘ：前記タップデータの総和
    　　　　　　　　ｐ：前記所定の直流成分
    　　　　　　　　Ｍ：前記所定タップ数
    　ことを特徴とする請求項１に記載の伝送路推定装置。
  5. 　前記レプリカ算出手段は、オフセット値をＤｃとして、次の（II）式に従って、前記レプリカ信号ｒを算出する、
    　　r = Dc ＋ b・(Sx ＋ p・M) ＋ u　　　　　　…（II）
    　　　ここで、　ｕ：前記積和演算結果
    　　　　　　　　ｂ：前記補正係数
    　　　　　　　Ｓｘ：前記タップデータの総和
    　　　　　　　　ｐ：前記所定の直流成分
    　　　　　　　　Ｍ：前記所定タップ数
    　ことを特徴とする請求項１に記載の伝送路推定装置。
  6. 　前記オフセット値は、前記係数の初期値の総和と前記所定の直流成分の積として算出されることを特徴とする、請求項４に記載の伝送路推定装置。
  7. 　係数総和を算出する係数総和算出手段を更に備え、
    　前記レプリカ算出手段は、前記係数総和に更に基づいて前記レプリカ信号を算出する、
    　ことを特徴とする請求項１に記載の伝送路推定装置。
  8. 　前記係数総和算出手段は、ある時点での係数総和に前記残差信号を定数倍したものを累積加算することで、次時点での係数総和を再帰的に算出する、ことを特徴とする請求項７に記載の伝送路推定装置。
  9. 　前記レプリカ算出手段は、次の（III）式に従って、前記レプリカ信号ｒを算出する、
    　　r = p・Sc ＋ ｂ・Sx ＋ ｕ　　　　　　　　…（III）
    　　　ここで、　ｕ：前記積和演算結果
    　　　　　　　　ｂ：前記補正係数
    　　　　　　　Ｓｘ：前記タップデータの総和
    　　　　　　　　ｐ：前記所定の直流成分
    　　　　　　　Ｓｃ：前記係数総和
    　ことを特徴とする請求項７に記載の伝送路推定装置。
  10. 　前記デジタル変調が、直流パイロット重畳型ＶＳＢ変調である、ことを特徴とする請求項１に記載の伝送路推定装置。
  11. 　前記デジタル変調が、直流パイロット重畳型ＱＡＭ変調である、ことを特徴とする請求項１に記載の伝送路推定装置。
  12. 　前記デジタル変調が、ＡＴＳＣ規格に準拠している、ことを特徴とする請求項１に記載の伝送路推定装置。
  13. 　請求項１～１２のいずれか一項に記載の伝送路推定装置を備える、ことを特徴とする受信装置。
  14. 　所定の直流成分が重畳されたデジタル変調波の受信信号が入力される伝送路推定装置において使用される伝送路推定方法であって、
    　複数である所定タップ数のタップデータと、前記所定タップ数の係数との積和演算を行う積和演算工程と；
    　前記所定タップ数のタップデータの総和を算出するタップ総和算出工程と；
    　前記積和演算結果と、前記タップデータの総和と、補正係数とに基づいてレプリカ信号を算出するレプリカ算出工程と；
    　前記レプリカ信号と前記受信信号の差分として残差信号を算出する残差算出工程と；
    　前記所定タップ数のタップデータと前記残差信号とに基づいて、前記所定タップ数の係数を更新する係数更新工程と；
    　前記残差信号に基づいて前記補正係数を算出する補正係数算出工程と；を備え、
    　前記タップデータは、前記所定の直流成分が重畳される前のデータシンボル、あるいはその推定である、
    　ことを特徴とする伝送路推定方法。
  15. 　所定の直流成分が重畳されたデジタル変調波の受信信号が入力される伝送路推定装置が有するコンピュータに、請求項１４に記載の伝送路推定方法を実行させる、ことを特徴とする伝送路推定プログラム。
  16. 　所定の直流成分が重畳されたデジタル変調波の受信信号が入力される伝送路推定装置が有するコンピュータにより読み取り可能に、請求項１５に記載の伝送路推定プログラムが記録されている、ことを特徴とする記録媒体。
PCT/JP2013/065649 2013-06-06 2013-06-06 伝送路推定装置、受信装置、伝送路推定方法、伝送路推定プログラム及び記録媒体 WO2014196046A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/893,941 US9544168B2 (en) 2013-06-06 2013-06-06 Channel estimation device, receiving device, channel estimation method, channel estimation program, and recording medium
PCT/JP2013/065649 WO2014196046A1 (ja) 2013-06-06 2013-06-06 伝送路推定装置、受信装置、伝送路推定方法、伝送路推定プログラム及び記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/065649 WO2014196046A1 (ja) 2013-06-06 2013-06-06 伝送路推定装置、受信装置、伝送路推定方法、伝送路推定プログラム及び記録媒体

Publications (1)

Publication Number Publication Date
WO2014196046A1 true WO2014196046A1 (ja) 2014-12-11

Family

ID=52007722

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/065649 WO2014196046A1 (ja) 2013-06-06 2013-06-06 伝送路推定装置、受信装置、伝送路推定方法、伝送路推定プログラム及び記録媒体

Country Status (2)

Country Link
US (1) US9544168B2 (ja)
WO (1) WO2014196046A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701591B (zh) * 2017-06-20 2020-08-11 美商司固科技公司 用於正則化之參數調適之設備、系統、及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3502712B1 (en) * 2017-12-22 2024-04-24 Rohde & Schwarz GmbH & Co. KG Signal post-processing method, signal post-processing circuit and oscilloscope
US10522177B1 (en) 2018-07-31 2019-12-31 Seagate Technology Llc Disc locked clock-based servo timing
US11018842B1 (en) 2018-07-31 2021-05-25 Seagate Technology Llc Dynamic timing recovery bandwidth modulation for phase offset mitigation
US11016681B1 (en) 2018-07-31 2021-05-25 Seagate Technology Llc Multi-threshold parameter adaptation
US10803902B1 (en) 2018-08-19 2020-10-13 Seagate Technology Llc Hardware-based read sample averaging
US10460762B1 (en) 2018-09-04 2019-10-29 Seagate Technology Llc Cancelling adjacent track interference signal with different data rate
US10468060B1 (en) 2018-09-27 2019-11-05 Seagate Technology Llc Cancelling adjacent track interference

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115612A (ja) * 1982-12-22 1984-07-04 Nec Corp 非線形自動等化器
JPH0221715A (ja) * 1988-07-11 1990-01-24 Toshiba Corp 適応型波形等化装置
WO2000027066A2 (en) * 1998-11-03 2000-05-11 Broadcom Corporation Dual mode qam/vsb receiver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438164B2 (en) 1998-11-03 2002-08-20 Broadcom Corporation Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
RU2006147002A (ru) * 2004-05-28 2008-07-10 Конинклейке Филипс Электроникс Н.В. (Nl) Способ обработки сигналов и процессор сигналов в системе ofdm
US8098567B2 (en) * 2007-03-05 2012-01-17 Qualcomm Incorporated Timing adjustments for channel estimation in a multi carrier system
US7995688B2 (en) * 2007-03-08 2011-08-09 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry, Through The Communications Research Centre Canada Channel estimation and ICI cancellation for OFDM
US8045610B2 (en) 2007-12-21 2011-10-25 Zenith Electronics Llc MMSE-DFE equalization with antenna diversity for mobile DTV

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115612A (ja) * 1982-12-22 1984-07-04 Nec Corp 非線形自動等化器
JPH0221715A (ja) * 1988-07-11 1990-01-24 Toshiba Corp 適応型波形等化装置
WO2000027066A2 (en) * 1998-11-03 2000-05-11 Broadcom Corporation Dual mode qam/vsb receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701591B (zh) * 2017-06-20 2020-08-11 美商司固科技公司 用於正則化之參數調適之設備、系統、及方法

Also Published As

Publication number Publication date
US9544168B2 (en) 2017-01-10
US20160112218A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
WO2014196046A1 (ja) 伝送路推定装置、受信装置、伝送路推定方法、伝送路推定プログラム及び記録媒体
KR100447201B1 (ko) 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기
US7688888B2 (en) CIR estimating decision feedback equalizer with phase tracker
JP5779979B2 (ja) 受信装置、及び、受信方法
WO2007046503A1 (ja) キャリア間干渉除去装置及びこれを用いた受信装置
JP2008532354A (ja) 向上されたブロック等化を提供する無線通信装置及び関連する方法
WO2014122771A1 (ja) ダイバーシティ受信装置、ダイバーシティ受信方法、受信プログラム及び記録媒体
JP2008530906A (ja) 過去、現在及び／又は将来の自己相関マトリクスの予測値に基づいてブロック等化を実行する無線通信装置及び関連する方法
US20090067483A1 (en) Efficient adaptive equalizer implementation
JPWO2017183631A1 (ja) Ｌｏｓ−ｍｉｍｏ復調装置、通信装置、ｌｏｓ−ｍｉｍｏ伝送システム、ｌｏｓ−ｍｉｍｏ復調方法及びプログラム
CA2601383A1 (en) Channel estimation enhanced lms equalizer
WO2014188508A1 (ja) ダイバーシティ受信装置、ダイバーシティ受信方法、受信プログラム及び記録媒体
US20090296799A1 (en) Channel identification, emulation, and frame synchronization for digital television signals
US20140047497A1 (en) Method and system for symbol-rate-independent adaptive equalizer initialization
US9036724B2 (en) Data signal correction circuit, receiver, and data signal correction method
WO2014188578A1 (ja) ダイバーシティ受信装置、ダイバーシティ受信方法、受信プログラム及び記録媒体
JP6110650B2 (ja) 回り込みキャンセラおよび中継装置
JP2005167594A (ja) 信号生成装置および信号生成方法
JP6266128B2 (ja) 等化装置、等化方法、及び受信装置
JP5881453B2 (ja) 等化装置、受信装置及び等化方法
JP2009100357A (ja) 波形等化器、及び、波形等化器の制御方法
US20100080280A1 (en) Decision feedback equalizer with partial feedback equalizer in a variable sideband communications system
US20100080281A1 (en) Method to calculate the real decision feedback equalizer coefficients
JP4796212B1 (ja) 受信装置及び受信方法
JP2009017246A (ja) 伝送路推定用の周波数方向補間フィルタおよびデジタル信号受信機

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13886604

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14893941

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13886604

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP